CN109287129B - 电子模块 - Google Patents

电子模块 Download PDF

Info

Publication number
CN109287129B
CN109287129B CN201780005103.9A CN201780005103A CN109287129B CN 109287129 B CN109287129 B CN 109287129B CN 201780005103 A CN201780005103 A CN 201780005103A CN 109287129 B CN109287129 B CN 109287129B
Authority
CN
China
Prior art keywords
substrate
abutting
electronic component
conductor layer
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780005103.9A
Other languages
English (en)
Other versions
CN109287129A (zh
Inventor
池田康亮
松嵜理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN109287129A publication Critical patent/CN109287129A/zh
Application granted granted Critical
Publication of CN109287129B publication Critical patent/CN109287129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73213—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明的电子模块，包括：第一基板11；第一电子元件13，配置在所述第一基板11的一侧上；第一连接体60，配置在所述第一电子元件13的一侧上；第二电子元件23，配置在所述第一连接体60的一侧上；第二基板21，配置在所述第二电子元件23的一侧上；以及抵接体250，与所述第二电子元件23的一侧的面相抵接，并能够对所述第二基板21施加朝一侧方向的力。

Description

电子模块
技术领域
本发明涉及一种具备多个电子元件的电子模块。
背景技术
以往，在封装树脂内配置有多个电子元件的电子模块已被普遍认知(例如，参照特开2014-45157号)。这种电子模块被要求实现小型化。
作为实现小型化的手段之一，可以考虑采用将电子元件叠层。当叠层时，可以考虑在电子元件(第一电子元件)的一侧(例如正面侧)配置别的电子元件(第二电子元件)。
由于在这样的形态下增加了电子元件的数量，因此为了排设布线，就有可能会使第一电子元件一侧的第一基板以及第二电子元件一侧的第二基板的尺寸变得更大。而一旦第一基板以及第二基板的尺寸变大，在焊接(Solder)工序、回流(Reflow)工序等热处理工序中就可能导致这些第一基板以及第二基板产生翘曲变形。而为了防止产生翘曲变形，可以考虑在第一基板与第二基板之间配置支柱等构件，而这样一来，则又会导致部件数量的增加。
本发明的目的，是提供一种电子模块，其能够在不增加部件数量的情况下防止第一基板或第二基板产生翘曲变形。
发明内容
本发明涉及的电子模块，可以包括：
第一基板；
第一电子元件，配置在所述第一基板的一侧上；
第一连接体，配置在所述第一电子元件的一侧上；
第二电子元件，配置在所述第一连接体的一侧上；
第二基板，配置在所述第二电子元件的一侧上；以及
抵接体，与所述第二电子元件的一侧的面相抵接，并能够对所述第二基板施加朝一侧方向的力，
其中，所述抵接体将所述第二电子元件与可连接外部装置的端子部电气连接。
在本发明涉及的电子模块中，可以进一步包括：
第一导体层，配置在所述第一基板与所述电子元件之间；以及
第二导体层，配置在所述第二基板的另一侧上，
其中，所述抵接体具有第一抵接体，
所述第一抵接体具有：与所述第二电子元件的一侧的面相抵接的抵接基端部；从所述抵接基端部向一侧延伸，并与所述第二导体层或所述第二基板相抵接的第二基板侧抵接部；以及从所述第二基板侧抵接部向另一侧延伸，并与所述第一导体层或所述第一基板相抵接的第一基板侧抵接部。
在本发明涉及的电子模块中，可以是：
所述第一基板由金属基板构成，
所述第二基板由金属基板构成，
所述抵接体具有第一抵接体，
所述第一抵接体具有：与所述第二电子元件的一侧的面相抵接的抵接基端部；从所述抵接基端部向一侧延伸，并与所述第二基板相抵接的第二基板侧抵接部；以及从所述第二基板侧抵接部向另一侧延伸，并与所述第一基板相抵接的第一基板侧抵接部。
在本发明涉及的电子模块中，可以是：
所述第二基板侧抵接部具有向一侧突出的第一凸部，
所述第二基板侧抵接部通过导电性粘合剂与所述第二导体层相抵接。
在本发明涉及的电子模块中，可以是：
所述第一抵接体具有向另一侧延伸的一个以上的脚部，
所述脚部与所述第一导体层或所述第一基板相抵接。
在本发明涉及的电子模块中，可以是：
所述脚部与所述第一导体层或所述第一基板相抵接的面积小于所述第一基板侧抵接部与所述第一导体层或所述第一基板相抵接的面积。
在本发明涉及的电子模块中，可以是：
所述抵接体具有第二抵接体，
所述第二抵接体具有：与所述第二电子元件的一侧的面相抵接的第一抵接构件；配置在所述第一抵接构件的一侧的第二抵接构件；以及将所述第一抵接构件与所述第二抵接构件连接，并且能够对所述第二抵接构件施加朝一侧方向的力的连接构件。
发明效果
作为本发明的一种形态，在采用与第二电子元件的一侧的面相抵接，能够对第二基板施加向一侧方向的力，并且将第二电子元件与可连接外部装置的端子电气连接的抵接体的情况下，就能够在不增加部件数量的情况下防止第一基板或第二基板产生翘曲变形。
附图说明
图1是可在本发明第一实施方式中使用的电子模块的纵截面图。
图2是可在本发明第一实施方式中使用的电子模块的平面图。
图3(a)是可在本发明第一实施方式中使用的第一连接体的纵截面图，图3(b)是可在本发明第一实施方式中使用的别的第一连接体的纵截面图。
图4(a)是可在本发明第二实施方式中使用的第一抵接体的纵截面图，图4(b)是可在本发明第二实施方式中使用的别的第一抵接体的纵截面图。
图5(a)是可在本发明第三实施方式中使用的第一抵接体的纵截面图，图5(b)是图5(a)中所示第一抵接体的平面图。
图6(a)是可在本发明第四实施方式中使用的第二抵接体的纵截面图，图6(b)是图6(a)中所示第二抵接体的底面图。
图7(a)是可在本发明第五实施方式中使用的第一抵接体的纵截面图，图7(b)是可在本发明第五实施方式中使用的别的第一抵接体的纵截面图。
图8是可在本发明第六实施方式中使用的第二抵接体的纵截面图。
图9(a)是可在本发明第七实施方式中使用的第一抵接体的纵截面图，图9(b)是可在本发明第七实施方式中使用的别的第一抵接体的纵截面图。
图10是可在本发明第八实施方式中使用的电子模块的平面图。
图11是可在本发明第九实施方式中使用的电子模块的纵截面图。
图12是可在本发明第十实施方式中使用的电子模块的斜视图。
图13是可在本发明第十实施方式中使用的电子模块的平面图。
图14是可在本发明第十实施方式中使用的电子模块的侧面图。
具体实施方式
第一实施方式
《构成》
在本实施方式中，“一侧”指的是图1中的上方侧，“另一侧”指的是图1中的下方侧。另外，将图1中的上下方向称为“第一方向”、左右方向称为“第二方向”、纸面的表里方向称为“第三方向”。将包含第二方向以及第三方向的面内方向称为“面方向”，将从图1的上方进行观看称为“从平面看”。
本实施方式中的电子模块，可以具有第一电子单元、以及第二电子单元。
如图1所示，第一电子单元可以具有：第一基板11、配置在第一基板11的一侧的多个第一导体层12、以及配置在第一导体层12的一侧的第一电子元件13。第一电子元件13可以是开关元件，也可以是控制元件。当第一电子元件13是开关元件时，可以为MOSFET或IGBT等。第一电子元件13以及后述的第二电子元件23可以分别由各自的半导体元件构成，作为半导体材料，可以是硅、碳化硅、氮化镓等。第一电子元件13的另一侧的面可以通过焊锡等导电性粘合剂5(参照图4)与第一导体层12相连接。另外，为了简化图示，图1、图11等中未图示有导电性粘合剂5。
第一电子元件13的一侧可以配置有第一连接体60。第一连接体60可以通过焊锡等导电性粘合剂5与第一电子元件13的一侧的面相连接。
如图1所示，在第一连接体60的一侧可以配置有第二电子单元。第二电子单元可以具有配置在第一连接体60的一侧的第二电子元件23。另外，第二电子单元还可以具有第二基板21、以及配置在第二基板21的另一侧的第二导体层22。第二导体层22的另一侧可以配置有第二连接体70。当配置有第二导体层22的时，与图1中所示的形态不同，第二导体层22上可以配置有第二电子元件23。第二连接体70可以通过焊锡等导电性粘合剂与第二电子元件23的一侧的面以及第二导体层22的另一侧的面相连接。
第二电子元件23可以是开关元件，也可以是控制元件。当第二电子元件23是开关元件时，可以为MOSFET或IGBT等。
第一连接体60可以具有第一头部61、以及从第一头部61向另一侧延伸的第一柱部62。第二连接体70可以具有第二头部71、以及从第二头部71向另一侧延伸的第二柱部72。第一连接体60的截面可以大致呈T字形，第二连接体70的截面也可以大致呈T字形。
可以配置与第二电子元件23的一侧的面相抵接，并能够对第二基板21施加向一侧方向的力的抵接体250。本申请中的“抵接”除了直接抵接以外，还包含间接抵接的形态。作为间接抵接的形态，例如可以例举通过焊锡等导电性粘合剂5来抵接的形态。抵接体250可以配置一个，也可以配置多个。
如图1所示是，在本实施方式中，抵接体250具有第一抵接体260。第一抵接体260可以具有：与第二导体层22或第二基板21相抵接的第二基板侧抵接部262；以及从第二基板侧抵接部262向另一侧延伸，并与第一导体层12或第一基板11相抵接的第一基板侧抵接部261。具体来说，第一抵接体260可以具有：与第二电子元件23的一侧的面相抵接的抵接基端部263；从抵接基端部263在相对于面方向倾斜的方向上向一侧延伸后与第二导体层22或第二基板21相抵接的第二基板侧抵接部262；以及从第二基板侧抵接部262在相对于面方向倾斜的方向上向另一侧延伸后与第一导体层12或第一基板11相抵接的第一基板侧抵接部261。抵接基端部263可以通过导电性粘合剂5与第二电子元件23的端子(例如后述的第二栅极端子23g)连接。
作为一例，可以是第二基板侧抵接部262与第二导体层22相抵接，第一基板侧抵接部261与第一导体层12相抵接。与第二基板侧抵接部262抵接的第二导体层22可以不与别的第二导体层22、第一导体层12、第一电子元件13以及第二电子元件23电气连接，从而不发挥电气功能。
电子模块可以具有由将第一电子元件13、第二电子元件23、第一连接体60、第二连接体70、第一抵接体260、后述的连接件85(参照图13)、第一导体层12、以及第二导体层22封装的封装树脂等构成的封装部90(参照图1)。与第一基板侧抵接部261抵接的第一导体层12可以从封装部90向外部突出，并与可连接外部装置的端子部110相连接。
如图2所示，可以在第一头部61的一侧的面上配置第一沟槽部64。第一沟槽部64从平面看(在面方向上)可以配置在第一柱部62边缘外侧，其可以配置在边缘外侧的一部分上，也可以配置在整个边缘外侧上。可以在第一头部61的一侧的面上的第一沟槽部的边缘内侧配置有焊锡等导电性粘合剂5，也可以通过导电性粘合剂5配置有第二电子元件23。第一沟槽部64的截面可以如图3(b)所示呈矩形，也可以如图3(a)所示呈矩形呈三角形。当呈三角形时，可以是直角三角形，也可以是等边三角形。
如图2所示，从平面看，第一电子元件13可以采用从第一头部61向外部露出的形态。当第一电子元件13为MOSFET等开关元件的情况下，可以在露出至于外部的部分上配置第一栅极端子13g等。同时，当第二电子元件23为MOSFET等开关元件的情况下，可以一侧的面上配置第二栅极端子23g等。如图2所示，在第一电子元件13的一侧的面上具有第一栅极端子13g与第一源极端子13s，在第二电子元件23的一侧的面上具有第二栅极端子23g与第二源极端子23s。此情况下，第二连接体70可以通过焊锡等导电性粘合剂与第二电子元件23的第二源极端子23s相连接，第一抵接体260可以通过焊锡等导电性粘合剂与第二电子元件23的第二栅极端子23g相连接。另外，第一连接体60可以通过焊锡等导电性粘合剂将第一电子元件13的一源极端子13s与配置在第二电子元件23的另一侧的第二漏极端子连接。配置第一电子元件13的另一侧的第一漏极端子可以通过焊锡等导电性粘合剂与第一导体层12相连接。第一电子元件13的第一栅极端子13g可以通过导电性粘合剂与连接件85(参照图13)相连接，该连接件85可以通过导电性粘合剂与第一导体层12相连接。
当第一电子元件13以及第二电子元件23中仅任意一方为开关元件时，可以考虑将载置在第一连接体60上的第二电子元件23作为发热量较低的控制元件，而将第一电子元件13设为开关元件。反之，也可以考虑将载置在第一连接体60上的第二电子元件23作为开关元件，而将第一电子元件13设为发热量较低的控制元件。
另外，也可以通过第一电子元件13、第二电子元件23、第一连接体60、第二连接体70、第一抵接体260以及连接件85来构成芯片模块。此情况下，可以将具有第一电子元件13、第二电子元件23、第一连接体60、第二连接体70、第一抵接体260以及连接件85的芯片模块，在配置在配置有第一导体层12的第一基板11以及配置有第二导体层22的第二基板21之间后，在通过利用封装部90来进行封装，从而来制造电子模块。
作为第一基板11以及第二基板21，可以采用陶瓷基板、绝缘树脂层等材料。作为导电性粘合剂5，除了焊锡以外，还可以使用以Ag和Cu为主要成分的材料。作为第一连接体60以及第二连接体70的材料，可以使用Cu等金属。作为基板11、21，例如可以使用经过将电路图案化后的金属基板，此情况下，基板11、21可以兼做导体层12、21来使用。
另外，端子部110与导体层12、22之间的接合，不仅可以通过使用焊锡等导电性粘合剂5来完成，还可以利用激光焊接、以及超声波焊接来完成。
第一抵接体170不必采用具有电气意义的形态，与第一抵接构件172抵接的第二导体层22可以不与别的第二导体层22、第一导体层12、第一电子元件13以及第二电子元件23电气连接，从而不发挥电气功能。
《作用·效果》
接下来，将对由上述结构构成的本实施方式的作用以及效果进行说明。另外，可以将在《作用·效果》中说明的任何形态适用于上述结构。
通过采用配置有与第二电子元件23的一侧的面相抵接，能够对第二基板21施加向一侧方向的力的抵接体250的形态，就能够防止第二基板21向另一侧翘曲。特别是在配置有多个芯片模块，从未使第一基板11以及第二基板21的面方向变大时，由于加热，就可能会导致第一基板11以及第二基板21产生翘曲变形。就这一点来说，通过配置本实施方式中的抵接体250，就能够防止此类问题的产生。另外，上述效果也同样能够在后述的其他实施方式中的抵接体250上得以发挥。
如图1所示，在采用具有与第二电子元件23的一侧的面相抵接的抵接基端部263；从抵接基端部263向一侧延伸后与第二导体层22或第二基板21相抵接的第二基板侧抵接部262；以及从第二基板侧抵接部262另一侧延伸后与第一导体层12或第一基板11相抵接的第一基板侧抵接部261的第一抵接体260的情况下，有益于通过抵接基端部263与第一基板侧抵接部261，在承受来自于第一基板11一侧的支撑的同时，对第二基板21施加向一侧方向的力。
根据此形态，由于在面方向上，在抵接基端部263与第一基板侧抵接部261之间配置有第二基板侧抵接部262，因此就能够一边通过抵接基端部263和第一基板侧抵接部261这两者来对第二基板侧抵接部262进行支撑，一边来施加向一侧方向的力。
在采用抵接基端部263通过导电性粘合剂5与第二电子元件23抵接，第二基板侧抵接部262通过导电性粘合剂5与第二导体层22抵接，第一基板侧抵接部261通过导电性粘合剂5与第一导体层12抵接的形态的情况下，就能够通过导电性粘合剂5防止第一抵接体260的位置发生偏移。特别是，虽然由于加热会施加使第一基板11以及第二基板21产生翘曲变形的力，但这对于防止第一抵接体260的位置发生偏移是有益的。
另外，在采用与第二基板侧抵接部262抵接的第二导体层22不与别的第二导体层22、第一导体层12、第一电子元件13以及第二电子元件23电气连接，从而不发挥电气功能的形态的情况下，有益于防止第一抵接体260的第二基板侧抵接部262错误导通后，出现第一电子元件13以及第二电子元件23出现预料外的运行。
在采用第一抵接体260将第二电子元件23的端子(例如第二栅极端子23g)与可连接外部装置的端子部110电气连接，从而作为连接件发挥功能的形态的情况下，就能够将第一抵接体260作为将第二电子元件23与端子部110连接的连接件来利用，并且能够在不增加部件数量的情况下，防止第一基板11以及第二基板21产生翘曲变形。
第二实施方式
接下来，对本发明的第二实施方式进行说明。
在本实施方式中，如图4所示，第二基板侧抵接部262上配置有向一侧突出的第一凸部265，并且第二基板侧抵接部262通过导电性粘合剂5与第二导体层22抵接。关于本实施方式中的其他结构，由于与第一实施方式相同，因此能够采用第一实施方式中已进行过说明的的任何一种形态。另外，已在第一实施方式中说明的构件在本实施方式中将使用同一符号来进行说明。
如本实施方式般，当第二基板侧抵接部262上配置有第一凸部265的时，就能够使配置在第二导体层22与第二基板侧抵接部262之间的导电性粘合剂5具有充分的厚度，从而防止导电性粘合剂5出现裂痕。由于第一抵接体260是将第二基板21向一侧方向上推压的，因此其在结构上就不易使第二基板侧抵接部262与第二导体层22之间出现间隙。就这一点来说，通过如本实施方式般配置第一凸部265，即便是采用在第二导体层22与第二基板侧抵接部262之间配置导电性粘合剂5的形态的情况下，也能够防止导电性粘合剂5出现裂痕。
第一凸部265可以如图4(a)所示般，纵截面呈半球形或圆弧形，也可以如图4(b)所示般，纵截面呈台形。另外，也不仅限于此，第一凸部265的纵截面还可以呈长方形或三角形。
如图4(a)所示般，可以是第一凸部265的至少一部分与第二导体层22抵接，也可以如图4(b)所示般，第一凸部265整体与第二导体层22抵接。
第三实施方式
接下来，对本发明的第三实施方式进行说明。
在本实施方式中，如图5所示，配置有向另一侧延伸的一个以上的脚部266(266a、266b)，并且脚部266与第一导体层12或第一基板11抵接。在本实施方式中，作为一例，虽然使用了从第二基板侧抵接部262上延伸的两个脚部266，具体为配置有脚部266a以及第二脚部266b的形态来进行说明，但并不仅限于此形态。脚部266也可以仅有一个，还也可以是三个以上。关于上述各实施方式中的其他结构，能够采用上述各实施方式中已进行过说明的的任何一种形态。另外，已在上述各实施方式中说明的构件在本实施方式中将使用同一符号来进行说明。
通过采用如本实施方式般的脚部266，就能够通过脚部266，在承受来自于第一基板11一侧的支撑的同时，对第二基板21施加向一侧方向的力。
在图5所示的形态中，虽然一对脚部266分别从第二基板侧抵接部262的两侧延伸，但通过采用这样的一对脚部266，就能够一边均衡地承受来自于第一基板11一侧的支撑，一边对第二基板21施加向一侧方向的力。另外，脚部266不腻从第二基板侧抵接部262延伸，例如也可以是脚部266从第一基板侧抵接部261延伸。
特别是如图5(b)所示般，在采用一对脚部266在与抵接基端部263、第二基板侧抵接部262以及第一基板侧抵接部261所延伸的方向(第二方向)相垂直的方向(第三方向)上延伸的形态的情况下，就能够在抵接基端部263、第一基板侧抵接部261以及一对脚部266这四个方向上对第二基板侧抵接部262进行支撑，从而更加均衡地来承受来自于第一基板11一侧的支撑，并且对第二基板21施加向一侧方向的力。
另外，在采用与脚部266抵接的第一导体层12不与别的第二导体层22、第一导体层12、第一电子元件13以及第二电子元件23电气连接，从而不发挥电气功能的形态的情况下，有益于防止脚部266错误导通后，出现第一电子元件13以及第二电子元件23出现预料外的运行。
脚部266与第一导体层12或第一基板11相抵接的脚抵接部267(267a、267b)面积可以小于第一基板侧抵接部261与第一导体层12或第一基板11相抵接的面积。当配置有本实施方式般的脚部266的情况下，就需要空间将脚部266或配置有脚部266的第一导体层12配置在第一基板11上，而通过采用上述形态，就能够减小脚部266与第一导体层12或第一基板11之间的抵接面积。
另外，不限于上述形态，也可以是脚部266与第一导体层12或第一基板11相抵接的脚抵接部267(267a、267b)面积大于第一基板侧抵接部261与第一导体层12或第一基板11相抵接的面积。还可以是多个脚部266中的一部分脚部266与第一导体层12或第一基板11相抵接的脚抵接部267面积大于第一基板侧抵接部261与第一导体层12或第一基板11相抵接的面积，而其余的脚部266与第一导体层12或第一基板11相抵接的脚抵接部267面积小于第一基板侧抵接部261与第一导体层12或第一基板11相抵接的面积。还可以是脚部266与第一导体层12或第一基板11相抵接的脚抵接部267面积与第一基板侧抵接部261与第一导体层12或第一基板11相抵接的面积相等。
第四实施方式
接下来，对本发明的第四实施方式进行说明。
在上述各本实施方式中，使用了第一抵接体260来进行说明。而在本实施方式中，将使用采用第二抵接体270的形态来进行说明。第二抵接体270如图6所示，具有：与第二电子元件23的一侧的面抵接的第一抵接构件271；配置在第一抵接构件271的一侧的第二抵接构件272；以及将第一抵接构件271与第二抵接构件272连接，并能够对第二抵接构件272施加向一侧方向的力的连接构件273。关于本实施方式中的其他结构，能够采用上述各实施方式中已进行过说明的的任何一种形态。另外，已在上述各实施方式中说明的构件在本实施方式中将使用同一符号来进行说明。
在采用如本实施方式般的第二抵接体270的情况下，就能够在承受来自于第二电子元件23以及第一抵接构件271的支撑的同时，利用连接构件273的推力通过第二抵接构件272来对第二基板21施加向一侧方向的力，从而防止第二基板21向另一侧翘曲。
第一抵接构件271可以通过导电性粘合剂5与第二电子元件23的一侧的面相抵接。第二抵接构件272可以通过导电性粘合剂5与第二导体层22相抵接。在采用此形态的情况下，就能够通过导电性粘合剂5防止第二抵接体270的位置发生偏移。特别是，虽然由于加热会施加使第一基板11以及第二基板21产生翘曲变形的力，但这对于防止第一抵接体260的位置发生偏移是有益的。
第二抵接体270可以代替第一抵接体260来配置。当第二电子元件23为MOSFET等开关元件，并且配置有第二栅极端子23g的情况下，可以配置为第二抵接体270的第一抵接构件271通过导电性粘合剂5与第二栅极端子23g连接，并且连接着第二抵接体270的第二导体层22与端子部110连接。在采用此形态额情况下，就能够将第二抵接体270作为连接第二电子元件23与端子部110的连接体来利用，从而在不增加部件数量的情况下，防止第一基板1以及第二基板21产生翘曲变形。
如图6所示，第二抵接构件272的底面(另一侧的面)上可以具有用于覆盖第二栅极端子23g的边缘，以及用于覆盖配置在第二栅极端子23g上的焊锡等导电性粘合剂5的抵接凹部274。在采用这样的抵接凹部274的情况下，有益于将第二抵接体270相对于第二栅极端子23g进行定位。考虑到定位，则可以设置为使抵接凹部274的面方向上的大小稍大于第二栅极端子23g(例如1～3mm)的形态。
像这样，第二抵接体270不必采用具有电气意义的形态，与第二抵接构件272抵接的第二导体层22可以不与别的第二导体层22、第一导体层12、第一电子元件13以及第二电子元件23电气连接，从而不发挥电气功能。
第五实施方式
接下来，对本发明的第五实施方式进行说明。
在本实施方式中，如图7(a)所示，第一抵接构件271的一侧面上配置有向一侧突出的突出部275，或如图7(b)所示，第第二抵接构件272的另一侧面上配置有向另一侧突出的突出部275。关于上述各实施方式中的其他结构，能够采用上述各实施方式中已进行过说明的的任何一种形态。另外，已在上述各实施方式中说明的构件在本实施方式中将使用同一符号来进行说明。另外，也可在第一抵接构件271的一侧的面与第二抵接构件272的另一侧的面上分别配置突出部275。
通过配置如本实施方式般的突出部275，即便第一基板11以及第二基板21的翘曲变形程度变大，也能够防止第一基板11以及第二基板21的翘曲变形程度达到一定的值以上。也就是说，通过配置如本实施方式般的突出部275，即便第一基板11以及第二基板21的翘曲变形程度变大，通过第二抵接构件272与突出部275相抵接，就能够防止第一基板11以及第二基板21进一步翘曲变形。
突出部275可以在中心部上具有突出凹部275a。当配置有这样的突出凹部275a时，当施加过剩了的力时，突出部275就可以向突出凹部275a一侧凹陷，从而防止因过剩的力导致第二基板21等部件损坏。
第六实施方式
接下来，对本发明的第六实施方式进行说明。
在本实施方式中，如图8所示，第二抵接构件272相对于面方向朝一侧倾斜。关于上述各实施方式中的其他结构，与第五实施方式相同。另外，已在上述各实施方式中说明的构件在本实施方式中将使用同一符号来进行说明。
如本实施方式所示，在采用第二抵接构件272相对于面方向朝一侧倾斜的形态的情况下，就能够通过第二抵接构件272来对第二基板21进行更有力的推压。另外，在将作为封装部90的封装树脂注入模具内时，第二基板21会因模具被从一侧按压。因此，如图8所示，即便第二抵接构件272相对于面方向朝一侧倾斜，第二抵接构件272也会受到来自于模具的力从而在面方向上延伸。
第七实施方式
接下来，对本发明的第七实施方式进行说明。
在本实施方式中，如图9所示，第二抵接构件272上配置有向一侧突出的第二凸部279。关于上述各实施方式中的其他结构，与第五实施方式相同。另外，已在上述各实施方式中说明的构件在本实施方式中将使用同一符号来进行说明。
如本实施方式般，当第二抵接构件272上配置有第二凸部279时，就能够使配置在第二导体层22与第二抵接构件272之间的导电性粘合剂5具有充分的厚度，从而防止导电性粘合剂5出现裂痕。由于第二抵接体270是将第二基板21向一侧方向上推压的，因此其在结构上就不易使第二抵接构件272与第二导体层22之间出现间隙。就这一点来说，即便是采用在第二导体层22与第二抵接构件272之间配置导电性粘合剂5的形态的情况下，通过配置本实施方式的第二凸部279，也能够防止导电性粘合剂5出现裂痕。
第二凸部279可以如图9(a)所示般，纵截面呈半球形或圆弧形，也可以如图9(b)所示般，纵截面呈台形。另外，也不仅限于此，第二凸部279的纵截面还可以呈长方形或三角形。
另外，可以同时采用第一抵接体260和第二抵接体270。此情况下，就能够利用第一抵接体260以及第二抵接体270来同时防止第一基板11以及第二基板21产生翘曲变形。
另外，在同时采用第一抵接体260和第二抵接体270的情况下，可以设置为第一抵接体260以及第二抵接体270其中的一方与第二栅极端子23g等端子连接，而另一方则不与第二栅极端子23g等端子连接，从而不发挥电气功能。而且，当第一抵接体260不具有作为端子的功能时第一抵接体260的抵接基端部263可以配置在第二电子元件23的一侧的面上的未配置有端子等的部位上，当第二抵接体270不具有作为端子的功能时第二抵接体270的第一抵接构件271可以配置在第二电子元件23的一侧的面上的未配置有端子等的部位上。另外，也可以配置为第一抵接体260和第二抵接体270都不与第二栅极端子23g等端子连接，从而不发挥电气功能。
第八实施方式
接下来，对本发明的第八实施方式进行说明。
虽然在上述各本实施方式中，使用的是截面呈T字形的第一连接体60，但在本实施方式中，如图10所示，具有从第一头部61向另一侧延伸的四个支撑部65(65a-65d)。支撑部65与第一导体层或第一基板抵接。关于本实施方式中的其他结构，由于与上述各实施方式相同，因此能够采用上述各实施方式中已进行过说明的的任何一种形态。另外，已在上述各实施方式中说明的构件在本实施方式中将使用同一符号来进行说明。
虽然在本实施方式是以使用四个支撑部65的形态来进行说明的，但并不仅限于此，也可以使用一个、两个、三个或五个以上的支撑部65。
在如本实施方式般配置有从第一头部61延伸的支撑部65的情况下，就能够防止在第二电子元件23安装时或安装后因第二电子元件23的重量导致第一连接体60发生倾斜。另外，通过这样的支撑部65与第一导体层12或第一基板11抵接，还能够提高散热性。特别是当支撑部65与第一导体层12抵接的情况下，有益于进一步提升散热效果。
在如本实施方式般配置有多个支撑部65的情况下，就能够更加稳定地来配置第一连接体60，并且有益于实现更高的散热效果。
支撑部65可以各自在面方向上延伸，并具有与第一基板11或第一导体层12抵接的支撑基端部69(69a-69d)。另外，可以不必在每个支撑部65上都配置支撑基端部69，而是仅在多个支撑部65中的一部分支撑部65上配置支撑基端部69，而其余的支撑部65上不配置支撑基端部69。
在像这样配置有支撑基端部69的情况下，就能够将第一连接体60更稳定得配置在第一基板11或第一导体层12上，并且还能够通过支撑基端部69来增加与第一基板11或第一导体层12的接触面积，从而提高散热效果。
支撑部65可以各自与第一导体层12抵接。当个与支撑部65相连接的第一导体层12不与别的第一导体层12、第二导体层22、第一电子元件13以及第二电子元件23电气连接从而不发挥电气功能时，有益于防止第一电子元件13以及第二电子元件23在支撑部65导通后出现预料外的运行。
支撑部65可以各自具有从第一头部61向面方向延伸的面方向支撑部166(166a-166d)、以及从面方向支撑部166向高度方向(第一方向)延伸的高度方向支撑部165(165a-165d)(参照后述的第六实施方式)。另外，面方向支撑部166指的是在宽度方向上的长度比第一头部61更短的部分。
支撑部65可以不具有面方向支撑部166，而仅具有从第一头部61向高度方向(第一方向)延伸的高度方向支撑部165。
当采用上述各实施方式中说明的抵接体250时，使用本实施方式中的支撑部65是有益的。虽然抵接体250是直接或间接地通过导电性粘合剂5被配置在第二电子元件23的一侧的面上，但如果第二电子元件23不是在稳定的状态下被配置的话，当利用抵接体250将第二基板21向一侧方向按压时，就可能会使第二电子元件23产生偏斜。而根据本实施方式，由于第一连接体60具有支撑部65，因此即便是在利用抵接体250将第二基板21向另一侧方向按压时，也能够防止第二电子元件23产生偏斜。其结果就是，能够利用抵接体250将第二基板21稳定地向一侧方向按压。
就第一抵接体260而言，虽然抵接基端部263与第二电子元件23的一侧的面相抵接，但在通过加热使第一基板11以及第二基板21翘曲变形时，会通过抵接基端部263来向第二电子元件23施加力。就这一点来说，由于本实施方式中第一连接体60具有支撑部65，因此能够防止第二电子元件23产生偏斜。其结果就是，能够利用第一基板侧抵接部261将第二基板21稳定地向一侧方向按压。
就第二抵接体270而言，虽然第一抵接构件271与第二电子元件23的一侧的面相抵接，但在通过加热使第一基板11以及第二基板21翘曲变形时，会通过第一抵接构件271来向第二电子元件23施加力。就这一点来说，由于本实施方式中第一连接体60具有支撑部65，因此能够防止第二电子元件23产生偏斜。其结果就是，能够利用第二抵接构件272将第二基板21稳定地向一侧方向按压。
第九实施方式
接下来，对本发明的第九实施方式进行说明。
虽然在上述各实施方式中，使用了具有第二柱部72且截面呈T字形的第二连接体70，但在本实施方式中，如图11所示，第二连接体70具有从第二头部71向另一侧延伸的延伸部75(75a、75b)。关于本实施方式中的其他结构，由于与上述各实施方式相同，因此能够采用上述各实施方式中已进行过说明的的任何一种形态。另外，已在上述各实施方式中说明的构件在本实施方式中将使用同一符号来进行说明。
虽然在本实施方式中对使用了两个延伸部75的形态进行说明，但并不仅限于此，也可以使用一个或三个以上的延伸部75。
根据本实施方式，由于配置有延伸部75，因此能够有效地将来自于第二电子元件23的热量进行散热，并通过第二连接体70实现高散热性。当如本实施方式般配置有多个延伸部75时，有益于实现更高的散热性。
延伸部75可以各自与第一导体层12抵接。与延伸部75相连接的第一导体层12可以不与别的第一导体层12以及第一电子元件13电气连接。
延伸部75可以各自在面方向上延伸，并具有与第一基板11或第一导体层12抵接的延伸基端部79(79a、79b)。另外，可以不必在每个延伸部75上都配置延伸基端部79，而是仅在多个延伸部75中的一部分延伸部75上配置延伸基端部79，而其余的延伸部75上不配置延伸基端部79。
在像这样配置有延伸基端部79的情况下，就能够将第二连接体70更平衡地配置在第一基板11或第一导体层12上，并且还能够通过延伸基端部79来增加与第一基板11或第一导体层12的接触面积，从而提高散热效果。
如本实施方式般在采用具有多个延伸部75的第二连接体70的情况下，与抵接体250一样，能够对第二基板21施加向一侧方向按压的弹力。也就是说，虽然如前述般通过加热会对第一基板11以及第二基板21施加使其翘曲变形的力，但通过使用具有多个延伸部75的第二连接体70，加之第一抵接体260以及第二抵接体270所起的作用，即便通过第二抵接体270也能够防止第一基板11以及第二基板21产生翘曲变形。
另外，本实施方式中的延伸部75还具有从第二头部71向高度方向(第一方向)延伸的高度方向延伸部175(175a、175b)。
第十实施方式
接下来，对本发明的第十实施方式进行说明。
虽然在第八实施方式中配置有支撑部65，在第九实施方式中配置有延伸部75，但也可以同时采用支撑部65以及延伸部75。在本实施方式中，如图12至图14所示，采用了具有三个支撑部65以及三个延伸部75的形态。关于本实施方式中的其他结构，由于与上述各实施方式相同，因此能够采用上述各实施方式中已进行过说明的的任何一种形态。另外，已在上述各实施方式中说明的构件在本实施方式中将使用同一符号来进行说明。
如本实施方式所示，延伸部75可以具有从第二头部71向面方向延伸的面方向延伸部176、以及从面方向延伸部176向高度方向(第一方向)延伸的高度方向延伸部175。另外，面方向延伸部176指的是在宽度方向上的大小比第二头部71更小的部分。
根据本实施方式，就能够获得因具有抵接体250所获得的效果、因具有前述的多个支撑部65所获得的效果、以及因具有多个延伸部75所获得的效果。
最后，上述各实施方式、变形例中的记载以及附图中公开的图示仅为用于说明权利要求项中记载的发明的一例，因此权利要求项中记载的发明不受上述实施方式或附图中公开的内容所限定。本申请最初的权利要求项中的记载仅仅是一个示例，可以根据说明书、附图等的记载对权利要求项中的记载进行适宜的变更。
符号说明
11 第一基板
12 第一导体层
13 第一电子元件
21 第二基板
22 第二导体层
23 第二电子元件
60 第一连接体
250 抵接体
260 第一抵接体
261 第一基板侧抵接部
262 第二基板侧抵接部
263 抵接基端部
265 第一凸部
266 脚部
267 角抵接部
270 第二抵接体
271 第一抵接构件
272 第二抵接构件
273 连接构件

Claims (6)

1.一种电子模块，其特征在于，包括：
第一基板；
第一电子元件，配置在所述第一基板的一侧上；
第一导体层，配置在所述第一基板与所述第一电子元件之间；
第一连接体，配置在所述第一电子元件的一侧上；
第二电子元件，配置在所述第一连接体的一侧上；
第二基板，配置在所述第二电子元件的一侧上；
第二导体层，配置在所述第二基板的另一侧上；以及
第一抵接体，与所述第二电子元件的一侧的面相抵接，并能够对所述第二基板施加朝一侧方向的力，
其中，所述第一抵接体具有：与所述第二电子元件的一侧的面相抵接的抵接基端部；从所述抵接基端部向一侧延伸，并与所述第二导体层或所述第二基板相抵接的第二基板侧抵接部；以及从所述第二基板侧抵接部向另一侧延伸，并与所述第一导体层或所述第一基板相抵接的第一基板侧抵接部，
所述第一抵接体将所述第二电子元件与可连接外部装置的端子部电气连接。
2.根据权利要求1所述的电子模块，其特征在于：
其中，所述第二基板侧抵接部具有向一侧突出的第一凸部，
所述第二基板侧抵接部通过导电性粘合剂与所述第二导体层或所述第二基板相抵接。
3.根据权利要求1所述的电子模块，其特征在于：
其中，所述第一抵接体具有向另一侧延伸的一个以上的脚部，
所述脚部与所述第一导体层或所述第一基板相抵接。
4.根据权利要求3所述的电子模块，其特征在于：
其中，所述脚部与所述第一导体层或所述第一基板相抵接的面积小于所述第一基板侧抵接部与所述第一导体层或所述第一基板相抵接的面积。
5.一种电子模块，其特征在于，包括：
第一基板，由金属基板构成；
第一电子元件，配置在所述第一基板的一侧上；
第一连接体，配置在所述第一电子元件的一侧上；
第二电子元件，配置在所述第一连接体的一侧上；
第二基板，由金属基板构成，配置在所述第二电子元件的一侧上；以及
第一抵接体，与所述第二电子元件的一侧的面相抵接，并能够对所述第二基板施加朝一侧方向的力，
其中，所述第一抵接体具有：与所述第二电子元件的一侧的面相抵接的抵接基端部；从所述抵接基端部向一侧延伸，并与所述第二基板相抵接的第二基板侧抵接部；以及从所述第二基板侧抵接部向另一侧延伸，并与所述第一基板相抵接的第一基板侧抵接部，
所述第一抵接体将所述第二电子元件与可连接外部装置的端子部电气连接。
6.一种电子模块，其特征在于，包括：
第一基板；
第一电子元件，配置在所述第一基板的一侧上；
第一连接体，配置在所述第一电子元件的一侧上；
第二电子元件，配置在所述第一连接体的一侧上；
第二基板，配置在所述第二电子元件的一侧上；以及
第二抵接体，与所述第二电子元件的一侧的面相抵接，并能够对所述第二基板施加朝一侧方向的力，
其中，所述第二抵接体具有：与所述第二电子元件的一侧的面相抵接的第一抵接构件；配置在所述第一抵接构件的一侧的第二抵接构件；以及将所述第一抵接构件与所述第二抵接构件连接，并且能够对所述第二抵接构件施加朝一侧方向的力的连接构件，
所述第二抵接体将所述第二电子元件与可连接外部装置的端子部电气连接。
CN201780005103.9A 2017-05-19 2017-05-19 电子模块 Active CN109287129B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/018835 WO2018211686A1 (ja) 2017-05-19 2017-05-19 電子モジュール

Publications (2)

Publication Number Publication Date
CN109287129A CN109287129A (zh) 2019-01-29
CN109287129B true CN109287129B (zh) 2022-04-08

Family

ID=63207817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780005103.9A Active CN109287129B (zh) 2017-05-19 2017-05-19 电子模块

Country Status (6)

Country Link
US (1) US11309273B2 (zh)
JP (1) JP6473271B1 (zh)
CN (1) CN109287129B (zh)
NL (1) NL2020929B1 (zh)
TW (1) TWI681533B (zh)
WO (1) WO2018211686A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12057376B2 (en) 2020-11-02 2024-08-06 Infineon Technologies Ag Three level interconnect clip

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369560A (zh) * 2003-12-05 2009-02-18 松下电器产业株式会社 封装的电子元件
JP2009049226A (ja) * 2007-08-21 2009-03-05 Seiko Epson Corp 電子部品の実装構造体及び電子部品の実装構造体の製造方法
CN104160503A (zh) * 2013-02-28 2014-11-19 新电元工业株式会社 模块、模块组合体以及模块的制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3510841B2 (ja) * 2000-05-09 2004-03-29 三洋電機株式会社 板状体、リードフレームおよび半導体装置の製造方法
JP2005302951A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 電力用半導体装置パッケージ
JP4916745B2 (ja) 2006-03-28 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20090127676A1 (en) 2007-11-16 2009-05-21 Gomez Jocel P Back to Back Die Assembly For Semiconductor Devices
JP5197219B2 (ja) * 2007-11-22 2013-05-15 パナソニック株式会社 半導体装置およびその製造方法
US8492884B2 (en) * 2010-06-07 2013-07-23 Linear Technology Corporation Stacked interposer leadframes
MY166609A (en) * 2010-09-15 2018-07-17 Semiconductor Components Ind Llc Connector assembly and method of manufacture
JP5414644B2 (ja) 2010-09-29 2014-02-12 三菱電機株式会社 半導体装置
JP2012146760A (ja) * 2011-01-11 2012-08-02 Calsonic Kansei Corp パワー半導体モジュール
US20120200281A1 (en) 2011-02-07 2012-08-09 Texas Instruments Incorporated Three-Dimensional Power Supply Module Having Reduced Switch Node Ringing
CN104206036B (zh) * 2012-04-10 2017-05-03 松下知识产权经营株式会社 电极接合方法、电极接合结构体的制造方法以及电极接合结构体的制造系统
JP2014045157A (ja) 2012-08-29 2014-03-13 Hitachi Automotive Systems Ltd パワー半導体モジュール
US8932911B2 (en) * 2013-02-27 2015-01-13 GlobalFoundries, Inc. Integrated circuits and methods for fabricating integrated circuits with capping layers between metal contacts and interconnects
US9966330B2 (en) * 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
DE102014104496B4 (de) * 2014-03-31 2019-07-18 Semikron Elektronik Gmbh & Co. Kg Vorrichtung zur schweißtechnischen Verbindung von Anschlusselementen mit dem Substrat eines Leistungshalbleitermoduls und zugehöriges Verfahren
JP2015220429A (ja) 2014-05-21 2015-12-07 ローム株式会社 半導体装置
JP2016066700A (ja) * 2014-09-25 2016-04-28 株式会社日立製作所 パワー半導体モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369560A (zh) * 2003-12-05 2009-02-18 松下电器产业株式会社 封装的电子元件
JP2009049226A (ja) * 2007-08-21 2009-03-05 Seiko Epson Corp 電子部品の実装構造体及び電子部品の実装構造体の製造方法
CN104160503A (zh) * 2013-02-28 2014-11-19 新电元工业株式会社 模块、模块组合体以及模块的制造方法

Also Published As

Publication number Publication date
JPWO2018211686A1 (ja) 2019-06-27
WO2018211686A1 (ja) 2018-11-22
TW201911529A (zh) 2019-03-16
TWI681533B (zh) 2020-01-01
US20210175198A1 (en) 2021-06-10
CN109287129A (zh) 2019-01-29
JP6473271B1 (ja) 2019-02-20
NL2020929A (en) 2018-11-23
NL2020929B1 (en) 2019-03-27
US11309273B2 (en) 2022-04-19

Similar Documents

Publication Publication Date Title
CN110199579B (zh) 电子模块以及电子模块的制造方法
JP2006339596A (ja) インタポーザおよび半導体装置
US20070108594A1 (en) Semiconductor apparatus
CN109287129B (zh) 电子模块
JP2010147053A (ja) 半導体装置
CN109314087B (zh) 电子模块、连接体的制造方法以及电子模块的制造方法
CN109287127B (zh) 电子模块
CN109287128B (zh) 芯片模块的制造方法
CN109287130B (zh) 电子模块、引线框以及电子模块的制造方法
TW201112372A (en) Substrate and package for micro BGA
CN111602241B (zh) 电子模块
CN112368829B (zh) 电子模块
TWI706703B (zh) 電子模組
US11276663B2 (en) Electronic module
KR101096320B1 (ko) 회로기판 조립체 및 그 제조 방법
CN111587488B (zh) 电子模块
WO2019142255A1 (ja) 電子モジュール
CN115939134A (zh) 一种半导体封装器件
JPWO2019142254A1 (ja) 電子モジュール
US20020096786A1 (en) Intermediate support for supporting a semiconductor module on a circuit carrier
JP2006040939A (ja) 接続体とその製造方法及び実装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant