JPWO2018211686A1 - 電子モジュール - Google Patents

電子モジュール Download PDF

Info

Publication number
JPWO2018211686A1
JPWO2018211686A1 JP2018509873A JP2018509873A JPWO2018211686A1 JP WO2018211686 A1 JPWO2018211686 A1 JP WO2018211686A1 JP 2018509873 A JP2018509873 A JP 2018509873A JP 2018509873 A JP2018509873 A JP 2018509873A JP WO2018211686 A1 JPWO2018211686 A1 JP WO2018211686A1
Authority
JP
Japan
Prior art keywords
substrate
contact
conductor layer
electronic element
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018509873A
Other languages
English (en)
Other versions
JP6473271B1 (ja
Inventor
康亮 池田
康亮 池田
理 松嵜
理 松嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6473271B1 publication Critical patent/JP6473271B1/ja
Publication of JPWO2018211686A1 publication Critical patent/JPWO2018211686A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73213—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

電子モジュールは、第一基板１１と、前記第一基板１１の一方側に設けられた第一電子素子１３と、前記第一電子素子１３の一方側に設けられた第一接続体６０と、前記第一接続体６０の一方側に設けられた第二電子素子２３と、前記第二電子素子２３の一方側に設けられた第二基板２１と、前記第二電子素子２３の一方側の面に当接し、前記第二基板２１に対して一方側に向かう力を付与できる当接体２５０と、を有する。

Description

本発明は、複数の電子素子を有する電子モジュールに関する。
複数の電子素子が封止樹脂内に設けられた電子モジュールが従来から知られている（例えば特開２０１４−４５１５７号参照）。このような電子モジュールに関して小型化することが望まれている。
小型化する一つの手段として、電子素子を層状に積み重ねていく態様を採用することが考えられる。その際には、電子素子（第一電子素子）の一方側（例えばおもて面側）に別の電子素子（第二電子素子）を設けることが考えられる。
このような態様によれば、電子素子が増える分、配線の引き回しのために第一電子素子側の第一基板と第二電子素子側の第二基板が大きくなることがある。このように第一基板及び第二基板の大きさが大きくなると、ソルダー工程、リフロー工程等の熱処理工程においてこれら第一基板及び第二基板が反ったり歪んだりすることがある。このような反り又は歪みを防止するために、第一基板と第二基板の間に支柱等を設けることも考えられるが、このような態様によれば、部品点数が増えてしまう。
本発明は、第一基板又は第二基板の反りや歪みを部品点数を増やすことなく防止できる電子モジュールを提供する。
本発明による電子モジュールは、
第一基板と、
前記第一基板の一方側に設けられた第一電子素子と、
前記第一電子素子の一方側に設けられた第一接続体と、
前記第一接続体の一方側に設けられた第二電子素子と、
前記第二電子素子の一方側に設けられた第二基板と、
前記第二電子素子の一方側の面に当接し、前記第二基板に対して一方側に向かう力を付与できる当接体と、
を備え、
前記当接体が、前記第二電子素子と外部装置に接続可能な端子部とを電気的に接続してもよい。
本発明による電子モジュールは、
前記第一基板と記第一電子素子との間に設けられた第一導体層と、
前記第二基板の他方側に設けられた第二導体層と、をさらに備え、
前記当接体は第一当接体を有し、
前記第一当接体は、前記第二電子素子の一方側の面に当接する当接基端部と、前記当接基端部から一方側に延び、前記第二導体層又は前記第二基板に当接する第二基板側当接部と、前記第二基板側当接部から他方側に延び、前記第一導体層又は前記第一基板に当接する第一基板側当接部とを有してもよい。
本発明による電子モジュールにおいて、
前記第一基板は金属基板からなり、
前記第二基板は金属基板からなり、
前記当接体は第一当接体を有し、
前記第一当接体は、前記第二電子素子の一方側の面に当接する当接基端部と、前記当接基端部から一方側に延び、前記第二基板に当接する第二基板側当接部と、前記第二基板側当接部から他方側に延び、前記第一基板に当接する第一基板側当接部とを有してもよい。
本発明による電子モジュールにおいて、
前記第二基板側当接部は一方側に突出した第一凸部を有し、
前記第二基板側当接部は導電性接着剤を介して前記第二導体層に当接してもよい。
本発明による電子モジュールにおいて、
前記第一当接体は、他方側に延びた一つ以上の脚部を有し、
前記脚部は、前記第一導体層又は前記第一基板に当接してもよい。
本発明による電子モジュールにおいて、
前記脚部が前記第一導体層又は前記第一基板に当接する面積は、前記第一基板側当接部が前記第一導体層又は前記第一基板に当接する面積よりも小さくてもよい。
本発明による電子モジュールにおいて、
前記当接体は第二当接体を有し、
前記第二当接体は、前記第二電子素子の一方側の面に当接する第一当接部材と、前記第一当接部材の一方側に設けられた第二当接部材と、前記第一当接部材と前記第二当接部材とを連結し、前記第二当接部材に一方側に向かう力を付与できる連結部材とを有してもよい。
本発明の一態様として、第二電子素子の一方側の面に当接し、第二基板に対して一方側に向かう力を付与できる当接体であって、第二電子素子と外部装置に接続可能な端子とを電気的に接続する当接体を採用した場合には、第一基板又は第二基板の反りや歪みを部品点数を増やすことなく防止できる。
図１は、本発明の第１の実施の形態で用いられうる電子モジュールの縦断面図である。 図２、本発明の第１の実施の形態で用いられうる電子モジュールの平面図である。 図３（ａ）は、本発明の第１の実施の形態で用いられうる第一接続体の縦断面図であり、図３（ｂ）は、本発明の第１の実施の形態で用いられうる別の第一接続体の縦断面図である。 図４（ａ）は、本発明の第２の実施の形態で用いられうる第一当接体の縦断面図であり、図４（ｂ）は、本発明の第２の実施の形態で用いられうる別の第一当接体の縦断面図である。 図５（ａ）は、本発明の第３の実施の形態で用いられうる第一当接体の縦断面図であり、図５（ｂ）は、図５（ａ）で示された第一当接体の平面図である。 図６（ａ）は、本発明の第４の実施の形態で用いられうる第二当接体の縦断面図であり、図６（ｂ）は、図６（ａ）で示された第二当接体の底面図である。 図７（ａ）は、本発明の第５の実施の形態で用いられうる第一当接体の縦断面図であり、図７（ｂ）は、本発明の第５の実施の形態で用いられうる別の第一当接体の縦断面図である 図８は、本発明の第６の実施の形態で用いられうる第二当接体の縦断面図である。 図９（ａ）は、本発明の第７の実施の形態で用いられうる第一当接体の縦断面図であり、図９（ｂ）は、本発明の第７の実施の形態で用いられうる別の第一当接体の縦断面図である 図１０、本発明の第８の実施の形態で用いられうる電子モジュールの平面図である。 図１１は、本発明の第９の実施の形態で用いられうる電子モジュールの縦断面図である。 図１２は、本発明の第１０の実施の形態で用いられうる電子モジュールの斜視図である。 図１３は、本発明の第１０の実施の形態で用いられうる電子モジュールの平面図である。 図１４は、本発明の第１０の実施の形態で用いられうる電子モジュールの側方図である。
第１の実施の形態
《構成》
本実施の形態において、「一方側」は図１の上方側を意味し、「他方側」は図１の下方側を意味する。図１の上下方向を「第一方向」と呼び、左右方向を「第二方向」と呼び、紙面の表裏方向を「第三方向」と呼ぶ。第二方向及び第三方向を含む面内方向を「面方向」といい、図１の上方から見た場合には「平面視」という。
本実施の形態の電子モジュールは、第一電子ユニットと、第二電子ユニットとを有してもよい。
図１に示すように、第一電子ユニットは、第一基板１１と、第一基板１１の一方側に設けられた複数の第一導体層１２と、第一導体層１２の一方側に設けられた第一電子素子１３と、を有してもよい。第一電子素子１３はスイッチング素子であってもよいし、制御素子であってもよい。第一電子素子１３がスイッチング素子である場合には、第一電子素子１３はＭＯＳＦＥＴやＩＧＢＴ等であってもよい。第一電子素子１３及び後述する第二電子素子２３の各々は半導体素子から構成されてもよく、半導体材料としてはシリコン、炭化ケイ素、窒化ガリウム等であってもよい。第一電子素子１３の他方側の面は第一導体層１２とはんだ等の導電性接着剤５（図４等参照）を介して接続されてもよい。なお、表示を簡易化するために、図１、図１１等では導電性接着剤５を示していない。
第一電子素子１３の一方側には第一接続体６０が設けられてもよい。第一接続体６０は第一電子素子１３の一方側の面とはんだ等の導電性接着剤５を介して接続されてもよい。
図１に示すように、第一接続体６０の一方側には第二電子ユニットが設けられてもよい。第二電子ユニットは、第一接続体６０の一方側に設けられた第二電子素子２３を有してもよい。また、第二電子ユニットは、第二基板２１と、第二基板２１の他方側に設けられた第二導体層２２を有してもよい。第二導体層２２の他方側には第二接続体７０が設けられてもよい。第二導体層２２が設けられている場合には、図１に示す態様とは異なり第二導体層２２に第二電子素子２３が設けられてもよい。第二接続体７０は第二電子素子２３の一方側の面及び第二導体層２２の他方側の面とはんだ等の導電性接着剤を介して接続されてもよい。
第二電子素子２３はスイッチング素子であってもよいし、制御素子であってもよい。第二電子素子２３がスイッチング素子である場合には、第二電子素子２３はＭＯＳＦＥＴやＩＧＢＴ等であってもよい。
第一接続体６０は、第一ヘッド部６１と、第一ヘッド部６１から他方側に延びた第一柱部６２を有してもよい。第二接続体７０は、第二ヘッド部７１と、第二ヘッド部７１から他方側に延びた第二柱部７２を有してもよい。第一接続体６０は断面が略Ｔ字形状となり、第二接続体７０も断面が略Ｔ字形状となってもよい。
第二電子素子２３の一方側の面に当接し、第二基板２１に対して一方側に向かう力を付与できる当接体２５０が設けられてもよい。なお、本願における「当接」には、直接的に当接する態様の他、間接的に当接する態様も含まれている。間接的に当接する態様としては、例えばはんだ等の導電性接着剤５を介して当接される態様を挙げることができる。当接体２５０は一つだけ設けられてもよいが、複数設けられてもよい。
図１に示すように、本実施の形態では、当接体２５０が第一当接体２６０を有している。第一当接体２６０は、第二導体層２２又は第二基板２１に当接する第二基板側当接部２６２と、第二基板側当接部２６２から他方側に延び、第一導体層１２又は第一基板１１に当接する第一基板側当接部２６１とを有してもよい。より具体的には、第一当接体２６０は、第二電子素子２３の一方側の面に当接する当接基端部２６３と、当接基端部２６３から面方向に対して傾斜した方向で一方側に延びて第二導体層２２又は第二基板２１に当接する第二基板側当接部２６２と、第二基板側当接部２６２から面方向に対して傾斜した方向で他方側に延びて第一導体層１２又は第一基板１１に当接する第一基板側当接部２６１とを有してもよい。当接基端部２６３は、第二電子素子２３の端子（例えば後述する第二ゲート端子２３ｇ）と導電性接着剤５等を介して接続されてもよい。
一例として、第二基板側当接部２６２は第二導体層２２に当接し、第一基板側当接部２６１は第一導体層１２に当接してもよい。第二基板側当接部２６２と当接する第二導体層２２は、他の第二導体層２２、第一導体層１２、第一電子素子１３及び第二電子素子２３に電気的に接続されておらず、電気的な機能を果たさなくてもよい。
電子モジュールは、第一電子素子１３、第二電子素子２３、第一接続体６０、第二接続体７０、第一当接体２６０、後述する接続子８５（図１３参照）、第一導体層１２及び第二導体層２２を封止する封止樹脂等から構成される封止部９０を有してもよい（図１参照）。第一基板側当接部２６１と当接する第一導体層１２は、封止部９０から外方に突出し、外部装置と接続可能な端子部１１０に接続されてもよい。
図２に示すように、第一ヘッド部６１の一方側の面には第一溝部６４が設けられてもよい。第一溝部６４は、平面視（面方向）において、第一柱部６２の周縁外方に設けられているが、周縁外方の一部に設けられてもよいし、第一柱部６２の周縁外方の全部に設けられてもよい。第一ヘッド部６１の一方側の面であって、第一溝部の周縁内方にははんだ等の導電性接着剤５が設けられてもよく、導電性接着剤５を介して第二電子素子２３が設けられてもよい。第一溝部６４の断面は、図３（ｂ）で示すように矩形状であってもよいし、図３（ａ）で示すように三角形状であってもよい。三角形状としては、直角三角形であってもよいし、二等辺三角形であってもよい。
図２に示すように、平面視において、第一電子素子１３は、第一ヘッド部６１から外方に露出する態様となってもよい。第一電子素子１３がＭＯＳＦＥＴ等のスイッチング素子である場合には、外方から露出した部分に第一ゲート端子１３ｇ等が設けられてもよい。同様に、第二電子素子２３がＭＯＳＦＥＴ等のスイッチング素子である場合には、一方側の面に第二ゲート端子２３ｇ等が設けられてもよい。図２に示す第一電子素子１３は、一方側の面に第一ゲート端子１３ｇと第一ソース端子１３ｓを有し、第二電子素子２３は、一方側の面に第二ゲート端子２３ｇと第二ソース端子２３ｓを有している。この場合、第二接続体７０が第二電子素子２３の第二ソース端子２３ｓに導電性接着剤を介して接続され、第一当接体２６０が第二電子素子２３の第二ゲート端子２３ｇに導電性接着剤を介して接続されてもよい。また、第一接続体６０は第一電子素子１３の第一ソース端子１３ｓと第二電子素子２３の他方側に設けられた第二ドレイン端子とを導電性接着剤を介して接続してもよい。第一電子素子１３の他方側に設けられた第一ドレイン端子は導電性接着剤を介して第一導体層１２に接続されてもよい。第一電子素子１３の第一ゲート端子１３ｇは導電性接着剤を介して接続子８５（図１３参照）に接続され、当該接続子８５は導電性接着剤を介して第一導体層１２に接続されてもよい。
第一電子素子１３及び第二電子素子２３のいずれか一方だけがスイッチング素子の場合には、第一接続体６０に載置される第二電子素子２３を発熱性の低い制御素子とし、第一電子素子１３をスイッチング素子にすることも考えられる。逆に、第一接続体６０に載置される第二電子素子２３をスイッチング素子とし、第一電子素子１３を発熱性の低い制御素子にすることも考えられる。
また、第一電子素子１３、第二電子素子２３、第一接続体６０、第二接続体７０、第一当接体２６０及び接続子８５によってチップモジュールが構成されてもよい。この場合には、第一電子素子１３、第二電子素子２３、第一接続体６０、第二接続体７０、第一当接体２６０及び接続子８５を有するチップモジュールを、第一導体層１２を有する第一基板１１及び第二導体層２２を有する第二基板２１の間に配置した後で封止部９０によって封止することで、電子モジュールが製造されてもよい。
第一基板１１及び第二基板２１としては、セラミック基板、絶縁樹脂層等を採用することができる。導電性接着剤５としては、はんだの他、ＡｇやＣｕを主成分とする材料を用いることもできる。第一接続体６０及び第二接続体７０の材料としてはＣｕ等の金属を用いることができる。なお、基板１１，２１としては例えば回路パターニングを施した金属基板を用いることもでき、この場合には、基板１１，２１が導体層１２，２２を兼ねることになる。
なお、端子部１１０と導体層１２，２２との接合は、はんだ等の導電性接着剤５を利用する態様だけではなく、レーザ溶接を利用してもよいし、超音波接合を利用してもよい。
第一当接体１７０は電気的に意味のある態様を採用する必要はなく、第一当接部材１７２が当接する第二導体層２２が他の第二導体層２２、第一導体層１２、第一電子素子１３及び第二電子素子２３に電気的に接続されておらず、電気的な機能を果たさない態様を採用することもできる。
《作用・効果》
次に、上述した構成からなる本実施の形態による作用・効果の一例について説明する。なお、「作用・効果」で説明するあらゆる態様を、上記構成で採用することができる。
第二電子素子２３の一方側の面に当接し、第二基板２１に対して一方側に向かう力を付与できる当接体２５０が設けられる態様を採用することで、第二基板２１が他方側に撓むことを防止できる。特にチップモジュールが多数配置され、第一基板１１及び第二基板２１の面方向が大きくなる場合には、熱が加わることで、これら第一基板１１及び第二基板２１が反ってしまったり歪んでしまったりする可能性がある。この点、本実施の形態のような当接体２５０を設けることで、このような問題が生じることを防止できる。なお、このような効果は、後述する他の実施の形態における当接体２５０においても発揮されるものである。
図１に示すように、第二電子素子２３の一方側の面に当接する当接基端部２６３と、当接基端部２６３から一方側に延び、第二導体層２２又は第二基板２１に当接する第二基板側当接部２６２と、第二基板側当接部２６２から他方側に延び、第一導体層１２又は第一基板１１に当接する第一基板側当接部２６１とを有する第一当接体２６０を用いた場合には、当接基端部２６３と第一基板側当接部２６１によって、第一基板１１側からの支えを受けつつ、第二基板２１に対して一方側に向かう力を付与できる点で有益である。
この態様によれば、面方向において、当接基端部２６３と第一基板側当接部２６１の間に第二基板側当接部２６２が設けられていることから、第二基板側当接部２６２を当接基端部２６３と第一基板側当接部２６１の両方で支えつつ、一方側に力を付与できる点で有益である。
当接基端部２６３が導電性接着剤５等を介して第二電子素子２３に当接し、第二基板側当接部２６２が導電性接着剤５等を介して第二導体層２２に当接し、第一基板側当接部２６１が導電性接着剤５等を介して第一導体層１２に当接する態様を採用した場合には、導電性接着剤５によって第一当接体２６０の位置がずれてしまうことを防止できる。特に、熱が加わることで第一基板１１及び第二基板２１が反ったり歪んだりしようとする力が加わるが、この際に第一当接体２６０の位置がずれてしまうことを防止できる点で有益である。
また、第二基板側当接部２６２と当接する第二導体層２２が他の第二導体層２２、第一導体層１２、第一電子素子１３及び第二電子素子２３に電気的に接続されておらず、電気的な機能を果たさない態様を採用した場合には、第一当接体２６０の第二基板側当接部２６２が誤って導通して、予想していない挙動を第一電子素子１３及び第二電子素子２３が示すことを防止できる点で有益である。
第一当接体２６０が、第二電子素子２３の端子（例えば第二ゲート端子２３ｇ）と外部装置に接続可能な端子部１１０とを電気的に接続し、接続子としての機能を果たす態様を採用した場合には、第一当接体２６０を第二電子素子２３と端子部１１０とを接続する接続子としても利用することができ、部品点数を増やすことなく、第一基板１１及び第二基板２１が反ってしまったり歪んでしまったりすることを防止できる点で有益である。
第２の実施の形態
次に、本発明の第２の実施の形態について説明する。
本実施の形態では、図４に示すように、第二基板側当接部２６２に一方側に突出した第一凸部２６５が設けられており、かつ第二基板側当接部２６２は導電性接着剤５を介して第二導体層２２と当接する態様となっている。その他の構成については、第１の実施の形態と同様であり、第１の実施の形態で説明したあらゆる態様を採用することができる。第１の実施の形態で説明した部材については同じ符号を用いて説明する。
本実施の形態のように、第二基板側当接部２６２に第一凸部２６５が設けられた場合には、第二導体層２２と第二基板側当接部２６２との間に設けられた導電性接着剤５に対して十分な厚みを持たせることでき、導電性接着剤５にクラック等が入ることを防止できる。第一当接体２６０は、第二基板２１を一方側に向かって押し付けるものであることから、第二基板側当接部２６２と第二導体層２２との間に間隙が設けられ難い構成となっている。この点、本実施の形態のような第一凸部２６５を設けることで、第二導体層２２と第二基板側当接部２６２との間に導電性接着剤５を設ける態様を採用した場合であっても、導電性接着剤５にクラックが入ることを防止できる。
第一凸部２６５は、図４（ａ）に示すように縦断面が半球又は円弧状になってもよいし、図４（ｂ）に示すように縦断面が台形状になってもよい。また、これらに限られず、第一凸部２６５の縦断面は長方形状となってもよいし三角形状となってもよい。
また、図４（ａ）に示すように、第一凸部２６５の少なくとも一部は第二導体層２２と当接してもよいし、図４（ｂ）に示すように、第一凸部２６５は第二導体層２２と当接しなくてもよい。
第３の実施の形態
次に、本発明の第３の実施の形態について説明する。
本実施の形態では、図５に示すように、他方側に延びた一つ以上の脚部２６６（２６６ａ，２６６ｂ）が設けられ、脚部２６６が第一導体層１２又は第一基板１１に当接する態様となっている。本実施の形態では、一例として、第二基板側当接部２６２から延びる２つの脚部２６６、より具体的には第一脚部２６６ａ及び第二脚部２６６ｂが設けられる態様を用いて説明するが、これに限られることはない。脚部２６６は１つだけであってもよいし、３つ以上設けられてもよい。その他の構成については、上記各実施の形態で説明したあらゆる態様を採用することができる。上記各実施の形態で説明した部材については同じ符号を用いて説明する。
本実施の形態のような脚部２６６を採用することで、脚部２６６によって、第一基板１１側からの支えを受けつつ、第二基板２１に対して一方側に向かう力を付与できる点で有益である。
図５に示す態様では、一対の脚部２６６が第二基板側当接部２６２の両側方から延びる態様となっているが、このような一対の脚部２６６を採用することで、第一基板１１側からの支えをバランスよく受けつつ、第二基板２１に対して一方側に向かう力を付与できる点で有益である。なお、脚部２６６は第二基板側当接部２６２から延びている必要はなく、例えば脚部２６６は第一基板側当接部２６１から延びてもよい。
特に図５（ｂ）に示すように、当接基端部２６３、第二基板側当接部２６２及び第一基板側当接部２６１が延在する方向（第二方向）と直交する方向（第三方向）に一対の脚部２６６が延びる態様を採用した場合には、第二基板側当接部２６２を、当接基端部２６３、第一基板側当接部２６１及び一対の脚部２６６の四方向から支持することができ、第一基板１１側からの支えをよりバランスよく受けつつ、第二基板２１に対して一方側に向かう力を付与できる点で有益である。
また、脚部２６６と当接する第一導体層１２が他の第二導体層２２、第一導体層１２、第一電子素子１３及び第二電子素子２３に電気的に接続されておらず、電気的な機能を果たさない態様を採用した場合には、脚部２６６が導通して予想していない挙動を第一電子素子１３及び第二電子素子２３が示すことを防止できる点で有益である。
脚部２６６が第一導体層１２又は第一基板１１に当接する脚当接部２６７（２６７ａ，２６７ｂ）の面積は、第一基板側当接部２６１が第一導体層１２又は第一基板１１に当接する面積よりも小さくなっていてもよい。本実施の形態のような脚部２６６を設ける場合には、第一基板１１に脚部２６６又は脚部２６６が設けられる第一導体層１２を設けるためのスペースが必要になるが、この態様を採用することで、脚部２６６が第一導体層１２又は第一基板１１に当接する面積を小さくできる点で有益である。
なお、このような態様に限られることはなく、脚部２６６が第一導体層１２又は第一基板１１に当接する脚当接部２６７（２６７ａ，２６７ｂ）の面積は、第一基板側当接部２６１が第一導体層１２又は第一基板１１に当接する面積よりも大きくなっていてもよい。また、複数の脚部２６６のうち、一部の脚部２６６の第一導体層１２又は第一基板１１に当接する脚当接部２６７の面積は、第一基板側当接部２６１が第一導体層１２又は第一基板１１に当接する面積よりも大きくなり、残部の脚部２６６の第一導体層１２又は第一基板１１に当接する脚当接部２６７の面積は、第一基板側当接部２６１が第一導体層１２又は第一基板１１に当接する面積よりも小さくなってもよい。また、脚部２６６が第一導体層１２又は第一基板１１に当接する脚当接部２６７の面積は、第一基板側当接部２６１が第一導体層１２又は第一基板１１に当接する面積と同じ大きさであってもよい。
第４の実施の形態
次に、本発明の第４の実施の形態について説明する。
上記各実施の形態では、第一当接体２６０を用いて説明した。本実施の形態では、第二当接体２７０が採用された態様を用いて説明する。第二当接体２７０は、図６に示すように、第二電子素子２３の一方側の面に当接する第一当接部材２７１と、第一当接部材２７１の一方側に設けられた第二当接部材２７２と、第一当接部材２７１と第二当接部材２７２とを連結し、第二当接部材２７２に一方側に向かう力を付与できる連結部材２７３とを有している。その他の構成については、上記各実施の形態で説明したあらゆる態様を採用することができる。上記各実施の形態で説明した部材については同じ符号を用いて説明する。
本実施の形態のような第二当接体２７０を採用した場合には、第二電子素子２３及び第一当接部材２７１からの支えを受けつつ、連結部材２７３による付勢力で第二当接部材２７２によって第二基板２１に対して一方側に向かう力を付与でき、第二基板２１が他方側に撓むことを防止できる。
第一当接部材２７１は導電性接着剤５等を介して第二電子素子２３の一方側の面に当接してもよい。第二当接部材２７２は導電性接着剤５等を介して第二導体層２２に当接してもよい。このような態様を採用した場合には、導電性接着剤５によって第二当接体２７０の位置がずれてしまうことを防止できる。特に、熱が加わることで第一基板１１及び第二基板２１が反ったり歪んだりしようとする力が加わるが、この際に第二当接体２７０の位置がずれてしまうことを防止できる点で有益である。
第二当接体２７０は、第一当接体２６０の代わりに設けられてもよい。第二電子素子２３がＭＯＳＦＥＴ等のスイッチング素子であり、第二ゲート端子２３ｇが設けられている場合には、第二当接体２７０の第一当接部材２７１が第二ゲート端子２３ｇに導電性接着剤５を介して接続され、第二当接体２７０が接続された第二導体層２２が端子部１１０に接続されるようにしてもよい。このような態様を採用した場合には、第二当接体２７０を第二電子素子２３と端子部１１０とを接続する接続体としても利用することができ、部品点数を増やすことなく、第一基板１１及び第二基板２１が反ってしまったり歪んでしまったりすることを防止できる点で有益である。
図６に示すように、第二当接部材２７２は底面（他方側の面）において、第二ゲート端子２３ｇの周縁を覆い、第二ゲート端子２３ｇに設けられるはんだ等の導電性接着剤５を覆うための当接凹部２７４を有してもよい。このような当接凹部２７４を採用した場合には、第二ゲート端子２３ｇに対して第二当接体２７０を位置決めすることができる点で有益である。このような位置決めを考慮するのであれば、当接凹部２７４の面方向での大きさは第二ゲート端子２３ｇよりもわずかに（例えば１〜３ｍｍ）大きくなっている態様となってもよい。
このように第二当接体２７０が電気的に意味のある態様を採用する必要はなく、第二当接部材２７２が当接する第二導体層２２が他の第二導体層２２、第一導体層１２、第一電子素子１３及び第二電子素子２３に電気的に接続されておらず、電気的な機能を果たさない態様を採用することもできる。
第５の実施の形態
次に、本発明の第５の実施の形態について説明する。
本実施の形態では、図７（ａ）に示すように、第一当接部材２７１の一方側の面に一方側に突出した突出体２７５が設けられている態様、又は、図７（ｂ）に示すように、第二当接部材２７２の他方側の面に他方側に突出した突出体２７５が設けられる態様となっている。その他の構成については、第４の実施の形態と同様である。その他の構成については、上記各実施の形態で説明したあらゆる態様を採用することができる。上記各実施の形態で説明した部材については同じ符号を用いて説明する。なお、第一当接部材２７１の一方側の面と第二当接部材２７２の他方側の面の各々に突出体２７５が設けられてもよい。
本実施の形態のような突出体２７５が設けられることで、第一基板１１及び第二基板２１の反りや歪みが大きくなっても、一定値以上は第一基板１１及び第二基板２１が反ったり歪んだりすることを防止できる。つまり、本実施の形態のような突出体２７５が設けられることで、第一基板１１及び第二基板２１の反りや歪みが大きくなっても、第二当接部材２７２が突出体２７５に当接し、それ以上、第一基板１１又は第二基板２１が反ったり歪んだりすることを防止できる点で有益である。
突出体２７５は中心部に突出凹部２７５ａを有してもよい。このような突出凹部２７５ａが設けられる場合には、過剰な力が働いた場合に突出凹部２７５ａ側に突出部２７５が凹むことができ、過剰な力によって第二基板２１等が破損してしまうことを防止できる点で有益である。
第６の実施の形態
次に、本発明の第６の実施の形態について説明する。
本実施の形態では、図８に示すように、第二当接部材２７２は面方向に対して一方側に傾斜するようになっていてもよい。その他の構成については、第５の実施の形態と同様である。その他の構成については、上記各実施の形態で説明したあらゆる態様を採用することができる。上記各実施の形態で説明した部材については同じ符号を用いて説明する。
本実施の形態のように、第二当接部材２７２が面方向に対して一方側に傾斜する態様を採用した場合には、第二当接部材２７２によって第二基板２１をより強く押すことができる点で有益である。なお、封止部９０となる封止樹脂を金型内に注入する際、第二基板２１が金型によって一方側から押圧されることになる。このため、図８に示すように、第二当接部材２７２が面方向に対して一方側に傾斜する態様となっていても、第二当接部材２７２は金型からの力を受けて面方向に延びるようになる。
第７の実施の形態
次に、本発明の第７の実施の形態について説明する。
本実施の形態では、図９に示すように、第二当接部材２７２に一方側に突出した第二凸部２７９が設けられる態様となっている。その他の構成については、第５の実施の形態と同様である。本実施の形態では、上記各実施の形態で説明したあらゆる態様を採用することができる。上記各実施の形態で説明した部材については同じ符号を用いて説明する。
本実施の形態のように、第二当接部材２７２に第二凸部２７９が設けられた場合には、第二導体層２２と第二当接部材２７２との間に設けられた導電性接着剤５に対して十分な厚みを持たせることでき、導電性接着剤５にクラック等が入ることを防止できる。第二当接体２７０は、第二基板２１を一方側に向かって押し付けるものであることから、第二当接部材２７２と第二導体層２２との間に間隙が設けられ難い構成となっている。この点、第二導体層２２と第二当接部材２７２との間に導電性接着剤５を設ける態様を採用した場合であっても、本実施の形態のような第二凸部２７９を設けることで、導電性接着剤５にクラックが入ることを防止できる。
第二凸部２７９は、図９（ａ）に示すように縦断面が半球又は円弧状になってもよいし、図９（ｂ）に示すように縦断面が台形状になってもよい。また、これらに限られず、第二凸部２７９の縦断面は長方形状となってもよいし三角形状となってもよい。
なお、第一当接体２６０及び第二当接体２７０を同時に採用することもできる。このような態様を採用した場合には、第一当接体２６０によって第一基板１１及び第二基板２１が反ってしまったり歪んでしまったりすることを防止でき、かつ第二当接体２７０によって第一基板１１及び第二基板２１が反ってしまったり歪んでしまったりすることを防止できる点で有益である。
また、第一当接体２６０及び第二当接体２７０の両方を採用する場合には、第一当接体２６０及び第二当接体２７０の一方が第二ゲート端子２３ｇ等の端子と接続され、他方は第二ゲート端子２３ｇ等の端子に接続されず、電気的な機能を有していなくてもよい。そして、第一当接体２６０が端子としての機能を有していない場合には第一当接体２６０の当接基端部２６３は第二電子素子２３の一方側の面のうち端子等が設けられていな箇所に設けられてもよく、第二当接体２７０が端子としての機能を有していない場合には第二当接体２７０の第一当接部材２７１は第二電子素子２３の一方側の面のうち端子等が設けられていな箇所に設けられてもよい。なお、第一当接体２６０及び第二当接体２７０の両方が第二ゲート端子２３ｇ等の端子に接続されず、電気的な機能を有していなくてもよい。
第８の実施の形態
次に、本発明の第８の実施の形態について説明する。
上記各実施の形態では、断面が略Ｔ字形状の第一接続体６０が用いられていたが、本実施の形態の第一接続体６０は、図１０に示すように、第一ヘッド部６１から他方側に延びた４つの支持部６５（６５ａ−６５ｄ）を有している。支持体６５は、第一導体層又は第一基板に当接するようになっている。その他の構成については、上記各実施の形態で説明したあらゆる態様を採用することができる。上記各実施の形態で説明した部材については同じ符号を用いて説明する。
本実施の形態では４つの支持部６５が利用されている態様を用いて説明するが、これに限られることはなく、１、２、３又は５つ以上の支持部６５が用いられてもよい。
本実施の形態のように第一ヘッド部６１から延びた支持部６５が設けられている場合には、第二電子素子２３の実装時又は第二電子素子２３を実装した後で第二電子素子２３の重みによって第一接続体６０が傾いてしまうことを防止できる。また、このように支持部６５が第一基板１１又は第一導体層１２に当接することで、放熱性を高めることができる。特に支持部６５が第一導体層１２に当接する場合には、放熱効果をより高めることができる点で有益である。
また、本実施の形態のように複数の支持部６５が設けられている場合には、第一接続体６０をより安定に設けることができ、かつより高い放熱効果を実現できる点で有益である。
支持部６５の各々は、面方向で延び、第一基板１１又は第一導体層１２と当接する支持基端部６９（６９ａ−６９ｄ）を有してもよい。また、複数の支持部６５の各々に支持基端部６９が設けられる必要はなく、複数の支持部６５のうちの一部に支持基端部６９が設けられ、残部に支持基端部６９が設けられないようにしてもよい。
このような支持基端部６９が設けられている場合には、第一接続体６０をよりバランスよく第一基板１１又は第一導体層１２に配置することができ、また支持基端部６９で第一基板１１又は第一導体層１２との接触面積を増やすことができることから、放熱効果を高めることできる。
支持部６５の各々は第一導体層１２に当接してもよい。支持部６５に接続される第一導体層１２が他の第一導体層１２、第二導体層２２、第一電子素子１３及び第二電子素子２３に電気的に接続されておらず電気的な機能を果たさない態様を採用した場合には、支持部６５が導通して予想していない挙動を第一電子素子１３及び第二電子素子２３が示すことを防止できる点で有益である。
支持部６５の各々は、第一ヘッド部６１から面方向に延びた面方向支持部１６６（１６６ａ−１６６ｄ）と、面方向支持部１６６の端部から高さ方向（第一方向）に延びた高さ方向支持部１６５（１６５ａ−１６５ｄ）とを有してもよい（後述する第６の実施の形態も参照）。なお、面方向支持部１６６は、第一ヘッド部６１よりも幅方向の長さが短くなっている部分のことを意味している。
支持部６５は、面方向支持部１６６を有さず、第一ヘッド部６１から高さ方向（第一方向）に延びた高さ方向支持部１６５だけを有してもよい。
上記各実施の形態で説明した当接体２５０を採用する場合に本実施の形態のように支持部６５を用いることは有益である。当接体２５０は第二電子素子２３の一方側の面に直接又は導電性接着剤５等を介して間接的に設けられることになるが、第二電子素子２３が安定した状態で配置されていないと、第二基板２１を当接体２５０によって一方側に押し付ける際に第二電子素子２３が傾いてしまったりすることがある。他方、本実施の形態によれば、第一接続体６０が支持部６５を有しているので、第二電子素子２３を当接体２５０によって他方側に押圧した場合であっても、第二電子素子２３が傾いたりすることを防止できる。その結果、第二基板２１を当接体２５０によって一方側に安定して押し付けることができる。
第一当接体２６０に関して言えば、当接基端部２６３が第二電子素子２３の一方側の面に当接することになるが、熱が加わることで第一基板１１及び第二基板２１が反ったり歪んだりしようとした際に、第二電子素子２３に当接基端部２６３を介して力が加わることになる。この点、本実施の形態では第一接続体６０が支持部６５を有しているので、第二電子素子２３が傾いたりすることを防止でき、その結果、第二基板２１を第一基板側当接部２６１によって一方側に安定して押し付けることができる。
第二当接体２７０に関して言えば、第一当接部材２７１が第二電子素子２３の一方側の面に当接することになるが、熱が加わることで第一基板１１及び第二基板２１が反ったり歪んだりしようとした際に、第二電子素子２３に第一当接部材２７１を介して力が加わることになる。この点、本実施の形態では第一接続体６０が支持部６５を有しているので、第二電子素子２３が傾いたりすることを防止でき、その結果、第二基板２１を第二当接部材２７２によって一方側に安定して押し付けることができる。
第９の実施の形態
次に、本発明の第９の実施の形態について説明する。
上記各実施の形態では第二柱部７２を有する断面が略Ｔ字形状からなる第二接続体７０を用いて説明したが、本実施の形態では、図１１に示すように、第二接続体７０は、第二ヘッド部７１から他方側に延びる延在部７５（７５ａ，７５ｂ）を有している。その他の構成については、上述した各実施の形態で説明したあらゆる態様を採用することができる。上述した各実施の形態で説明した部材については同じ符号を用いて説明する。
本実施の形態では２つの延在部７５が利用されている態様を用いて説明するが、これに限られることはなく、１つ又は３つ以上の延在部７５が用いられてもよい。
本実施の形態によれば、延在部７５が設けられていることから、第二電子素子２３からの熱を効率よく放熱することができ、第二接続体７０によっても高い放熱効果を実現できる。また、本実施の形態のように複数の延在部７５が設けられている場合には、より高い放熱効果を実現できる点で有益である。
延在部７５の各々は第一導体層１２に当接してもよい。延在部７５に接続される第一導体層１２は、他の第一導体層１２及び第一電子素子１３に電気的に接続されていなくてもよい。
延在部７５の各々は、面方向で延び、第一基板１１又は第一導体層１２と当接する延在基端部７９（７９ａ，７９ｂ）を有してもよい。また、複数の延在部７５の各々に延在基端部７９が設けられる必要はなく、複数の延在部７５のうちの一部に延在基端部７９が設けられ、残部に延在基端部７９が設けられないようにしてもよい。
このような延在基端部７９が設けられている場合には、第二接続体７０をよりバランスよく第一基板１１又は第一導体層１２に配置することができ、また延在基端部７９で第一基板１１又は第一導体層１２との接触面積を増やすことができることから、放熱効果を高めることできる。
本実施の形態のように複数の延在部７５を有する第二接続体７０を採用した場合には、当接体２５０と同様、第二基板２１を一方側に押し返す反発力を付与できるようになる。つまり、前述したように熱が加わることで第一基板１１及び第二基板２１が反ったり歪んだりしようとする力が加わるが、複数の延在部７５を有する第二接続体７０を用いることで、第一当接体２６０及び第二当接体２７０による作用に加えて、第二接続体７０によっても第一基板１１及び第二基板２１の反りや歪みを防止できる点で有益である。
なお、本実施の形態の延在部７５は、第二ヘッド部７１から高さ方向（第一方向）に延びた高さ方向延在部１７５（１７５ａ，１７５ｂ）を有している。
第１０の実施の形態
次に、本発明の第１０の実施の形態について説明する。
第８の実施の形態では支持部６５が設けられ、第９の実施の形態では延在部７５が設けられる態様であったが、支持部６５及び延在部７５がともに採用されてもよい。本実施の形態では、図１２乃至図１４に示すように、３つの支持部６５及び３つの延在部７５が用いられている態様を一例として挙げて説明する。その他の構成については、上述した各実施の形態で説明したあらゆる態様を採用することができる。上述した各実施の形態で説明した部材については同じ符号を用いて説明する。
本実施の形態で示すように、延在部７５は、第二ヘッド部７１から面方向に延びた面方向延在部１７６と、面方向延在部１７６から高さ方向（第一方向）に延びた高さ方向延在部１７５とを有してもよい。なお、面方向延在部１７６は、第二ヘッド部７１よりも幅方向の大きさが小さくなっている部分のことを意味している。
本実施の形態によれば、当接体２５０を有することによる効果と、前述した複数の支持部６５を有することによる効果と複数の延在部７５を有することによる効果を得ることができる点で有益である。
上述した各実施の形態の記載及び図面の開示は、請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載又は図面の開示によって請求の範囲に記載された発明が限定されることはない。また、出願当初の請求項の記載はあくまでも一例であり、明細書、図面等の記載に基づき、請求項の記載を適宜変更することもできる。
１１ 第一基板
１２ 第一導体層
１３ 第一電子素子
２１ 第二基板
２２ 第二導体層
２３ 第二電子素子
６０ 第一接続体
２５０ 当接体
２６０ 第一当接体
２６１ 第一基板側当接部
２６２ 第二基板側当接部
２６３ 当接基端部
２６５ 第一凸部
２６６ 脚部
２６７ 脚当接部
２７０ 第二当接体
２７１ 第一当接部材
２７２ 第二当接部材
２７３ 連結部材

Claims (7)

  1. 第一基板と、
    前記第一基板の一方側に設けられた第一電子素子と、
    前記第一電子素子の一方側に設けられた第一接続体と、
    前記第一接続体の一方側に設けられた第二電子素子と、
    前記第二電子素子の一方側に設けられた第二基板と、
    前記第二電子素子の一方側の面に当接し、前記第二基板に対して一方側に向かう力を付与できる当接体と、
    を備え、
    前記当接体は、前記第二電子素子と外部装置に接続可能な端子部とを電気的に接続することを特徴とする電子モジュール。
  2. 前記第一基板と記第一電子素子との間に設けられた第一導体層と、
    前記第二基板の他方側に設けられた第二導体層と、をさらに備え、
    前記当接体は第一当接体を有し、
    前記第一当接体は、前記第二電子素子の一方側の面に当接する当接基端部と、前記当接基端部から一方側に延び、前記第二導体層又は前記第二基板に当接する第二基板側当接部と、前記第二基板側当接部から他方側に延び、前記第一導体層又は前記第一基板に当接する第一基板側当接部とを有することを特徴とする請求項１に記載の電子モジュール。
  3. 前記第一基板は金属基板からなり、
    前記第二基板は金属基板からなり、
    前記当接体は第一当接体を有し、
    前記第一当接体は、前記第二電子素子の一方側の面に当接する当接基端部と、前記当接基端部から一方側に延び、前記第二基板に当接する第二基板側当接部と、前記第二基板側当接部から他方側に延び、前記第一基板に当接する第一基板側当接部とを有することを特徴とする請求項１に記載の電子モジュール。
  4. 前記第二基板側当接部は一方側に突出した第一凸部を有し、
    前記第二基板側当接部は導電性接着剤を介して前記第二導体層に当接することを特徴とする請求項２又は３のいずれかに記載の電子モジュール。
  5. 前記第一当接体は、他方側に延びた一つ以上の脚部を有し、
    前記脚部は、前記第一導体層又は前記第一基板に当接することを特徴とする請求項２乃至４のいずれか１項に記載の電子モジュール。
  6. 前記脚部が前記第一導体層又は前記第一基板に当接する面積は、前記第一基板側当接部が前記第一導体層又は前記第一基板に当接する面積よりも小さいことを特徴とする請求項５に記載の電子モジュール。
  7. 前記当接体は第二当接体を有し、
    前記第二当接体は、前記第二電子素子の一方側の面に当接する第一当接部材と、前記第一当接部材の一方側に設けられた第二当接部材と、前記第一当接部材と前記第二当接部材とを連結し、前記第二当接部材に一方側に向かう力を付与できる連結部材とを有することを特徴とする請求項１乃至６のいずれか１項に記載の電子モジュール。

JP2018509873A 2017-05-19 2017-05-19 電子モジュール Active JP6473271B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/018835 WO2018211686A1 (ja) 2017-05-19 2017-05-19 電子モジュール

Publications (2)

Publication Number Publication Date
JP6473271B1 JP6473271B1 (ja) 2019-02-20
JPWO2018211686A1 true JPWO2018211686A1 (ja) 2019-06-27

Family

ID=63207817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018509873A Active JP6473271B1 (ja) 2017-05-19 2017-05-19 電子モジュール

Country Status (6)

Country Link
US (1) US11309273B2 (ja)
JP (1) JP6473271B1 (ja)
CN (1) CN109287129B (ja)
NL (1) NL2020929B1 (ja)
TW (1) TWI681533B (ja)
WO (1) WO2018211686A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12057376B2 (en) 2020-11-02 2024-08-06 Infineon Technologies Ag Three level interconnect clip

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3510841B2 (ja) * 2000-05-09 2004-03-29 三洋電機株式会社 板状体、リードフレームおよび半導体装置の製造方法
JP4134893B2 (ja) * 2003-12-05 2008-08-20 松下電器産業株式会社 電子素子パッケージ
JP2005302951A (ja) 2004-04-09 2005-10-27 Toshiba Corp 電力用半導体装置パッケージ
JP4916745B2 (ja) 2006-03-28 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5169071B2 (ja) * 2007-08-21 2013-03-27 セイコーエプソン株式会社 電子部品、電子装置、電子部品の実装構造体及び電子部品の実装構造体の製造方法
US20090127676A1 (en) 2007-11-16 2009-05-21 Gomez Jocel P Back to Back Die Assembly For Semiconductor Devices
JP5197219B2 (ja) * 2007-11-22 2013-05-15 パナソニック株式会社 半導体装置およびその製造方法
US8492884B2 (en) * 2010-06-07 2013-07-23 Linear Technology Corporation Stacked interposer leadframes
MY166609A (en) 2010-09-15 2018-07-17 Semiconductor Components Ind Llc Connector assembly and method of manufacture
JP5414644B2 (ja) 2010-09-29 2014-02-12 三菱電機株式会社 半導体装置
JP2012146760A (ja) * 2011-01-11 2012-08-02 Calsonic Kansei Corp パワー半導体モジュール
US20120200281A1 (en) 2011-02-07 2012-08-09 Texas Instruments Incorporated Three-Dimensional Power Supply Module Having Reduced Switch Node Ringing
CN104206036B (zh) * 2012-04-10 2017-05-03 松下知识产权经营株式会社 电极接合方法、电极接合结构体的制造方法以及电极接合结构体的制造系统
JP2014045157A (ja) 2012-08-29 2014-03-13 Hitachi Automotive Systems Ltd パワー半導体モジュール
US8932911B2 (en) * 2013-02-27 2015-01-13 GlobalFoundries, Inc. Integrated circuits and methods for fabricating integrated circuits with capping layers between metal contacts and interconnects
WO2014132397A1 (ja) * 2013-02-28 2014-09-04 新電元工業株式会社 モジュール、モジュール組合体及びモジュールの製造方法
US9966330B2 (en) * 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
DE102014104496B4 (de) * 2014-03-31 2019-07-18 Semikron Elektronik Gmbh & Co. Kg Vorrichtung zur schweißtechnischen Verbindung von Anschlusselementen mit dem Substrat eines Leistungshalbleitermoduls und zugehöriges Verfahren
JP2015220429A (ja) 2014-05-21 2015-12-07 ローム株式会社 半導体装置
JP2016066700A (ja) * 2014-09-25 2016-04-28 株式会社日立製作所 パワー半導体モジュール

Also Published As

Publication number Publication date
US20210175198A1 (en) 2021-06-10
TW201911529A (zh) 2019-03-16
CN109287129B (zh) 2022-04-08
NL2020929B1 (en) 2019-03-27
NL2020929A (en) 2018-11-23
WO2018211686A1 (ja) 2018-11-22
JP6473271B1 (ja) 2019-02-20
TWI681533B (zh) 2020-01-01
CN109287129A (zh) 2019-01-29
US11309273B2 (en) 2022-04-19

Similar Documents

Publication Publication Date Title
JP6732118B2 (ja) 電子モジュール及び電子モジュールの製造方法
JPWO2018211686A1 (ja) 電子モジュール
TWI683373B (zh) 電子模組
JP6402281B1 (ja) 電子モジュール、接続体の製造方法及び電子モジュールの製造方法
JP6511584B2 (ja) チップモジュールの製造方法
WO2018211685A1 (ja) 電子モジュール
JP6523567B1 (ja) 電子モジュール
JP7018459B2 (ja) 電子モジュール
JPWO2018211684A1 (ja) 電子モジュール、リードフレーム及び電子モジュールの製造方法
JP6999707B2 (ja) 電子モジュール
JP7018965B2 (ja) 電子モジュール
JPWO2020008545A1 (ja) 電子モジュール
JPWO2019142254A1 (ja) 電子モジュール
JPWO2019142257A1 (ja) 電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190124

R150 Certificate of patent or registration of utility model

Ref document number: 6473271

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150