JP3510841B2 - 板状体、リードフレームおよび半導体装置の製造方法 - Google Patents
板状体、リードフレームおよび半導体装置の製造方法Info
- Publication number
- JP3510841B2 JP3510841B2 JP2000135284A JP2000135284A JP3510841B2 JP 3510841 B2 JP3510841 B2 JP 3510841B2 JP 2000135284 A JP2000135284 A JP 2000135284A JP 2000135284 A JP2000135284 A JP 2000135284A JP 3510841 B2 JP3510841 B2 JP 3510841B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- island
- plate
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4828—Etching
- H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01059—Praseodymium [Pr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Description
【０００１】
【発明の属する技術分野】本発明は、板状体、リードフ
レームおよび半導体装置の製造方法に関するものであ
り、特に従来のリードフレームの様々な問題を解決した
ものである。
レームおよび半導体装置の製造方法に関するものであ
り、特に従来のリードフレームの様々な問題を解決した
ものである。
【０００２】
【従来の技術】従来、電子機器にセットされる回路装置
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
【０００３】例えば、回路装置として半導体装置を例に
して述べると、一般的な半導体装置として、トランスフ
ァーモールドで封止されたパッケージ型半導体装置があ
る。この半導体装置１は、図２１のように、プリント基
板ＰＳに実装される。
して述べると、一般的な半導体装置として、トランスフ
ァーモールドで封止されたパッケージ型半導体装置があ
る。この半導体装置１は、図２１のように、プリント基
板ＰＳに実装される。
【０００４】またこのパッケージ型半導体装置１は、半
導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３
の側部から外部接続用のリード４が導出されたものであ
る。
導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３
の側部から外部接続用のリード４が導出されたものであ
る。
【０００５】図２２に、前記パッケージ型半導体装置１
に用いられるリードフレーム５を示す。このリードフレ
ーム５は、Ｃｕ等の薄型金属板から成り、一般的に外形
は、矩形である。中央の符号６は、半導体チップ２を実
装するアイランドであり、符号７は、吊りリードであ
る。またこのアイランド６，リード４は、樹脂層３を形
成する絶縁性樹脂の注入圧力により簡単に変形するた
め、吊りリード７やタイバー８が設けられている。そし
てリード４、アイランド６、吊りリード７およびタイバ
ー８は、プレス等の打ち抜きやエッチングにより形成さ
れている。
に用いられるリードフレーム５を示す。このリードフレ
ーム５は、Ｃｕ等の薄型金属板から成り、一般的に外形
は、矩形である。中央の符号６は、半導体チップ２を実
装するアイランドであり、符号７は、吊りリードであ
る。またこのアイランド６，リード４は、樹脂層３を形
成する絶縁性樹脂の注入圧力により簡単に変形するた
め、吊りリード７やタイバー８が設けられている。そし
てリード４、アイランド６、吊りリード７およびタイバ
ー８は、プレス等の打ち抜きやエッチングにより形成さ
れている。
【０００６】これらの技術は、例えば特開平９−１８１
２４１号公報、特開平７−１３５２３０号公報に示さ
れ、ＤＩＰ、ＱＩＰ用のリードフレームとして説明され
ている。
２４１号公報、特開平７−１３５２３０号公報に示さ
れ、ＤＩＰ、ＱＩＰ用のリードフレームとして説明され
ている。
【０００７】しかしこのパッケージ型半導体装置１は、
リード４、アイランド６、吊りリード７およびタイバー
８をファインパターンで形成することが難しく、リード
フレーム自体のサイズを小さくすることが難しかった。
更には、リード４が樹脂層３から外に出ており、全体の
サイズが大きく、小型化、薄型化および軽量化を満足す
るものではなかった。
リード４、アイランド６、吊りリード７およびタイバー
８をファインパターンで形成することが難しく、リード
フレーム自体のサイズを小さくすることが難しかった。
更には、リード４が樹脂層３から外に出ており、全体の
サイズが大きく、小型化、薄型化および軽量化を満足す
るものではなかった。
【０００８】そのため、各社が競って小型化、薄型化お
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。
【０００９】図２３は、支持基板としてフレキシブルシ
ート３０を採用した、チップサイズよりも若干大きいＣ
ＳＰ３１を示すものである。
ート３０を採用した、チップサイズよりも若干大きいＣ
ＳＰ３１を示すものである。
【００１０】このフレキシブルシート３０の表面には、
複数のリード３２…が配置され、リード３２の一端は、
半導体チップ３３の配置領域に近接され、他端は樹脂層
３４から外部に露出している。そして前記配置領域に設
けられた半導体チップ３３の電極とリード３２は、金属
細線３５を介して接続されている。また図面では、半導
体チップ３３の裏面をパッケージから露出させるため
に、フレキシブルシート３０に開口部３５が形成されて
いる。
複数のリード３２…が配置され、リード３２の一端は、
半導体チップ３３の配置領域に近接され、他端は樹脂層
３４から外部に露出している。そして前記配置領域に設
けられた半導体チップ３３の電極とリード３２は、金属
細線３５を介して接続されている。また図面では、半導
体チップ３３の裏面をパッケージから露出させるため
に、フレキシブルシート３０に開口部３５が形成されて
いる。
【００１１】続いて、前記リードフレーム５を用いたモ
ールド方法について、図２２を用いて簡単に説明する。
まず図２２Ａに示すように所望の形状に打ち抜かれたリ
ードフレーム５を用意し、アイランド６に半導体チップ
２０を固着する。そして半導体チップ２０上にあるボン
ディングパッドとリード４の一端を金属細線２１で電気
的に接続する。
ールド方法について、図２２を用いて簡単に説明する。
まず図２２Ａに示すように所望の形状に打ち抜かれたリ
ードフレーム５を用意し、アイランド６に半導体チップ
２０を固着する。そして半導体チップ２０上にあるボン
ディングパッドとリード４の一端を金属細線２１で電気
的に接続する。
【００１２】続いて図２２Ｂに示すように、金型２２に
前記リードフレーム５を装着する。そして前記リードフ
レーム５を下金型２２Ａと上金型２２Ｂで挟み、下金型
２２Ａと上金型２２Ｂで形成されたキャビティ内に絶縁
性樹脂を注入し、所望のパッケージが形成される。尚、
図２２Ａに示された点線は、絶縁性樹脂で形成されたモ
ールド部２３を示すものである。
前記リードフレーム５を装着する。そして前記リードフ
レーム５を下金型２２Ａと上金型２２Ｂで挟み、下金型
２２Ａと上金型２２Ｂで形成されたキャビティ内に絶縁
性樹脂を注入し、所望のパッケージが形成される。尚、
図２２Ａに示された点線は、絶縁性樹脂で形成されたモ
ールド部２３を示すものである。
【００１３】
【発明が解決しようとする課題】まずリードフレーム５
を用いたパッケージの問題点について説明する。このリ
ードフレーム５は、プレスやエッチングにより表から裏
へ抜かれて形成されている。そのため、リードやアイラ
ンドは、バラバラにならない様に対策を施している。つ
まり、リード４には、タイバー８が設けられ、またアイ
ランド６は、吊りリード７が設けられている。このタイ
バー８や吊りリード７は、本来、必要とされるものでは
なく、モールドの後に取り除かれる。
を用いたパッケージの問題点について説明する。このリ
ードフレーム５は、プレスやエッチングにより表から裏
へ抜かれて形成されている。そのため、リードやアイラ
ンドは、バラバラにならない様に対策を施している。つ
まり、リード４には、タイバー８が設けられ、またアイ
ランド６は、吊りリード７が設けられている。このタイ
バー８や吊りリード７は、本来、必要とされるものでは
なく、モールドの後に取り除かれる。
【００１４】またリードフレーム５は、エッチングやプ
レスにより表から裏に渡り抜かれるため、リードパター
ンの微細化に限界がある問題もあった。例えばプレスで
リードフレーム５を形成する場合、打ち抜かれるリード
の間は、リードフレームの厚みとほぼ同じ長さが限界値
であると言われている。またエッチングによって形成さ
れるリードフレームも、厚さの分だけ縦方向にエッチン
グされる分、横方向にもエッチングが進むので、リード
フレームの厚みがリードの間隔の限界であると言われて
いる。
レスにより表から裏に渡り抜かれるため、リードパター
ンの微細化に限界がある問題もあった。例えばプレスで
リードフレーム５を形成する場合、打ち抜かれるリード
の間は、リードフレームの厚みとほぼ同じ長さが限界値
であると言われている。またエッチングによって形成さ
れるリードフレームも、厚さの分だけ縦方向にエッチン
グされる分、横方向にもエッチングが進むので、リード
フレームの厚みがリードの間隔の限界であると言われて
いる。
【００１５】よってリードフレームのパターンを微細化
しようとすると、リードフレームの厚みを薄くする必要
がある。しかしリードフレーム５自体の厚みが薄くなれ
ば、その強度は低下し、リードフレーム５に反りが発生
したり、リード４が変形したり、位置ずれを起こしたり
する問題があった。特に、金属細線２１と接続されるリ
ード４の端部は、支持されていないため、変形、反り等
が発生する問題があった。
しようとすると、リードフレームの厚みを薄くする必要
がある。しかしリードフレーム５自体の厚みが薄くなれ
ば、その強度は低下し、リードフレーム５に反りが発生
したり、リード４が変形したり、位置ずれを起こしたり
する問題があった。特に、金属細線２１と接続されるリ
ード４の端部は、支持されていないため、変形、反り等
が発生する問題があった。
【００１６】しかも図２２Ａの矢印で示す部分は、リー
ド４がパッケージの側面から出るため、バリが発生する
問題もあった。
ド４がパッケージの側面から出るため、バリが発生する
問題もあった。
【００１７】以上のように、リードフレームは、微細加
工に限界があり、パッケージ全体のサイズをより小さく
することができず、しかもプロセスを考えると、リード
フレームの反りを防止する方法が必要となったり、バリ
を取り除く工程が必要であったり、吊りリード７やタイ
バー８を切除する必要があったりするため、プロセスが
複雑になってしまう問題があった。
工に限界があり、パッケージ全体のサイズをより小さく
することができず、しかもプロセスを考えると、リード
フレームの反りを防止する方法が必要となったり、バリ
を取り除く工程が必要であったり、吊りリード７やタイ
バー８を切除する必要があったりするため、プロセスが
複雑になってしまう問題があった。
【００１８】一方、フレキシブルシートを用いてリード
フレームを形成する場合、リードフレームは主にエッチ
ングにより形成されるため、比較的微細加工に適してい
る。
フレームを形成する場合、リードフレームは主にエッチ
ングにより形成されるため、比較的微細加工に適してい
る。
【００１９】例えば所望のパターンに表から裏に抜かれ
たリードフレームをフレキシブルシートに貼り合わせる
場合、リードがバラバラになるのを防止するため、タイ
バーや吊りリードが必要となる不都合があった。
たリードフレームをフレキシブルシートに貼り合わせる
場合、リードがバラバラになるのを防止するため、タイ
バーや吊りリードが必要となる不都合があった。
【００２０】またフレキシブルシートの上にＣｕ箔を貼
り合わせ、この後にエッチングによりパターン化する方
法では、フレキシブルシートに貼り合わされているた
め、エッチャントによりリードの接着強度が劣化し、剥
がれたり、リードが位置ずれを起こしたりする問題があ
った。またリードは、パッケージから外に出るため、や
はりリードとリードの間に樹脂バリが発生する問題があ
った。また支持基板となるフレキシブルシート３０は、
本来不要なものである。しかし製造方法上、リードを貼
り合わせるため、支持基板として採用しており、このフ
レキシブルシート３０無くすことができなかった。その
ため、このフレキシブルシート３０を採用することによ
って、コストが上昇し、更にはフレキシブルシートの厚
みにより回路装置として厚くなり、小型化、薄型化、軽
量化に限界があった。
り合わせ、この後にエッチングによりパターン化する方
法では、フレキシブルシートに貼り合わされているた
め、エッチャントによりリードの接着強度が劣化し、剥
がれたり、リードが位置ずれを起こしたりする問題があ
った。またリードは、パッケージから外に出るため、や
はりリードとリードの間に樹脂バリが発生する問題があ
った。また支持基板となるフレキシブルシート３０は、
本来不要なものである。しかし製造方法上、リードを貼
り合わせるため、支持基板として採用しており、このフ
レキシブルシート３０無くすことができなかった。その
ため、このフレキシブルシート３０を採用することによ
って、コストが上昇し、更にはフレキシブルシートの厚
みにより回路装置として厚くなり、小型化、薄型化、軽
量化に限界があった。
【００２１】また場合によっては、フレキシブルシート
の両面に電極を形成し、これを接続するスルーホールが
必要となる場合もあった。この場合、この形成工程が付
加されることにより、製造工程も長くなる問題もあっ
た。
の両面に電極を形成し、これを接続するスルーホールが
必要となる場合もあった。この場合、この形成工程が付
加されることにより、製造工程も長くなる問題もあっ
た。
【００２２】
【課題を解決するための手段】本発明は、前述した多く
の課題に鑑みて成され、第１に、平坦面から成る第１の
表面と、前記第１の表面に対向して設けられ、平坦面か
ら成る第２の表面とを有する板状体であり、前記第２の
表面には、一端が半導体素子搭載領域に近接して設けら
れる複数のリードと実質同一パターンの導電被膜が形成
されていることで解決するものである。
の課題に鑑みて成され、第１に、平坦面から成る第１の
表面と、前記第１の表面に対向して設けられ、平坦面か
ら成る第２の表面とを有する板状体であり、前記第２の
表面には、一端が半導体素子搭載領域に近接して設けら
れる複数のリードと実質同一パターンの導電被膜が形成
されていることで解決するものである。
【００２３】また第２に、平坦面から成る第１の表面
と、前記第１の表面に対向して設けられ、平坦面から成
る第２の表面とを有する板状体であり、前記第２の表面
には、一端が半導体素子搭載領域に近接して設けられる
複数のリードと実質同一パターンの導電被膜が形成さ
れ、前記半導体素子搭載領域には、前記半導体素子を搭
載するアイランドと実質同一パターンの前記導電被膜が
形成されていることで解決するものである。
と、前記第１の表面に対向して設けられ、平坦面から成
る第２の表面とを有する板状体であり、前記第２の表面
には、一端が半導体素子搭載領域に近接して設けられる
複数のリードと実質同一パターンの導電被膜が形成さ
れ、前記半導体素子搭載領域には、前記半導体素子を搭
載するアイランドと実質同一パターンの前記導電被膜が
形成されていることで解決するものである。
【００２４】第３に、導電被膜は、少なくともリードの
電気的接続部分に形成されることで解決するものであ
る。
電気的接続部分に形成されることで解決するものであ
る。
【００２５】導電被膜を介してリードやアイランドをハ
ーフエッチングすることができる。更には板状体を表か
ら裏まで、プレスやエッチングで抜かず、途中で止める
ことにより、リードとリードの間隔を狭める事ができ、
より微細なパターンが形成できる。またリード、または
リードやアイランドは板状体と一体で構成されるため、
変形や反り等が無くなり、リードのタイバー、吊りリー
ドを不要とする事ができる。更には、絶縁性樹脂を封止
して完全に固定した後、板状体の裏面を研磨やエッチン
グする事でリードやアイランドの分離が可能となり、位
置ずれも無く所定の位置にリードやアイランドを配置す
ることができる。しかもリードを長くて引き回しても何
ら問題なく配置することができる。また導電被膜の代わ
りにホトレジストを被着し、ハーフエッチングする場合
は、少なくともボンディングパッドに対応する部分に導
電被膜を形成しておく必要がある。これは、金属細線の
接続がこの導電被膜で可能となるからである。
ーフエッチングすることができる。更には板状体を表か
ら裏まで、プレスやエッチングで抜かず、途中で止める
ことにより、リードとリードの間隔を狭める事ができ、
より微細なパターンが形成できる。またリード、または
リードやアイランドは板状体と一体で構成されるため、
変形や反り等が無くなり、リードのタイバー、吊りリー
ドを不要とする事ができる。更には、絶縁性樹脂を封止
して完全に固定した後、板状体の裏面を研磨やエッチン
グする事でリードやアイランドの分離が可能となり、位
置ずれも無く所定の位置にリードやアイランドを配置す
ることができる。しかもリードを長くて引き回しても何
ら問題なく配置することができる。また導電被膜の代わ
りにホトレジストを被着し、ハーフエッチングする場合
は、少なくともボンディングパッドに対応する部分に導
電被膜を形成しておく必要がある。これは、金属細線の
接続がこの導電被膜で可能となるからである。
【００２６】第４に、前記リードの他端は、絶縁性樹脂
の封止領域内に配置されることで解決するものである。
の封止領域内に配置されることで解決するものである。
【００２７】樹脂封止領域内に、リード全域が配置され
ることで、リードとリードの間から発生するバリを防止
することができる。
ることで、リードとリードの間から発生するバリを防止
することができる。
【００２８】第５に、前記板状体の相対向する側辺に
は、ガイドピンと実質同一パターン前記導電被膜が、ま
たは前記ガイドピンが挿入されるガイド孔が形成されて
いることで解決するものである。
は、ガイドピンと実質同一パターン前記導電被膜が、ま
たは前記ガイドピンが挿入されるガイド孔が形成されて
いることで解決するものである。
【００２９】ガイドピンと同一パターンが形成されてい
ることにより、絶縁性樹脂で封止する際に、ガイドピン
として開口させることができる。また前もってガイドピ
ンを開口させておくことにより、封止用の金型のガイド
ピンにセットすることができる。
ることにより、絶縁性樹脂で封止する際に、ガイドピン
として開口させることができる。また前もってガイドピ
ンを開口させておくことにより、封止用の金型のガイド
ピンにセットすることができる。
【００３０】第６に、前記板状体は、導電箔で成り、前
記導電被膜は、前記導電箔の材料とは異なる材料より成
ることで解決するものである。
記導電被膜は、前記導電箔の材料とは異なる材料より成
ることで解決するものである。
【００３１】例えば、板状体をＣｕを主材料で構成し、
導電被膜をＮｉ、ＡｇまたはＡｕ等で構成すると、導電
被膜をエッチングマスクとして活用することができ、更
には、ハーフエッチングした際、その側面を湾曲構造に
したり、リードやアイランドの表面に導電被膜によるひ
さしを形成することができ、アンカー効果を持たせた構
造とすることができる。
導電被膜をＮｉ、ＡｇまたはＡｕ等で構成すると、導電
被膜をエッチングマスクとして活用することができ、更
には、ハーフエッチングした際、その側面を湾曲構造に
したり、リードやアイランドの表面に導電被膜によるひ
さしを形成することができ、アンカー効果を持たせた構
造とすることができる。
【００３２】第７に、半導体素子と電気的に接続される
複数のリードがハーフエッチングされた状態で板状体に
形成されたリードフレームとすることで解決するもので
ある。
複数のリードがハーフエッチングされた状態で板状体に
形成されたリードフレームとすることで解決するもので
ある。
【００３３】板状体を表から裏まで、プレスやエッチン
グで抜かず、途中で止めることにより、リードとリード
の間隔を狭める事ができ、より微細なパターンが形成で
きる。
グで抜かず、途中で止めることにより、リードとリード
の間隔を狭める事ができ、より微細なパターンが形成で
きる。
【００３４】第８に、平坦面から成る第１の表面と、所
望の高さに形成された凸部を有し、前記第１の表面に対
向して成る第２の表面とを有する板状体から成り、前記
凸部は、先端が半導体素子搭載領域に近接して設けられ
た複数のリードを構成して成ることで解決するものであ
る。
望の高さに形成された凸部を有し、前記第１の表面に対
向して成る第２の表面とを有する板状体から成り、前記
凸部は、先端が半導体素子搭載領域に近接して設けられ
た複数のリードを構成して成ることで解決するものであ
る。
【００３５】第９に、前記板状体には、前記凸部から成
る複数のリードを一単位としたユニットがマトリックス
状に配置されることで解決するものである。
る複数のリードを一単位としたユニットがマトリックス
状に配置されることで解決するものである。
【００３６】板状体を表から裏まで、プレスやエッチン
グで抜かず、途中で止めることにより、リードとリード
の間隔を狭める事ができ、より微細なパターンが形成で
きる。またリードは板状体と一体で構成されるため、変
形や反り等が無くなり、リードのタイバーを不要とする
事ができる。更には、絶縁性樹脂を封止して完全に固定
した後、板状体の裏面を研磨やエッチングする事でリー
ドの分離が可能となり、位置ずれも無く所定の位置にリ
ードを配置することができる。しかもリードを長くて引
き回しても何ら問題なく配置することができる。
グで抜かず、途中で止めることにより、リードとリード
の間隔を狭める事ができ、より微細なパターンが形成で
きる。またリードは板状体と一体で構成されるため、変
形や反り等が無くなり、リードのタイバーを不要とする
事ができる。更には、絶縁性樹脂を封止して完全に固定
した後、板状体の裏面を研磨やエッチングする事でリー
ドの分離が可能となり、位置ずれも無く所定の位置にリ
ードを配置することができる。しかもリードを長くて引
き回しても何ら問題なく配置することができる。
【００３７】第１０に、前記凸部は、前記半導体素子搭
載領域に対応する領域に、前記リードの高さと実質同じ
高さまたは前記リードの高さよりも低いアイランドを構
成することで解決するものである。
載領域に対応する領域に、前記リードの高さと実質同じ
高さまたは前記リードの高さよりも低いアイランドを構
成することで解決するものである。
【００３８】アイランド自身も、吊りリードを採用する
ことなく構成することができる。更には、アイランドの
高さをリードの高さよりも低くすることにより、半導体
チップの高さを下げることができ、パッケージ全体の厚
みを薄くすることができる。
ことなく構成することができる。更には、アイランドの
高さをリードの高さよりも低くすることにより、半導体
チップの高さを下げることができ、パッケージ全体の厚
みを薄くすることができる。
【００３９】第１１に、前記板状体には、前記凸部から
成る複数のリードと前記アイランドを一単位としたユニ
ットがマトリックス状に配置されることで解決するもの
である。
成る複数のリードと前記アイランドを一単位としたユニ
ットがマトリックス状に配置されることで解決するもの
である。
【００４０】第１２に、前記アイランドは、前記リード
の先端に囲まれるように形成されることで解決するもの
である。
の先端に囲まれるように形成されることで解決するもの
である。
【００４１】第１３に、前記半導体素子搭載領域は、前
記ユニット内に複数設けられることで解決するものであ
る。
記ユニット内に複数設けられることで解決するものであ
る。
【００４２】半導体素子搭載領域を複数設けることによ
り、薄型のマルチチップのパッケージが可能となる。
り、薄型のマルチチップのパッケージが可能となる。
【００４３】第１４に、前記板状体は、Ｃｕ、Ａｌ、Ｆ
ｅ−Ｎｉ合金、Ｃｕ−Ａｌの積層体またはＡｌ−Ｃｕ−
Ａｌの積層体から成ることで解決するものである。
ｅ−Ｎｉ合金、Ｃｕ−Ａｌの積層体またはＡｌ−Ｃｕ−
Ａｌの積層体から成ることで解決するものである。
【００４４】第１５に、前記リードの上面には、前記凸
部を構成する材料とは異なる材料の導電被膜が形成され
ることで解決するものである。
部を構成する材料とは異なる材料の導電被膜が形成され
ることで解決するものである。
【００４５】第１６に、前記凸部の側面は、アンカー構
造を有することで解決するものである。
造を有することで解決するものである。
【００４６】第１７に、前記導電被膜は、前記リードの
上面でひさしを構成することで解決するものである。
上面でひさしを構成することで解決するものである。
【００４７】第１８に、前記導電被膜は、Ｎｉ、Ａｕ、
ＡｇまたはＰｄから成ることで解決するものである。
ＡｇまたはＰｄから成ることで解決するものである。
【００４８】例えば、板状体をＣｕを主材料で構成し、
導電被膜をＮｉ、Ａｇ、ＡｕまたはＰｄ等で構成する
と、導電被膜をエッチングマスクとして活用することが
でき、更には、ハーフエッチングした際、その側面を湾
曲構造にしたり、リードやアイランドの表面に導電被膜
によるひさしを形成することができ、アンカー効果を持
たせた構造とすることができる。
導電被膜をＮｉ、Ａｇ、ＡｕまたはＰｄ等で構成する
と、導電被膜をエッチングマスクとして活用することが
でき、更には、ハーフエッチングした際、その側面を湾
曲構造にしたり、リードやアイランドの表面に導電被膜
によるひさしを形成することができ、アンカー効果を持
たせた構造とすることができる。
【００４９】第１９に、前記リードの少なくとも一部
は、前記半導体素子搭載領域に配置されることで解決す
るものである。
は、前記半導体素子搭載領域に配置されることで解決す
るものである。
【００５０】リードの一部を半導体素子搭載領域に配置
することにより、フェイスダウン型の半導体チップを実
装することができる。またＢＧＡ型の半導体装置を製造
することができる。
することにより、フェイスダウン型の半導体チップを実
装することができる。またＢＧＡ型の半導体装置を製造
することができる。
【００５１】第２０に、前記板状体の相対向する側辺に
は、ガイドピンと実質同一パターンの前記導電被膜が形
成されていることで解決するものである。
は、ガイドピンと実質同一パターンの前記導電被膜が形
成されていることで解決するものである。
【００５２】第２１に、前記板状体の相対向する側辺に
は、ガイドピンが挿入されるガイド孔が形成されている
ことで解決するものである。
は、ガイドピンが挿入されるガイド孔が形成されている
ことで解決するものである。
【００５３】第２２に、樹脂封止領域に対応する全面に
渡り平坦な裏面と、前記裏面から所定の厚みでシート状
に形成され、上金型との当接領域で囲まれる領域に、複
数のリードとなる凸部が形成されている表面を有するリ
ードフレームであり、少なくとも前記上金型との当接領
域に対応する領域は、前記表面および前記上金型で密閉
空間を構成する事で解決するものである。
渡り平坦な裏面と、前記裏面から所定の厚みでシート状
に形成され、上金型との当接領域で囲まれる領域に、複
数のリードとなる凸部が形成されている表面を有するリ
ードフレームであり、少なくとも前記上金型との当接領
域に対応する領域は、前記表面および前記上金型で密閉
空間を構成する事で解決するものである。
【００５４】第２３に、樹脂封止領域に対応する全面に
渡り平坦な裏面と、前記裏面から所定の厚みでシート状
に形成され、上金型との当接領域で囲まれる領域に、複
数のリードとなる凸部が形成されている表面を有するリ
ードフレームを用意し、前記リードフレームに半導体素
子を搭載するとともに、前記リードと前記半導体素子を
電気的に接続し、前記リードフレームを金型に搭載し、
前記リードフレームと前記上金型で構成される空間に樹
脂を充填し、前記充填された樹脂の裏面に露出するリー
ドフレームを部分的に取り除いて前記リードをそれぞれ
分離する工程とを有することで解決するものである。
渡り平坦な裏面と、前記裏面から所定の厚みでシート状
に形成され、上金型との当接領域で囲まれる領域に、複
数のリードとなる凸部が形成されている表面を有するリ
ードフレームを用意し、前記リードフレームに半導体素
子を搭載するとともに、前記リードと前記半導体素子を
電気的に接続し、前記リードフレームを金型に搭載し、
前記リードフレームと前記上金型で構成される空間に樹
脂を充填し、前記充填された樹脂の裏面に露出するリー
ドフレームを部分的に取り除いて前記リードをそれぞれ
分離する工程とを有することで解決するものである。
【００５５】板状体を表から裏まで、プレスやエッチン
グで抜かず、途中で止めることにより、リードとリード
の間隔を狭める事ができ、より微細なパターンが形成で
きる。またリードは板状体と一体で構成されるため、変
形や反り等が無くなり、リードのタイバーを不要とする
事ができる。更には、絶縁性樹脂を封止して完全に固定
した後、板状体の裏面を研磨やエッチングする事でリー
ドの分離が可能となり、位置ずれも無く所定の位置にリ
ードを配置することができる。
グで抜かず、途中で止めることにより、リードとリード
の間隔を狭める事ができ、より微細なパターンが形成で
きる。またリードは板状体と一体で構成されるため、変
形や反り等が無くなり、リードのタイバーを不要とする
事ができる。更には、絶縁性樹脂を封止して完全に固定
した後、板状体の裏面を研磨やエッチングする事でリー
ドの分離が可能となり、位置ずれも無く所定の位置にリ
ードを配置することができる。
【００５６】第２４に、前記樹脂封止領域に対応する前
記リードフレームの裏面の全域は、下金型に当接される
ことで解決するものである。
記リードフレームの裏面の全域は、下金型に当接される
ことで解決するものである。
【００５７】第２５に、前記下金型の当接領域は、真空
吸引手段が分散されて配置されることで解決するもので
ある。
吸引手段が分散されて配置されることで解決するもので
ある。
【００５８】ハーフエッチングされたリードと一体のリ
ードフレームを下金型に当接させることにより、シート
状のリードフレームを安定して配置できるため、金属細
線のボンディングエネルギーをリードに供給することが
でき、接続強度の高い接続が可能となる。
ードフレームを下金型に当接させることにより、シート
状のリードフレームを安定して配置できるため、金属細
線のボンディングエネルギーをリードに供給することが
でき、接続強度の高い接続が可能となる。
【００５９】第２６に、平坦面から成る第１の表面と、
先端が半導体素子搭載領域を囲むように配列された複数
のリードを構成して成り、少なくとも表面が導電性を有
する凸部を備えた第２の表面とを備えた板状体から成る
リードフレームを用意する工程と、前記リードフレーム
の半導体素子搭載領域に、所望の半導体素子を装着し、
前記半導体素子と前記リードを電気的に接続する工程
と、前記半導体素子を封止すると共に前記リードフレー
ムの表面を被覆するように絶縁性樹脂でモールドする工
程と、前記絶縁性樹脂の裏面から露出するリードフレー
ムの一部を除去し、前記リードを分離する工程とを有す
ることで解決するものである。
先端が半導体素子搭載領域を囲むように配列された複数
のリードを構成して成り、少なくとも表面が導電性を有
する凸部を備えた第２の表面とを備えた板状体から成る
リードフレームを用意する工程と、前記リードフレーム
の半導体素子搭載領域に、所望の半導体素子を装着し、
前記半導体素子と前記リードを電気的に接続する工程
と、前記半導体素子を封止すると共に前記リードフレー
ムの表面を被覆するように絶縁性樹脂でモールドする工
程と、前記絶縁性樹脂の裏面から露出するリードフレー
ムの一部を除去し、前記リードを分離する工程とを有す
ることで解決するものである。
【００６０】第２７に、平坦面から成る第１の表面と、
先端が半導体素子搭載領域の下層に配列された複数のリ
ードを構成して成り、少なくとも表面が導電性を有する
凸部を備えた第２の表面とを備えた板状体から成るリー
ドフレームを用意する工程と、前記リードフレームの前
記先端と前記半導体素子の表面に形成された導電手段が
電気的に接続されるように、前記半導体素子を装着する
工程と、前記半導体素子を封止すると共に前記リードフ
レームの表面を被覆するように絶縁性樹脂でモールドす
る工程と、前記絶縁性樹脂の裏面から露出するリードフ
レームの一部を除去し、前記リードを分離する工程とを
有することで解決するものである。
先端が半導体素子搭載領域の下層に配列された複数のリ
ードを構成して成り、少なくとも表面が導電性を有する
凸部を備えた第２の表面とを備えた板状体から成るリー
ドフレームを用意する工程と、前記リードフレームの前
記先端と前記半導体素子の表面に形成された導電手段が
電気的に接続されるように、前記半導体素子を装着する
工程と、前記半導体素子を封止すると共に前記リードフ
レームの表面を被覆するように絶縁性樹脂でモールドす
る工程と、前記絶縁性樹脂の裏面から露出するリードフ
レームの一部を除去し、前記リードを分離する工程とを
有することで解決するものである。
【００６１】第２８に、前記リードフレームは、前記複
数のリードを一単位としたユニットがマトリックス状に
形成され、前記ユニット毎に個別分離されることで解決
するものである。これらの製造方法により、リード、ま
たはリードとアイランドの導電路、半導体素子およびこ
れらを封止する絶縁性樹脂で構成されるために、半導体
装置の薄型・軽量化が実現でき、しかも導電路が埋め込
まれているために、導電路が絶縁性樹脂から剥離する事
もない半導体装置を実現できる。また導電箔の表面に導
電被膜を形成することにより、表面にひさしを有するリ
ード、アイランドを形成することができ、アンカー効果
を持って絶縁性樹脂に埋め込むことができる。
数のリードを一単位としたユニットがマトリックス状に
形成され、前記ユニット毎に個別分離されることで解決
するものである。これらの製造方法により、リード、ま
たはリードとアイランドの導電路、半導体素子およびこ
れらを封止する絶縁性樹脂で構成されるために、半導体
装置の薄型・軽量化が実現でき、しかも導電路が埋め込
まれているために、導電路が絶縁性樹脂から剥離する事
もない半導体装置を実現できる。また導電箔の表面に導
電被膜を形成することにより、表面にひさしを有するリ
ード、アイランドを形成することができ、アンカー効果
を持って絶縁性樹脂に埋め込むことができる。
【００６２】
【発明の実施の形態】板状体およびリードフレームを説
明する第１の実施の形態 図１は、板状体５０を示し、半導体素子を封止する際に
採用される従来型のリードフレームよりもその効果が優
れ、より薄型のパッケージが実現できるものである。
明する第１の実施の形態 図１は、板状体５０を示し、半導体素子を封止する際に
採用される従来型のリードフレームよりもその効果が優
れ、より薄型のパッケージが実現できるものである。
【００６３】図１Ａに示す板状体５０は、従来のリード
フレーム、例えばＳＩＰ、ＤＩＰ、ＱＩＰ等のパターン
に於いて、アイランドを除いたリードのパターンがシー
ト状の導電箔上に導電被膜５１で形成されたものであ
る。
フレーム、例えばＳＩＰ、ＤＩＰ、ＱＩＰ等のパターン
に於いて、アイランドを除いたリードのパターンがシー
ト状の導電箔上に導電被膜５１で形成されたものであ
る。
【００６４】つまり板状体５０は、平坦面から成る第１
の表面５２と、前記第１の表面５２に対向して設けら
れ、平坦面から成る第２の表面５３とを有し、前記第２
の表面５３には、一端５４が半導体素子搭載領域５５に
近接して設けられる複数のリード５６と実質同一パター
ンの導電被膜５１が形成されているものである。
の表面５２と、前記第１の表面５２に対向して設けら
れ、平坦面から成る第２の表面５３とを有し、前記第２
の表面５３には、一端５４が半導体素子搭載領域５５に
近接して設けられる複数のリード５６と実質同一パター
ンの導電被膜５１が形成されているものである。
【００６５】この板状体５０は、前記導電被膜５１の代
わりに、ホトレジスト等の耐エッチングマスクが形成さ
れても良い。例えば図１Ｂに示すように、リード５６に
対応する部分にホトレジストＰＲが形成されても良い。
この場合、リードの一端は、ボンディングや半田接続を
するため、少なくともこの部分には導電被膜５１を形成
する必要がある。
わりに、ホトレジスト等の耐エッチングマスクが形成さ
れても良い。例えば図１Ｂに示すように、リード５６に
対応する部分にホトレジストＰＲが形成されても良い。
この場合、リードの一端は、ボンディングや半田接続を
するため、少なくともこの部分には導電被膜５１を形成
する必要がある。
【００６６】本発明の特徴は、前記板状体にある。後の
説明から判るように、板状体５０の導電被膜５１または
ホトレジストを介してハーフエッチングし、これに半導
体素子５７を搭載し、絶縁性樹脂５８で封止する。そし
て、リード５６が分離されるまで、絶縁性樹脂５８の裏
面に露出している板状体５０をエッチング、研磨または
研削等で加工する。この製造方法を採用することによ
り、半導体素子５７、複数のリード５６と、この導電路
リード５６を埋め込む絶縁性樹脂５８の３つの材料で構
成することができる。そしてこの板状体５０は、最終的
にリードフレームとして機能させることができる。
説明から判るように、板状体５０の導電被膜５１または
ホトレジストを介してハーフエッチングし、これに半導
体素子５７を搭載し、絶縁性樹脂５８で封止する。そし
て、リード５６が分離されるまで、絶縁性樹脂５８の裏
面に露出している板状体５０をエッチング、研磨または
研削等で加工する。この製造方法を採用することによ
り、半導体素子５７、複数のリード５６と、この導電路
リード５６を埋め込む絶縁性樹脂５８の３つの材料で構
成することができる。そしてこの板状体５０は、最終的
にリードフレームとして機能させることができる。
【００６７】本構造の最大の特徴は、板状体５０がハー
フエッチングできる状態に成っていることである。
フエッチングできる状態に成っていることである。
【００６８】一般に、エッチングは、縦方向にエッチン
グが進むにつれて、横方向にもエッチングが進む。例え
ば等方性エッチングの場合、この現象が顕著に現れ、縦
方向のエッチング深さと横方向にエッチングされる長さ
は実質同一になる。また、異方性に於いて、横方向にエ
ッチングされる長さは、等方性よりも非常に少ないが、
前記横方向にエッチングされる。
グが進むにつれて、横方向にもエッチングが進む。例え
ば等方性エッチングの場合、この現象が顕著に現れ、縦
方向のエッチング深さと横方向にエッチングされる長さ
は実質同一になる。また、異方性に於いて、横方向にエ
ッチングされる長さは、等方性よりも非常に少ないが、
前記横方向にエッチングされる。
【００６９】つまり、リードフレームを表から裏まで貫
通するようにパターンを抜くと、リード５６とリード５
６の間は、横方向にエッチングされ、リードとリードの
間隔は、ある限界の値よりも小さくすることができず、
微細パターンの形成が難しい。
通するようにパターンを抜くと、リード５６とリード５
６の間は、横方向にエッチングされ、リードとリードの
間隔は、ある限界の値よりも小さくすることができず、
微細パターンの形成が難しい。
【００７０】しかし板状体５０にリード５６のパターン
として導電被膜５１を形成し、その後ハーフエッチング
すれば、縦方向のエッチング深さを浅くすることによ
り、横方向のエッチング量を抑制することができ、より
微細パターのリードを実現することができる特徴を有す
る。
として導電被膜５１を形成し、その後ハーフエッチング
すれば、縦方向のエッチング深さを浅くすることによ
り、横方向のエッチング量を抑制することができ、より
微細パターのリードを実現することができる特徴を有す
る。
【００７１】例えば、２オンス（７０μｍ）の厚みの板
状体５０に、パターニングされた導電被膜としてＮｉ、
ＡｇまたはＡｕ等の導電被膜５１を形成し、これを完全
に貫通するまで等方エッチングすると、リードの間隔
は、一番狭くしたもので、実質７０μｍとなってしま
う。しかし導電被膜５１を耐エッチングマスクとして活
用し、３５μｍの深さまで板状体５０をエッチングすれ
ば、リードとリードの間隔は、実質３５μｍまで狭く加
工することができる。つまり２倍の実装効率を実現で
き、より微細パターンを実現する事ができる。この微細
パターンは、板状体に対してハーフエッチングの深さが
浅くなればなる程、より微細パターンが可能となる。
状体５０に、パターニングされた導電被膜としてＮｉ、
ＡｇまたはＡｕ等の導電被膜５１を形成し、これを完全
に貫通するまで等方エッチングすると、リードの間隔
は、一番狭くしたもので、実質７０μｍとなってしま
う。しかし導電被膜５１を耐エッチングマスクとして活
用し、３５μｍの深さまで板状体５０をエッチングすれ
ば、リードとリードの間隔は、実質３５μｍまで狭く加
工することができる。つまり２倍の実装効率を実現で
き、より微細パターンを実現する事ができる。この微細
パターンは、板状体に対してハーフエッチングの深さが
浅くなればなる程、より微細パターンが可能となる。
【００７２】尚、板状体５０は、Ｃｕ−Ａｌの積層体Ｃ
ｕ−Ａｌ−Ｃｕの積層体でも良い。
ｕ−Ａｌ−Ｃｕの積層体でも良い。
【００７３】また本発明の板状体５０に於いて、エッチ
ング設備、量産性、製造コストを考えるとウェットエッ
チングが好ましい。しかしウェットエッチングは、非異
方性であり、横方向のエッチングが比較的多い。従って
導電被膜５１を使ったハーフエッチングは、リード５６
の微細パターンの形成に優れる。
ング設備、量産性、製造コストを考えるとウェットエッ
チングが好ましい。しかしウェットエッチングは、非異
方性であり、横方向のエッチングが比較的多い。従って
導電被膜５１を使ったハーフエッチングは、リード５６
の微細パターンの形成に優れる。
【００７４】またリード５６は、導電被膜５１を介して
ハーフエッチングされることにより現れ、シート状の板
状体５０と一体で構成されるため、タイバーの形成は不
要である。よって絶縁性樹脂５８で封止した後、タイバ
ーを取り除く工程を無くすこともできる。
ハーフエッチングされることにより現れ、シート状の板
状体５０と一体で構成されるため、タイバーの形成は不
要である。よって絶縁性樹脂５８で封止した後、タイバ
ーを取り除く工程を無くすこともできる。
【００７５】更には、図２２の従来構造のリードフレー
ムに於いて、タイバーに支持されたリードであっても、
リードは、完全に抜かれてパターニングされているた
め、リードがずれたり、反ったりする。しかし板状体で
は、リード５６は板状体５０と一体で成るため、板状体
５０が固定されている限り、リードがずれたり、反った
りすることは無くなる。従って、リード５６の一端５４
へのボンディングも安定してできる特徴を有する。
ムに於いて、タイバーに支持されたリードであっても、
リードは、完全に抜かれてパターニングされているた
め、リードがずれたり、反ったりする。しかし板状体で
は、リード５６は板状体５０と一体で成るため、板状体
５０が固定されている限り、リードがずれたり、反った
りすることは無くなる。従って、リード５６の一端５４
へのボンディングも安定してできる特徴を有する。
【００７６】また板状体５０にガイド孔６１を設ける
と、金型に板状体５０を搭載する際に便利である。
と、金型に板状体５０を搭載する際に便利である。
【００７７】このガイド孔は、ガイドピンと実質同一形
状で、対応する位置に、導電被膜で円形にパターニング
しておき、モールドの前に、このパターンに沿ってドリ
ル、パンチングまたはエッチング等で開口しても良い。
また前もって開口されたものを用意しても良い。このガ
イド孔に金型のガイドピンを挿入することで、精度の高
いモールドが可能となる。
状で、対応する位置に、導電被膜で円形にパターニング
しておき、モールドの前に、このパターンに沿ってドリ
ル、パンチングまたはエッチング等で開口しても良い。
また前もって開口されたものを用意しても良い。このガ
イド孔に金型のガイドピンを挿入することで、精度の高
いモールドが可能となる。
【００７８】前述したように、リード５６は、導電被膜
５１を介してハーフエッチングされることにより現れ、
これをリードフレームとして採用しても良い。
５１を介してハーフエッチングされることにより現れ、
これをリードフレームとして採用しても良い。
【００７９】半導体装置メーカーは、一般的に前工程と
後工程に分かれて工場があり、通常の後工程では、エッ
チング設備が設置されていない。従ってリードフレーム
メーカーから前記板状体をハーフエッチングした状態で
半導体メーカーに供給すれば、半導体メーカーは、エッ
チング設備を導入することなく、後工程の設備でモール
ドまでが可能となる。
後工程に分かれて工場があり、通常の後工程では、エッ
チング設備が設置されていない。従ってリードフレーム
メーカーから前記板状体をハーフエッチングした状態で
半導体メーカーに供給すれば、半導体メーカーは、エッ
チング設備を導入することなく、後工程の設備でモール
ドまでが可能となる。
【００８０】尚、ボンディングパッドのサイズに対して
リードのサイズは、実質同一でも良いし、リードの方が
大きくても良い。 板状体またはリードフレームを採用した半導体装置の製
造方法を説明する第２の実施の形態 前述した板状体５０またはリードフレームを採用し、半
導体装置６０が製造されるまでを図１〜図３を採用して
説明する。
リードのサイズは、実質同一でも良いし、リードの方が
大きくても良い。 板状体またはリードフレームを採用した半導体装置の製
造方法を説明する第２の実施の形態 前述した板状体５０またはリードフレームを採用し、半
導体装置６０が製造されるまでを図１〜図３を採用して
説明する。
【００８１】まず図１の様に板状体５０を用意する。こ
の板状体５０は、第１の表面５２、第２の表面５３は、
平坦であり、更に第２の表面にリードパターンが形取ら
れた耐エッチングマスクが形成されている。尚、図１Ａ
は、リード５６と実質同一パターンの導電被膜５１が形
成されたものであり、図１Ｂは、導電被膜５１の代わり
に、ホトレジストＰＲが形成されたものである。またホ
トレジストＰＲを採用する場合、少なくともボンディン
グパッドに対応する部分には導電被膜を形成する必要が
ある。（以上図１を参照） 続いて、前記導電被膜５１またはホトレジストＰＲを介
して板状体５０をハーフエッチングする。エッチング深
さは、板状体５０の厚みよりも浅ければよい。尚、エッ
チングの深さが浅ければ浅いほど、微細パターンの形成
が可能である。
の板状体５０は、第１の表面５２、第２の表面５３は、
平坦であり、更に第２の表面にリードパターンが形取ら
れた耐エッチングマスクが形成されている。尚、図１Ａ
は、リード５６と実質同一パターンの導電被膜５１が形
成されたものであり、図１Ｂは、導電被膜５１の代わり
に、ホトレジストＰＲが形成されたものである。またホ
トレジストＰＲを採用する場合、少なくともボンディン
グパッドに対応する部分には導電被膜を形成する必要が
ある。（以上図１を参照） 続いて、前記導電被膜５１またはホトレジストＰＲを介
して板状体５０をハーフエッチングする。エッチング深
さは、板状体５０の厚みよりも浅ければよい。尚、エッ
チングの深さが浅ければ浅いほど、微細パターンの形成
が可能である。
【００８２】そしてハーフエッチングすることにより、
図２のようにリード５６…が板状体５０の第２の表面５
３に現れる。尚、図１Ａをハーフエッチングしたものが
図２Ａであり、図１Ｂをハーフエッチングしたものが図
２Ｂである。
図２のようにリード５６…が板状体５０の第２の表面５
３に現れる。尚、図１Ａをハーフエッチングしたものが
図２Ａであり、図１Ｂをハーフエッチングしたものが図
２Ｂである。
【００８３】例えば、半導体メーカーに於いて、後工程
にエッチング設備が有れば、リードフレームメーカーか
ら図１の板状体５０を購入し、また後工程にエッチング
設備が無ければ、ハーフエッチングされてリードが凸部
を構成するリードフレームを購入することで、何の設備
を導入することなく、容易に以下の工程へと移行するこ
とができる。
にエッチング設備が有れば、リードフレームメーカーか
ら図１の板状体５０を購入し、また後工程にエッチング
設備が無ければ、ハーフエッチングされてリードが凸部
を構成するリードフレームを購入することで、何の設備
を導入することなく、容易に以下の工程へと移行するこ
とができる。
【００８４】続いて半導体素子搭載領域５５に半導体素
子５７を固着し、半導体素子５７のボンディング電極と
リード５６の一端５４を電気的に接続する。図面では、
半導体素子５７がフェィスアップで実装されるため、接
続手段として金属細線６２が採用される。
子５７を固着し、半導体素子５７のボンディング電極と
リード５６の一端５４を電気的に接続する。図面では、
半導体素子５７がフェィスアップで実装されるため、接
続手段として金属細線６２が採用される。
【００８５】このボンデイングに於いて、リードは板状
体と一体であり、しかも板状体の裏面は、ボンディング
マシーンのテーブルに面で当接される。従って板状体５
０がボンディングテーブルに完全に固定されれば、テー
ブルからの熱伝導も良好で、リードの位置ずれもなく、
ボンディングエネルギーを効率よく金属細線とリードに
伝えることができ、金属細線の接着強度を向上させるこ
とができる。ボンディングテーブルの固定は、例えばテ
ーブル全面に複数の真空吸引孔を設けることで可能とな
る。
体と一体であり、しかも板状体の裏面は、ボンディング
マシーンのテーブルに面で当接される。従って板状体５
０がボンディングテーブルに完全に固定されれば、テー
ブルからの熱伝導も良好で、リードの位置ずれもなく、
ボンディングエネルギーを効率よく金属細線とリードに
伝えることができ、金属細線の接着強度を向上させるこ
とができる。ボンディングテーブルの固定は、例えばテ
ーブル全面に複数の真空吸引孔を設けることで可能とな
る。
【００８６】またフェィスダウン型の半導体素子を採用
する場合、半導体素子５７上の電極は、半田ボール、Ａ
ｕや半田等のバンプが形成され、この真下にリード５６
の一端５４が来るように配置され、両者が固着される。
する場合、半導体素子５７上の電極は、半田ボール、Ａ
ｕや半田等のバンプが形成され、この真下にリード５６
の一端５４が来るように配置され、両者が固着される。
【００８７】そして前記リード群５６…、半導体素子５
７および接続手段を覆うように絶縁性樹脂５８が封止さ
れる。
７および接続手段を覆うように絶縁性樹脂５８が封止さ
れる。
【００８８】例えば金型を用いて封止する場合、この段
階でガイド孔６１が開口され、ここに金型のガイドピン
が挿入されて、精度の高い板状体５０の配置が実現され
る。板状体５０の第１の表面５２はフラットなため、板
状体裏面と当接される下金型の面もフラットに形成され
る。
階でガイド孔６１が開口され、ここに金型のガイドピン
が挿入されて、精度の高い板状体５０の配置が実現され
る。板状体５０の第１の表面５２はフラットなため、板
状体裏面と当接される下金型の面もフラットに形成され
る。
【００８９】続いて、絶縁性樹脂５８が注入される。絶
縁性樹脂としては、熱可塑性、熱硬化性のどちらでも良
い。
縁性樹脂としては、熱可塑性、熱硬化性のどちらでも良
い。
【００９０】また、トランスファーモールド、インジェ
クションモールド、ディッピングまたは塗布により実現
できる。樹脂材料としては、エポキシ樹脂等の熱硬化性
樹脂がトランスファーモールドで実現でき、液晶ポリマ
ー、ポリフェニレンサルファイド等の熱可塑性樹脂はイ
ンジェクションモールドで実現できる。
クションモールド、ディッピングまたは塗布により実現
できる。樹脂材料としては、エポキシ樹脂等の熱硬化性
樹脂がトランスファーモールドで実現でき、液晶ポリマ
ー、ポリフェニレンサルファイド等の熱可塑性樹脂はイ
ンジェクションモールドで実現できる。
【００９１】本実施の形態では、絶縁性樹脂の厚さは、
金属細線６２の頂部から上に約１００μｍが被覆される
ように調整されている。この厚みは、半導体装置の強度
を考慮して厚くすることも、薄くすることも可能であ
る。
金属細線６２の頂部から上に約１００μｍが被覆される
ように調整されている。この厚みは、半導体装置の強度
を考慮して厚くすることも、薄くすることも可能であ
る。
【００９２】尚、注入に於いて、リード５６は、シート
状の板状体５０と一体で成るため、板状体５０のずれが
無い限り、リード５６の位置ずれは全くない。ここでも
下金型とハーフエッチングされた板状体５０の固定は、
真空吸引で実現できる。
状の板状体５０と一体で成るため、板状体５０のずれが
無い限り、リード５６の位置ずれは全くない。ここでも
下金型とハーフエッチングされた板状体５０の固定は、
真空吸引で実現できる。
【００９３】以上、絶縁性樹脂５８には、凸部として形
成されたリード５６、半導体素子が埋め込まれ、絶縁性
樹脂の凸部よりも下方の板状体５０が裏面に露出されて
いる。（以上図２を参照） 続いて、前記絶縁性樹脂５８の裏面に露出している板状
体５０を取り除き、リード５６が個々に分離される。
成されたリード５６、半導体素子が埋め込まれ、絶縁性
樹脂の凸部よりも下方の板状体５０が裏面に露出されて
いる。（以上図２を参照） 続いて、前記絶縁性樹脂５８の裏面に露出している板状
体５０を取り除き、リード５６が個々に分離される。
【００９４】ここの分離工程は、色々な方法が考えら
れ、裏面をエッチングにより取り除いても良いし、研磨
や研削で削り込んでも良し、両方を採用しても良い。例
えば、絶縁性樹脂５８が露出するまで削り込んでいく
と、板状体５０の削りカスや外側に薄くのばされたバリ
状の金属が、絶縁性樹脂５８に食い込んでしまう問題が
ある。そのため、絶縁性樹脂５８が露出する手前で、削
り込みを停止し、その後は、エッチングによりリードを
分離すれば、リードとリードの間に位置する絶縁性樹脂
に板状体５０の金属が食い込むこと無く形成できる。こ
れにより、微細間隔のリードとリードの短絡を防止する
ことができる。
れ、裏面をエッチングにより取り除いても良いし、研磨
や研削で削り込んでも良し、両方を採用しても良い。例
えば、絶縁性樹脂５８が露出するまで削り込んでいく
と、板状体５０の削りカスや外側に薄くのばされたバリ
状の金属が、絶縁性樹脂５８に食い込んでしまう問題が
ある。そのため、絶縁性樹脂５８が露出する手前で、削
り込みを停止し、その後は、エッチングによりリードを
分離すれば、リードとリードの間に位置する絶縁性樹脂
に板状体５０の金属が食い込むこと無く形成できる。こ
れにより、微細間隔のリードとリードの短絡を防止する
ことができる。
【００９５】またハーフエッチングにおいて、エッチン
グ深さにバラツキが発生し、絶縁性樹脂の厚みにバラツ
キが発生する。そのため、エッチングでリードを分離し
た後、研磨や研削で目標の樹脂厚まで削り込むことで、
一定の厚みのパッケージが形成できる。
グ深さにバラツキが発生し、絶縁性樹脂の厚みにバラツ
キが発生する。そのため、エッチングでリードを分離し
た後、研磨や研削で目標の樹脂厚まで削り込むことで、
一定の厚みのパッケージが形成できる。
【００９６】そして半導体装置６０と成る１ユニットが
複数形成されている場合は、個々の半導体装置６０とし
て分離する工程がある。
複数形成されている場合は、個々の半導体装置６０とし
て分離する工程がある。
【００９７】ここではダイシング装置５４を採用して個
々に分離しているが、チョコレートブレークでも、プレ
スやカットでも可能である。その分離ラインを図３では
点線で示した。尚、図３は、図２Ａのリードを分離した
ものであり、図２Ｂのリードの分離は、省略した。（以
上図３を参照） 以上の製造方法により複数のリード５６、半導体素子５
７および絶縁性樹脂５８の３要素で、軽薄短小のパッケ
ージが実現できる。
々に分離しているが、チョコレートブレークでも、プレ
スやカットでも可能である。その分離ラインを図３では
点線で示した。尚、図３は、図２Ａのリードを分離した
ものであり、図２Ｂのリードの分離は、省略した。（以
上図３を参照） 以上の製造方法により複数のリード５６、半導体素子５
７および絶縁性樹脂５８の３要素で、軽薄短小のパッケ
ージが実現できる。
【００９８】次に、以上の製造方法により発生する効果
を説明する。
を説明する。
【００９９】第１に、板状体またはリードフレームは、
ハーフエッチングされて凸部となったリードが形成され
るため、リードの微細パターンが可能となる。従ってリ
ードの幅、リード間隔を狭くすることができ、より平面
サイズの小さいパッケージが形成できる。
ハーフエッチングされて凸部となったリードが形成され
るため、リードの微細パターンが可能となる。従ってリ
ードの幅、リード間隔を狭くすることができ、より平面
サイズの小さいパッケージが形成できる。
【０１００】第２に、前記３要素で構成されるため、必
要最小限で構成でき、極力無駄な材料を無くすことがで
き、コストを大幅に抑えた薄型の半導体装置が実現でき
る。
要最小限で構成でき、極力無駄な材料を無くすことがで
き、コストを大幅に抑えた薄型の半導体装置が実現でき
る。
【０１０１】第３に、リードは、ハーフエッチングで凸
部と成って形成され、個別分離は封止の後に行われるた
め、リードとリードの間に形成されるタイバーは不要と
なる。よって、タイバーの形成、タイバーのカットは、
本発明では全く不要となる。
部と成って形成され、個別分離は封止の後に行われるた
め、リードとリードの間に形成されるタイバーは不要と
なる。よって、タイバーの形成、タイバーのカットは、
本発明では全く不要となる。
【０１０２】第４に、凸部となったリードが絶縁性樹脂
に埋め込まれた後、絶縁性樹脂の裏面から板状体を取り
除いて、リードを分離しているため、従来構造のよう
に、リードとリードの間には樹脂バリが全く発生しな
い。よってモールド後のバリ取りが全く不要となる。
に埋め込まれた後、絶縁性樹脂の裏面から板状体を取り
除いて、リードを分離しているため、従来構造のよう
に、リードとリードの間には樹脂バリが全く発生しな
い。よってモールド後のバリ取りが全く不要となる。
【０１０３】第５に、半導体素子の裏面が絶縁性樹脂５
８の裏面から露出するので、本半導体装置から発生する
熱を、本半導体装置の裏面から放出することができる。
８の裏面から露出するので、本半導体装置から発生する
熱を、本半導体装置の裏面から放出することができる。
【０１０４】第６に、後述する図４の板状体と比べ、半
導体素子搭載領域にはアイランドが設けられていないた
め、半導体素子の上面を低下させることができ、その分
更に薄型が実現できる。 板状体およびリードフレームを説明する第３の実施の形
態 図４は、図１の板状体５０またはリードフレームの改良
であり、アイランド７１が付加されている。
導体素子搭載領域にはアイランドが設けられていないた
め、半導体素子の上面を低下させることができ、その分
更に薄型が実現できる。 板状体およびリードフレームを説明する第３の実施の形
態 図４は、図１の板状体５０またはリードフレームの改良
であり、アイランド７１が付加されている。
【０１０５】よって付加された部分のみを説明する。
尚、同一の部分は、図１〜図３で用いた符号を用いる。
尚、同一の部分は、図１〜図３で用いた符号を用いる。
【０１０６】本板状体７０は、図４に示すように、従来
のリードフレームと実質同一のパターンであり、例えば
ＳＩＰ、ＤＩＰ、ＱＩＰ等のリードのパターンとアイラ
ンドのパターンが導電被膜５１で形成されたものであ
る。
のリードフレームと実質同一のパターンであり、例えば
ＳＩＰ、ＤＩＰ、ＱＩＰ等のリードのパターンとアイラ
ンドのパターンが導電被膜５１で形成されたものであ
る。
【０１０７】つまり、板状体７０は、平坦面から成る第
１の表面５２と、前記第１の表面５２に対向して設けら
れ、平坦面から成る第２の表面５３とを有する板状体７
０であり、前記第２の表面５３には、一端５４が半導体
素子搭載領域５５に近接して設けられる複数のリード５
６と実質同一パターンの導電被膜５１が形成され、前記
半導体素子搭載領域５５には、前記半導体素子５７を搭
載するアイランド７１と実質同一パターンの前記導電被
膜５１が形成されている。
１の表面５２と、前記第１の表面５２に対向して設けら
れ、平坦面から成る第２の表面５３とを有する板状体７
０であり、前記第２の表面５３には、一端５４が半導体
素子搭載領域５５に近接して設けられる複数のリード５
６と実質同一パターンの導電被膜５１が形成され、前記
半導体素子搭載領域５５には、前記半導体素子５７を搭
載するアイランド７１と実質同一パターンの前記導電被
膜５１が形成されている。
【０１０８】板状体７０では、後の工程でアイランド７
１およびリード５６をのぞいた領域がハーフエッチング
され、凸型のアイランド７１の表面は、エッチングされ
ずに平坦に形成される。そのため、半導体素子は、実質
水平に配置できる。
１およびリード５６をのぞいた領域がハーフエッチング
され、凸型のアイランド７１の表面は、エッチングされ
ずに平坦に形成される。そのため、半導体素子は、実質
水平に配置できる。
【０１０９】また凸型のアイランドが絶縁性樹脂５８に
埋め込まれ、半導体素子５７の裏面ではなく、アイラン
ド７１の裏面が絶縁性樹脂５８から露出されるため、半
導体素子５７の耐湿性向上を実現できるものである。
埋め込まれ、半導体素子５７の裏面ではなく、アイラン
ド７１の裏面が絶縁性樹脂５８から露出されるため、半
導体素子５７の耐湿性向上を実現できるものである。
【０１１０】また板状体７０と一体でアイランド７１が
形成されるため、吊りリードの形成が不要となる。
形成されるため、吊りリードの形成が不要となる。
【０１１１】またリードフレームは、本実施の形態から
明らかなように、前記導電被膜を介してリード５６とア
イランド７１をのぞいた部分がハーフエッチングされ、
リード５６とアイランド７１が凸型で形成されたもので
ある。このリードフレームは、前実施の形態でも述べた
ように、エッチング設備の無い後工程に供給でき、既設
の設備で製造が可能となる特徴を有する。
明らかなように、前記導電被膜を介してリード５６とア
イランド７１をのぞいた部分がハーフエッチングされ、
リード５６とアイランド７１が凸型で形成されたもので
ある。このリードフレームは、前実施の形態でも述べた
ように、エッチング設備の無い後工程に供給でき、既設
の設備で製造が可能となる特徴を有する。
【０１１２】尚、図１Ｂ、図２Ｂに示すように、導電被
膜の代わりにホトレジストを採用しても良い。この場
合、少なくともボンディングパッドの部分には導電被膜
が形成される。
膜の代わりにホトレジストを採用しても良い。この場
合、少なくともボンディングパッドの部分には導電被膜
が形成される。
【０１１３】板状体またはリードフレームを採用した半
導体装置の製造方法を説明する第４の実施の形態 前述した板状体７０を採用し、半導体装置６０が製造さ
れるまでを図４〜図６を採用して説明する。
導体装置の製造方法を説明する第４の実施の形態 前述した板状体７０を採用し、半導体装置６０が製造さ
れるまでを図４〜図６を採用して説明する。
【０１１４】ここでもアイランド７１を用いた点以外
は、第２の実施の形態と実質同じであるため、説明は簡
単に留める。
は、第２の実施の形態と実質同じであるため、説明は簡
単に留める。
【０１１５】まず図４の様に板状体５０を用意する。こ
こでは、第１の表面５２、第２の表面５３は、平坦であ
り、更に第２の表面にリード５６とアイランド７１のパ
ターンが形取られた導電被膜５１が形成されている。
（以上図４を参照） 続いて、前記導電被膜５１を介して板状体７０をハーフ
エッチングする。尚、エッチングの深さが浅ければ浅い
ほど、微細パターンの形成が可能である。
こでは、第１の表面５２、第２の表面５３は、平坦であ
り、更に第２の表面にリード５６とアイランド７１のパ
ターンが形取られた導電被膜５１が形成されている。
（以上図４を参照） 続いて、前記導電被膜５１を介して板状体７０をハーフ
エッチングする。尚、エッチングの深さが浅ければ浅い
ほど、微細パターンの形成が可能である。
【０１１６】そしてハーフエッチングすることにより、
図５のようにリード５６…とアイランド７１が板状体７
０の第２の表面に凸状に現れる。この状態のものを本発
明では、リードフレームと呼び、これを例えばリードフ
レームメーカーから供給しても良い。
図５のようにリード５６…とアイランド７１が板状体７
０の第２の表面に凸状に現れる。この状態のものを本発
明では、リードフレームと呼び、これを例えばリードフ
レームメーカーから供給しても良い。
【０１１７】そして半導体素子搭載領域５５に形成され
たアイランド７１上に半導体素子５７を固着し、半導体
素子５７の電極とリード５６の一端５４を電気的に接続
する。尚、半導体素子５７がフェィスアップで実装され
るため、接続手段は金属細線６２を採用している。
たアイランド７１上に半導体素子５７を固着し、半導体
素子５７の電極とリード５６の一端５４を電気的に接続
する。尚、半導体素子５７がフェィスアップで実装され
るため、接続手段は金属細線６２を採用している。
【０１１８】続いて、絶縁性樹脂５８が形成される。絶
縁性樹脂としては、熱可塑性、熱硬化性のどちらでも良
い。
縁性樹脂としては、熱可塑性、熱硬化性のどちらでも良
い。
【０１１９】以上、絶縁性樹脂５８には、凸部として形
成されたリード５６およびアイランド７１、半導体素子
が埋め込まれ、凸部を一体にしている板状体７０が裏面
に露出されている。（以上図５を参照） 続いて、前記絶縁性樹脂５８の裏面に露出している板状
体７０を取り除き、絶縁性樹脂に埋め込まれたリード５
６が個々に分離される。
成されたリード５６およびアイランド７１、半導体素子
が埋め込まれ、凸部を一体にしている板状体７０が裏面
に露出されている。（以上図５を参照） 続いて、前記絶縁性樹脂５８の裏面に露出している板状
体７０を取り除き、絶縁性樹脂に埋め込まれたリード５
６が個々に分離される。
【０１２０】そして最後に半導体装置６０と成る１ユニ
ットがマトリックス状に形成されている場合、個々の半
導体装置６０として分離する工程がある。（以上図６を
参照） 以上の製造方法により複数のリード５６およびアイラン
ド、半導体素子５７および絶縁性樹脂５８の４要素で、
軽薄短小のパッケージが実現できる。
ットがマトリックス状に形成されている場合、個々の半
導体装置６０として分離する工程がある。（以上図６を
参照） 以上の製造方法により複数のリード５６およびアイラン
ド、半導体素子５７および絶縁性樹脂５８の４要素で、
軽薄短小のパッケージが実現できる。
【０１２１】次に、以上の製造方法により発生する効果
を説明する。
を説明する。
【０１２２】第１に、板状体には、ハーフエッチングす
ることにより形成されたリード、アイランドが形成され
るため、リードフレームの微細パターンが可能となる。
つまりリードの幅、リード間隔、リードとアイランドの
間隔を狭くすることができ、平面的にみてよりサイズの
小さいパッケージが形成できる。
ることにより形成されたリード、アイランドが形成され
るため、リードフレームの微細パターンが可能となる。
つまりリードの幅、リード間隔、リードとアイランドの
間隔を狭くすることができ、平面的にみてよりサイズの
小さいパッケージが形成できる。
【０１２３】第２に、前記４要素で構成されるため、必
要最小限で構成でき、極力無駄な材料を無くすことがで
き、コストを大幅に抑えることができる。
要最小限で構成でき、極力無駄な材料を無くすことがで
き、コストを大幅に抑えることができる。
【０１２４】第３に、リードは、ハーフエッチングで形
成され、個別分離は封止の後に行われるため、リードと
リードの間に形成されるタイバーは不要となる。またア
イランドの吊りリードも不要となる。よって、タイバー
・吊りリードの形成、タイバー・吊りリードのカット
は、本発明では全く不要となる。
成され、個別分離は封止の後に行われるため、リードと
リードの間に形成されるタイバーは不要となる。またア
イランドの吊りリードも不要となる。よって、タイバー
・吊りリードの形成、タイバー・吊りリードのカット
は、本発明では全く不要となる。
【０１２５】第４に、ハーフエッチングのリードが絶縁
性樹脂に埋め込まれた後、絶縁性樹脂の裏面から板状体
を取り除いて、リードを分離しているため、従来構造の
ように、リードとリードの間には樹脂バリが全く発生し
ない。よってモールド後のバリ取りが不要となる。
性樹脂に埋め込まれた後、絶縁性樹脂の裏面から板状体
を取り除いて、リードを分離しているため、従来構造の
ように、リードとリードの間には樹脂バリが全く発生し
ない。よってモールド後のバリ取りが不要となる。
【０１２６】第５に、アイランドの裏面が絶縁性樹脂５
８の裏面から露出するので、本半導体装置から発生する
熱を、本半導体装置の裏面から放出することができる。
またアイランドがあるため、第１の実施の形態と異な
り、耐湿性が向上する。 板状体を説明する第５の実施の形態 図７は、第１の実施の形態、第３の実施の形態と同様
に、導電被膜ＣＦ（またはホトレジスト）によりパター
ンが形成された板状体８０を示すものである。また詳し
い形状は、第６の実施の形態で説明するため、ここでは
概要だけを説明する。
８の裏面から露出するので、本半導体装置から発生する
熱を、本半導体装置の裏面から放出することができる。
またアイランドがあるため、第１の実施の形態と異な
り、耐湿性が向上する。 板状体を説明する第５の実施の形態 図７は、第１の実施の形態、第３の実施の形態と同様
に、導電被膜ＣＦ（またはホトレジスト）によりパター
ンが形成された板状体８０を示すものである。また詳し
い形状は、第６の実施の形態で説明するため、ここでは
概要だけを説明する。
【０１２７】図７のパターンは、図１、図４をより具体
化したものものであり、具体的には、複数のリード８
１、アイランド８２で一つの半導体装置となるパターン
ユニット８３がマトリックス状に形成され、これを囲む
ように金型当接領域８４がリング状に所定の幅を持って
形成されている。尚、図７は、一キャビティ内に形成さ
れるパターンを示したものである。
化したものものであり、具体的には、複数のリード８
１、アイランド８２で一つの半導体装置となるパターン
ユニット８３がマトリックス状に形成され、これを囲む
ように金型当接領域８４がリング状に所定の幅を持って
形成されている。尚、図７は、一キャビティ内に形成さ
れるパターンを示したものである。
【０１２８】この金型当接領域８４の内側には、位置合
わせマーク８５、８６が設けられている。合わせマーク
８５Ａと８６Ａを結ぶラインは、横方向のダイシングラ
インを示し、また合わせマーク８５Ｂと８６Ｂを結ぶラ
インは、縦方向のダイシングラインを示す。また１つの
合わせマーク８５Ａは、少なくとも１本の短い直線で形
成され、この直線を基準にして、ダイシング装置のブレ
ードの向きが調整される。ここでは、ブレードが所望の
精度で削れるように、所望の間隔（マージン）が設けら
れた二本の直線で合わせマーク８５Ａを構成している。
わせマーク８５、８６が設けられている。合わせマーク
８５Ａと８６Ａを結ぶラインは、横方向のダイシングラ
インを示し、また合わせマーク８５Ｂと８６Ｂを結ぶラ
インは、縦方向のダイシングラインを示す。また１つの
合わせマーク８５Ａは、少なくとも１本の短い直線で形
成され、この直線を基準にして、ダイシング装置のブレ
ードの向きが調整される。ここでは、ブレードが所望の
精度で削れるように、所望の間隔（マージン）が設けら
れた二本の直線で合わせマーク８５Ａを構成している。
【０１２９】更に前述した金型当接領域８４の外側に
は、ガイド孔を形成するための第１のパターン８７、第
２のパターン８８が形成されている。第２のパターン８
８の十の字は、ガイド孔をドリルで形成する際のセンタ
リングマークである。またこのパターンを形成せずに、
予め第１のパターンと同一形状のガイド孔が設けられて
いても良い。
は、ガイド孔を形成するための第１のパターン８７、第
２のパターン８８が形成されている。第２のパターン８
８の十の字は、ガイド孔をドリルで形成する際のセンタ
リングマークである。またこのパターンを形成せずに、
予め第１のパターンと同一形状のガイド孔が設けられて
いても良い。
【０１３０】尚、前記パターンを導電被膜の代わりにホ
トレジストで形成する場合、ホトレジストの下層には、
少なくともボンディングパッドの部分に導電被膜が形成
される。
トレジストで形成する場合、ホトレジストの下層には、
少なくともボンディングパッドの部分に導電被膜が形成
される。
【０１３１】以上、ダイシングラインのマーク、金型当
接領域８４を除くと第１の実施の形態、第３の実施の形
態と同一であるため、本実施の形態の特徴や効果は、省
略する。 リードフレームを説明する第６の実施の形態 本リードフレーム９０は、図８に示す形状であり、前述
した第５の実施の形態の導電被膜ＣＦ（またはホトレジ
スト）を介してハーフエッチングされたものである。
接領域８４を除くと第１の実施の形態、第３の実施の形
態と同一であるため、本実施の形態の特徴や効果は、省
略する。 リードフレームを説明する第６の実施の形態 本リードフレーム９０は、図８に示す形状であり、前述
した第５の実施の形態の導電被膜ＣＦ（またはホトレジ
スト）を介してハーフエッチングされたものである。
【０１３２】本リードフレーム９０は、従来のリードフ
レーム、例えばＳＩＰ、ＤＩＰ、ＱＩＰ等のパターンに
於いて、アイランド８２、リード８１、金型当節領域８
４を除いた領域がハーフエッチングされたものである。
ただし、第１の実施の形態のように、アイランド８２を
形成しなくても良い。また第１の合わせマーク８７、第
２の合わせマーク８８もハーフエッチングにより凸部に
形成しても良い。
レーム、例えばＳＩＰ、ＤＩＰ、ＱＩＰ等のパターンに
於いて、アイランド８２、リード８１、金型当節領域８
４を除いた領域がハーフエッチングされたものである。
ただし、第１の実施の形態のように、アイランド８２を
形成しなくても良い。また第１の合わせマーク８７、第
２の合わせマーク８８もハーフエッチングにより凸部に
形成しても良い。
【０１３３】つまり平坦面から成る第１の表面９１と、
所望の高さに形成された凸部９２を有し、前記第１の表
面９１に対向して成る第２の表面９３とを有する板状体
から成り、前記凸部９２は、先端９４が半導体素子搭載
領域９５に近接して設けられた複数のリード８１を構成
して成る。
所望の高さに形成された凸部９２を有し、前記第１の表
面９１に対向して成る第２の表面９３とを有する板状体
から成り、前記凸部９２は、先端９４が半導体素子搭載
領域９５に近接して設けられた複数のリード８１を構成
して成る。
【０１３４】本リードフレーム９０は、各パターンがハ
ーフエッチングされた状態であり、このまま半導体素子
の固着、電気的接続、封止が可能となるものであり、後
工程の既存の設備で製造が可能となる特徴を有するもの
である。尚、効果は第１の実施の形態〜第５の実施の形
態で説明しているのでここでは省略をする。 半導体装置の製造方法を説明する第７の実施の形態 次に図７〜図１２を使って製造方法について説明する。
ーフエッチングされた状態であり、このまま半導体素子
の固着、電気的接続、封止が可能となるものであり、後
工程の既存の設備で製造が可能となる特徴を有するもの
である。尚、効果は第１の実施の形態〜第５の実施の形
態で説明しているのでここでは省略をする。 半導体装置の製造方法を説明する第７の実施の形態 次に図７〜図１２を使って製造方法について説明する。
【０１３５】まず図７の如く、板状体８０を用意する。
この板状体８０は、ロウ材の付着性、ボンディング性、
メッキ性が考慮されてその材料が選択され、材料として
は、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導
電箔またはＦｅ−Ｎｉ等の合金から成るシート状の導電
箔等が採用される。また板状体は、Ｃｕ−Ａｌの積層
体、Ｃｕ−Ａｌ−Ｃｕの積層体でも良い。特にＣｕ−Ａ
ｌ−Ｃｕの積層体は、熱膨張係数の差による反りを防止
できるものである。
この板状体８０は、ロウ材の付着性、ボンディング性、
メッキ性が考慮されてその材料が選択され、材料として
は、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導
電箔またはＦｅ−Ｎｉ等の合金から成るシート状の導電
箔等が採用される。また板状体は、Ｃｕ−Ａｌの積層
体、Ｃｕ−Ａｌ−Ｃｕの積層体でも良い。特にＣｕ−Ａ
ｌ−Ｃｕの積層体は、熱膨張係数の差による反りを防止
できるものである。
【０１３６】そしてこの板状体８０の表面には、リード
８１、アイランド８２、金型当接領域８４、合わせマー
ク８５、８６、パターン８７、８８が導電皮膜により形
成されている。
８１、アイランド８２、金型当接領域８４、合わせマー
ク８５、８６、パターン８７、８８が導電皮膜により形
成されている。
【０１３７】導電箔の厚さは、後のエッチングを考慮す
ると１０μｍ〜３００μｍ程度が好ましく、ここでは７
０μｍ（２オンス）の銅箔を採用した。しかし３００μ
ｍ以上でも１０μｍ以下でも基本的には良い。（以上図
７を参照） 続いて、少なくともリード８１、アイランド８２、金型
当接領域８４、合わせマーク８５、８６となる領域を除
いた板状体８０を除去する工程がある。
ると１０μｍ〜３００μｍ程度が好ましく、ここでは７
０μｍ（２オンス）の銅箔を採用した。しかし３００μ
ｍ以上でも１０μｍ以下でも基本的には良い。（以上図
７を参照） 続いて、少なくともリード８１、アイランド８２、金型
当接領域８４、合わせマーク８５、８６となる領域を除
いた板状体８０を除去する工程がある。
【０１３８】ここでは、導電被膜ＣＦを耐エッチングマ
スクとして使用し、前記分離溝１００が板状体８０の厚
みよりも浅く形成される。
スクとして使用し、前記分離溝１００が板状体８０の厚
みよりも浅く形成される。
【０１３９】本製造方法ではウェットエッチングまたは
ドライエッチングで、非異方性的にエッチングされ、そ
の側面は、粗面となり、しかも湾曲となる特徴を有す
る。
ドライエッチングで、非異方性的にエッチングされ、そ
の側面は、粗面となり、しかも湾曲となる特徴を有す
る。
【０１４０】ウェットエッチングの場合、エッチャント
は、塩化第二鉄または塩化第二銅が採用され、前記導電
箔は、このエッチャントの中にディッピングされるか、
このエッチャントがシャワーリングされる。
は、塩化第二鉄または塩化第二銅が採用され、前記導電
箔は、このエッチャントの中にディッピングされるか、
このエッチャントがシャワーリングされる。
【０１４１】特にエッチングマスクとなる導電被膜ＣＦ
の直下は、横方向のエッチングが進みづらく、それより
深い部分が横方向にエッチングされる。そのため分離溝
１００の側面のある位置から上方に向かうにつれて、そ
の位置に対応する開口部の開口径が小さくなるので、逆
テーパー構造となり、アンカー構造を有する構造とな
る。またシャワーリングを採用することで、深さ方向に
向かいエッチングが進み、横方向のエッチングは抑制さ
れるため、このアンカー構造が顕著に現れる。
の直下は、横方向のエッチングが進みづらく、それより
深い部分が横方向にエッチングされる。そのため分離溝
１００の側面のある位置から上方に向かうにつれて、そ
の位置に対応する開口部の開口径が小さくなるので、逆
テーパー構造となり、アンカー構造を有する構造とな
る。またシャワーリングを採用することで、深さ方向に
向かいエッチングが進み、横方向のエッチングは抑制さ
れるため、このアンカー構造が顕著に現れる。
【０１４２】またドライエッチングの場合は、異方性、
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
【０１４３】尚、図８に於いて、導電性被膜ＣＦの代わ
りにエッチング液に対して耐食性のあるホトレジストを
選択的に被覆しても良い。導電路と成る部分に選択的に
被着すれば、導電被膜を採用することなく分離溝をエッ
チングできる。
りにエッチング液に対して耐食性のあるホトレジストを
選択的に被覆しても良い。導電路と成る部分に選択的に
被着すれば、導電被膜を採用することなく分離溝をエッ
チングできる。
【０１４４】また導電被膜として考えられる材料は、Ａ
ｇ、Ａｕ、ＰｔまたはＰｄ等である。しかもこれら耐食
性の導電被膜は、アイランド、ボンディングパッドとし
てそのまま活用できる特徴を有する。
ｇ、Ａｕ、ＰｔまたはＰｄ等である。しかもこれら耐食
性の導電被膜は、アイランド、ボンディングパッドとし
てそのまま活用できる特徴を有する。
【０１４５】例えばＡｇ被膜は、Ａｕと接着するし、ロ
ウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆
されていれば、そのままアイランド８２上のＡｇ被膜に
チップを熱圧着でき、また半田等のロウ材を介してチッ
プを固着できる。またＡｇの導電被膜にはＡｕ細線が接
着できるため、ワイヤーボンディングも可能となる。従
ってこれらの導電被膜をそのままダイパッド、ボンディ
ングパッドとして活用できるメリットを有する。（以上
図８を参照） 続いて、図９の如く、分離溝１００が形成されたアイラ
ンド８２に半導体素子１０１を実装する工程がある。
ウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆
されていれば、そのままアイランド８２上のＡｇ被膜に
チップを熱圧着でき、また半田等のロウ材を介してチッ
プを固着できる。またＡｇの導電被膜にはＡｕ細線が接
着できるため、ワイヤーボンディングも可能となる。従
ってこれらの導電被膜をそのままダイパッド、ボンディ
ングパッドとして活用できるメリットを有する。（以上
図８を参照） 続いて、図９の如く、分離溝１００が形成されたアイラ
ンド８２に半導体素子１０１を実装する工程がある。
【０１４６】半導体素子１０１としては、トランジス
タ、ダイオード、ＩＣチップ等である。また厚みが厚く
はなるが、ウェハスケール型のＣＳＰ、ＢＧＡ等のＳＭ
Ｄ（フェイスダウンの半導体素子）も実装できる。
タ、ダイオード、ＩＣチップ等である。また厚みが厚く
はなるが、ウェハスケール型のＣＳＰ、ＢＧＡ等のＳＭ
Ｄ（フェイスダウンの半導体素子）も実装できる。
【０１４７】ここでは、ベアのＩＣ１０１がアイランド
８２にダイボンディングされ、ＩＣ上のボンディングパ
ッドとリード８１の一端９４が熱圧着によるボールボン
ディングあるいは超音波によるウェッヂボンデイング等
で固着される金属細線１０２を介して接続される。
８２にダイボンディングされ、ＩＣ上のボンディングパ
ッドとリード８１の一端９４が熱圧着によるボールボン
ディングあるいは超音波によるウェッヂボンデイング等
で固着される金属細線１０２を介して接続される。
【０１４８】またリード８１は、板状体８０と一体であ
り、ボンディングツールのエネルギーを伝えることがで
き、ホンディング性も向上するため、リードのサイズを
小さくする事もできる。またボンディング後の金属細線
のカットに於いて、金属細線をプルカットする場合があ
る。この時は、ボンディングパッドが板状体８０と一体
で成るため、ボンディングパッドが浮いたりする現象を
無くせ、プルカット性も向上する。（以上図９を参照） 更に、図１０、図１１に示すように、分離溝１００に絶
縁性樹脂１０３を付着する工程がある。これは、トラン
スファーモールド、インジェクションモールド、ディッ
ピングまたは塗布により実現できる。樹脂材料として
は、エポキシ樹脂等の熱硬化性樹脂がトランスファーモ
ールドで実現でき、液晶ポリマー、ポリフェニレンサル
ファイド等の熱可塑性樹脂はインジェクションモールド
で実現できる。
り、ボンディングツールのエネルギーを伝えることがで
き、ホンディング性も向上するため、リードのサイズを
小さくする事もできる。またボンディング後の金属細線
のカットに於いて、金属細線をプルカットする場合があ
る。この時は、ボンディングパッドが板状体８０と一体
で成るため、ボンディングパッドが浮いたりする現象を
無くせ、プルカット性も向上する。（以上図９を参照） 更に、図１０、図１１に示すように、分離溝１００に絶
縁性樹脂１０３を付着する工程がある。これは、トラン
スファーモールド、インジェクションモールド、ディッ
ピングまたは塗布により実現できる。樹脂材料として
は、エポキシ樹脂等の熱硬化性樹脂がトランスファーモ
ールドで実現でき、液晶ポリマー、ポリフェニレンサル
ファイド等の熱可塑性樹脂はインジェクションモールド
で実現できる。
【０１４９】本実施の形態では、絶縁性樹脂の厚さは、
金属細線１０２の頂部から上に約１００μｍが被覆され
るように調整されている。この厚みは、半導体装置の強
度を考慮して厚くすることも、薄くすることも可能であ
る。
金属細線１０２の頂部から上に約１００μｍが被覆され
るように調整されている。この厚みは、半導体装置の強
度を考慮して厚くすることも、薄くすることも可能であ
る。
【０１５０】本工程の特徴は、絶縁性樹脂１０３を被覆
し、硬化するまでは、板状体８０が支持基板となること
である。従来では、ガラスエポキシ基板、フレキシブル
シートまたはセラミック基板等の支持基板が必要である
が、本発明では、不要となる。
し、硬化するまでは、板状体８０が支持基板となること
である。従来では、ガラスエポキシ基板、フレキシブル
シートまたはセラミック基板等の支持基板が必要である
が、本発明では、不要となる。
【０１５１】更には、湾曲構造を持った分離溝１００に
絶縁性樹脂１０３が充填されるため、この部分でアンカ
ー効果が発生し、絶縁性樹脂１０３からの前記リード８
１やアイランド８２の剥がれが防止できる。
絶縁性樹脂１０３が充填されるため、この部分でアンカ
ー効果が発生し、絶縁性樹脂１０３からの前記リード８
１やアイランド８２の剥がれが防止できる。
【０１５２】尚、ここの絶縁性樹脂１０３を被覆する前
に、例えば半導体チップや金属細線の接続部を保護する
ためにシリコーン樹脂等をポッティングしても良い。
に、例えば半導体チップや金属細線の接続部を保護する
ためにシリコーン樹脂等をポッティングしても良い。
【０１５３】図１１は、このモールド方法を図示したも
のである。図１１Ａは、金型１０４内のキャビティー１
０５内に樹脂が充填された状態を示す断面図である。リ
ードフレーム９０の裏面は、下金型１０４Ａに全域に渡
り当接しており、上金型１０４Ｂは、金型当接領域で当
接していることが判る。尚、符号Ｖは真空吸引孔であ
る。図１１Ｂは、下金型１０４Ａに、リードフレーム９
０が装着された状態を示している。符号１０５が下金型
１０４Ａに取り付けられたガイドピンであり、リードフ
レーム９０に開口されたガイド孔を介してガイドピン１
０５が顔を出している。
のである。図１１Ａは、金型１０４内のキャビティー１
０５内に樹脂が充填された状態を示す断面図である。リ
ードフレーム９０の裏面は、下金型１０４Ａに全域に渡
り当接しており、上金型１０４Ｂは、金型当接領域で当
接していることが判る。尚、符号Ｖは真空吸引孔であ
る。図１１Ｂは、下金型１０４Ａに、リードフレーム９
０が装着された状態を示している。符号１０５が下金型
１０４Ａに取り付けられたガイドピンであり、リードフ
レーム９０に開口されたガイド孔を介してガイドピン１
０５が顔を出している。
【０１５４】図１１Ｃは、金型に形成されるキャビティ
１０５、ランナー１０７およびポット１０６の関係を説
明する図である。図のように、キャビティ１０５が横方
向に複数個配列され、一つのリードフレームで数多くの
半導体装置が取れるように設計されている。点線で示す
符号１０８は、リードフレームの配置領域を示し、例え
ば図１３のようなリードフレーム１０９が装着される。
これは図８のリードフレーム９０が複数一体で形成され
たものである。半導体装置自身は、サイズが小さく、し
かも一つのキャビティ内で多数個取りが可能である。よ
って大量生産が可能であり、製造コストの低減につなが
る特徴を有する。（以上図１０、図１１を参照） 続いて、金型１０４から封止されたリードフレームを取
り出し、絶縁性樹脂１０３の裏面に露出する板状体８０
を取り除き、リード８１、アイランド８２を分離する工
程がある。
１０５、ランナー１０７およびポット１０６の関係を説
明する図である。図のように、キャビティ１０５が横方
向に複数個配列され、一つのリードフレームで数多くの
半導体装置が取れるように設計されている。点線で示す
符号１０８は、リードフレームの配置領域を示し、例え
ば図１３のようなリードフレーム１０９が装着される。
これは図８のリードフレーム９０が複数一体で形成され
たものである。半導体装置自身は、サイズが小さく、し
かも一つのキャビティ内で多数個取りが可能である。よ
って大量生産が可能であり、製造コストの低減につなが
る特徴を有する。（以上図１０、図１１を参照） 続いて、金型１０４から封止されたリードフレームを取
り出し、絶縁性樹脂１０３の裏面に露出する板状体８０
を取り除き、リード８１、アイランド８２を分離する工
程がある。
【０１５５】図１２Ａは、分離ラインを示した平面図で
あり、図１２Ｂは、絶縁性樹脂１０３の裏面とリード８
１の裏面、または絶縁性樹脂１０３の裏面とアイランド
８２の裏面が一致したものを示すものである。尚、裏面
に半田レジスト等の絶縁被膜を形成し、電気的接続が必
要な部分のみを露出させても良い。
あり、図１２Ｂは、絶縁性樹脂１０３の裏面とリード８
１の裏面、または絶縁性樹脂１０３の裏面とアイランド
８２の裏面が一致したものを示すものである。尚、裏面
に半田レジスト等の絶縁被膜を形成し、電気的接続が必
要な部分のみを露出させても良い。
【０１５６】また図１２Ｃは、この研磨を途中で止め、
リード８１の他端１１０に凸部１１１が形成されてい
る。これは凸部１１１に対応する部分にホトレジストを
形成し、これ以外の部分をエッチングする事で可能とな
る。そして凸部１１１が露出するように絶縁被膜１１２
を形成する。こうすることにより、アイランド８２の下
に通過する実装基板側の導電体との短絡を防止すること
ができる。またロウ材を介した固着では、リード８１に
濡れた半田が延びてアイランド８２と接触することもな
くなる。特に微細パターンに成ればなるほど、この絶縁
被膜は有効になる。
リード８１の他端１１０に凸部１１１が形成されてい
る。これは凸部１１１に対応する部分にホトレジストを
形成し、これ以外の部分をエッチングする事で可能とな
る。そして凸部１１１が露出するように絶縁被膜１１２
を形成する。こうすることにより、アイランド８２の下
に通過する実装基板側の導電体との短絡を防止すること
ができる。またロウ材を介した固着では、リード８１に
濡れた半田が延びてアイランド８２と接触することもな
くなる。特に微細パターンに成ればなるほど、この絶縁
被膜は有効になる。
【０１５７】そして最後に、このモールドされたリード
フレーム９０をダイシングテーブルに配置し、合わせマ
ーク８５、８６を基準にしてブレードの位置を調整し、
点線で示すラインに沿ってダイシングし、半導体装置１
１３として完成する。
フレーム９０をダイシングテーブルに配置し、合わせマ
ーク８５、８６を基準にしてブレードの位置を調整し、
点線で示すラインに沿ってダイシングし、半導体装置１
１３として完成する。
【０１５８】以上の工程により、絶縁性樹脂１０３にリ
ード８１の裏面が露出する構造となる。
ード８１の裏面が露出する構造となる。
【０１５９】尚、本製造方法では、アイランド８２にＩ
Ｃが実装されているだけであるが、トランジスタ、ダイ
オードでも良いし、これら半導体素子を複数固着しても
良い。この場合、構造によっては、一つのアイランドに
半導体チップが固着されても良いし、またそれぞれの半
導体チップを固着するために複数のアイランドを設けて
も良い。このパターンを説明するものが図１４〜図１７
である。
Ｃが実装されているだけであるが、トランジスタ、ダイ
オードでも良いし、これら半導体素子を複数固着しても
良い。この場合、構造によっては、一つのアイランドに
半導体チップが固着されても良いし、またそれぞれの半
導体チップを固着するために複数のアイランドを設けて
も良い。このパターンを説明するものが図１４〜図１７
である。
【０１６０】図１４は、ＱＦＰのリードフレーム１２０
であり、例えばアイランド１２１用の吊りリードが不要
となる。特に、ＱＦＰでは、図２２に示す様に、４方向
の吊りリードが採用されるが、これも不要である。よっ
てコーナー部にもボンディングパッドの形成が可能とな
る。尚点線で示す矩形は、半導体チップの配置領域を示
している。
であり、例えばアイランド１２１用の吊りリードが不要
となる。特に、ＱＦＰでは、図２２に示す様に、４方向
の吊りリードが採用されるが、これも不要である。よっ
てコーナー部にもボンディングパッドの形成が可能とな
る。尚点線で示す矩形は、半導体チップの配置領域を示
している。
【０１６１】図１５Ａは、トランジスタに採用されるリ
ードフレーム１２２であり、アイランド１２３の一側辺
に沿ってエミッタ、コレクタおよびベースとなるリード
１２４〜１２６が導出されているものである。
ードフレーム１２２であり、アイランド１２３の一側辺
に沿ってエミッタ、コレクタおよびベースとなるリード
１２４〜１２６が導出されているものである。
【０１６２】図１５Ａのリード１２４〜１２６の裏面に
前記絶縁被膜１１２を介して半田ボールを形成する場
合、突起部が一側辺に集中するため、半導体装置が傾い
てしまう。そこで、この傾きを防止するため、三つのリ
ード１２４〜１２６の配置をトライアングル構造にした
ものが図１５Ｂである。
前記絶縁被膜１１２を介して半田ボールを形成する場
合、突起部が一側辺に集中するため、半導体装置が傾い
てしまう。そこで、この傾きを防止するため、三つのリ
ード１２４〜１２６の配置をトライアングル構造にした
ものが図１５Ｂである。
【０１６３】図１６は、ＩＣチップを複数個配置したも
のであり、ＩＣチップの数により、アイランド１２７を
複数個設けたものである。
のであり、ＩＣチップの数により、アイランド１２７を
複数個設けたものである。
【０１６４】更に、図１７は、所望のアイランド１２８
にチップ１２９、１３０を重ねたものである。図１６、
図１７は、マルチチップの半導体装置を実現するもので
ある。本リードフレームは、半導体装置を多機能にする
場合、有用であり、最近盛んに開発されているシステム
ＬＳＩに有用である。本発明では、全ての機能をワンチ
ップに盛り込む必要がないため、開発費、開発時間が大
幅に短縮できるメリットを有する。またメモリとして本
半導体装置を活用する場合、チップの数によりメモリ容
量の増大が実現できる。
にチップ１２９、１３０を重ねたものである。図１６、
図１７は、マルチチップの半導体装置を実現するもので
ある。本リードフレームは、半導体装置を多機能にする
場合、有用であり、最近盛んに開発されているシステム
ＬＳＩに有用である。本発明では、全ての機能をワンチ
ップに盛り込む必要がないため、開発費、開発時間が大
幅に短縮できるメリットを有する。またメモリとして本
半導体装置を活用する場合、チップの数によりメモリ容
量の増大が実現できる。
【０１６５】以上の製造方法によって、絶縁性樹脂１０
３にリード８１が埋め込まれ、絶縁性樹脂１０３の裏面
とリード８１の裏面が一致する平坦な半導体装置が実現
できる。 半導体装置の製造方法を説明する第８の実施の形態 次に図１８〜図２０は、フェイスダウン型の半導体素子
１５０をリードフレーム１５１に実装し、半導体装置を
形成するものである。
３にリード８１が埋め込まれ、絶縁性樹脂１０３の裏面
とリード８１の裏面が一致する平坦な半導体装置が実現
できる。 半導体装置の製造方法を説明する第８の実施の形態 次に図１８〜図２０は、フェイスダウン型の半導体素子
１５０をリードフレーム１５１に実装し、半導体装置を
形成するものである。
【０１６６】金属細線を使うと、リードが半導体素子搭
載領域から大きくはみ出すが、本フェイスダウン型を採
用すれば、このはみ出しを少なくしたり無くすることも
可能となる。また金属細線は、その頂部が高くなるた
め、パッケージの厚みが厚くなってしまうが、フェイス
ダウン型を採用することにより薄型も可能となる。
載領域から大きくはみ出すが、本フェイスダウン型を採
用すれば、このはみ出しを少なくしたり無くすることも
可能となる。また金属細線は、その頂部が高くなるた
め、パッケージの厚みが厚くなってしまうが、フェイス
ダウン型を採用することにより薄型も可能となる。
【０１６７】フェイスダウン型の半導体素子は、半田ボ
ール１５２を採用するもの、半田ボール１５２の代わり
に半田や金のバンプが採用される。
ール１５２を採用するもの、半田ボール１５２の代わり
に半田や金のバンプが採用される。
【０１６８】尚、半田等のロウ材で半導体素子１５０を
固着する場合、リードは、Ｃｕを主材料としているた
め、ボンディングパッドの様に導電被膜をその表面に形
成する必要はない。ただし、ひさしを作ってアンカー効
果を発生させるためには、必要となる。
固着する場合、リードは、Ｃｕを主材料としているた
め、ボンディングパッドの様に導電被膜をその表面に形
成する必要はない。ただし、ひさしを作ってアンカー効
果を発生させるためには、必要となる。
【０１６９】また製造方法は、前実施の形態と同様であ
るため、簡単な説明で留める。
るため、簡単な説明で留める。
【０１７０】まず図１８に示すように、リードフレーム
１５１を用意し、このリードフレーム１５１に半導体素
子１５０の半田ボール１５２を固着する。
１５１を用意し、このリードフレーム１５１に半導体素
子１５０の半田ボール１５２を固着する。
【０１７１】続いて、図１９に示すように、絶縁性樹脂
１５３を使い封止する。
１５３を使い封止する。
【０１７２】そして図２０に示すように、絶縁性樹脂１
５３の裏面に位置するリードフレームを裏面から取り除
くことによりリードを分離し、点線で示すラインに沿っ
てダイシングし半導体装置として完成する。全実施例に
言えることであるが、板状体にエッチングレートの小さ
い導電被膜を被覆し、この導電被膜を介してハーフエッ
チングすることによりひさしと湾曲構造が実現でき、ア
ンカー効果を持たせることができる。
５３の裏面に位置するリードフレームを裏面から取り除
くことによりリードを分離し、点線で示すラインに沿っ
てダイシングし半導体装置として完成する。全実施例に
言えることであるが、板状体にエッチングレートの小さ
い導電被膜を被覆し、この導電被膜を介してハーフエッ
チングすることによりひさしと湾曲構造が実現でき、ア
ンカー効果を持たせることができる。
【０１７３】例えばＣｕ箔の上にＮｉを被着すると、塩
化第二鉄または塩化第二銅等でＣｕとＮｉが一度にエッ
チングでき、エッチングレートの差によりＮｉがひさし
と成って形成されるため好適である。
化第二鉄または塩化第二銅等でＣｕとＮｉが一度にエッ
チングでき、エッチングレートの差によりＮｉがひさし
と成って形成されるため好適である。
【０１７４】また、半導体チップの裏面が直接露出した
り、アイランドが露出するため、実装基板の導電路と熱
的に結合できるため、半導体装置の放熱性を高めること
ができる。よって半導体チップの温度を低下させること
ができ、その分半導体チップの駆動能力を向上させるこ
とができる。
り、アイランドが露出するため、実装基板の導電路と熱
的に結合できるため、半導体装置の放熱性を高めること
ができる。よって半導体チップの温度を低下させること
ができ、その分半導体チップの駆動能力を向上させるこ
とができる。
【０１７５】例えばパワーＭＯＳ、ＩＧＢＴ、ＳＩＴ、
大電流駆動用のトランジスタ、大電流駆動用のＩＣ（Ｍ
ＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等
は、好適である。
大電流駆動用のトランジスタ、大電流駆動用のＩＣ（Ｍ
ＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等
は、好適である。
【０１７６】
【発明の効果】以上の説明から明らかなように、本発明
の板状体は、導電被膜を介してリードやアイランドをハ
ーフエッチングできる構造を有する。更には板状体を表
から裏まで、プレスやエッチングで抜かず、途中で止め
リードフレームとして構成することもできる。このハー
フエッチングが採用できる構造により、リードとリード
の間隔を狭める事ができ、より微細なリードフレームが
可能となる。またリード、またはリードやアイランドは
板状体と一体で構成されるため、変形や反り等が抑制で
き、リードのタイバー、吊りリードを不要とする事がで
きる。更には、絶縁性樹脂を封止して完全に固定した
後、板状体の裏面を研磨やエッチングする事でリードや
アイランドの分離が可能となり、位置ずれも無く所定の
位置にリードやアイランドを配置することができる。し
かもリードを長くて引き回しても何ら問題なく配置する
ことができる。
の板状体は、導電被膜を介してリードやアイランドをハ
ーフエッチングできる構造を有する。更には板状体を表
から裏まで、プレスやエッチングで抜かず、途中で止め
リードフレームとして構成することもできる。このハー
フエッチングが採用できる構造により、リードとリード
の間隔を狭める事ができ、より微細なリードフレームが
可能となる。またリード、またはリードやアイランドは
板状体と一体で構成されるため、変形や反り等が抑制で
き、リードのタイバー、吊りリードを不要とする事がで
きる。更には、絶縁性樹脂を封止して完全に固定した
後、板状体の裏面を研磨やエッチングする事でリードや
アイランドの分離が可能となり、位置ずれも無く所定の
位置にリードやアイランドを配置することができる。し
かもリードを長くて引き回しても何ら問題なく配置する
ことができる。
【０１７７】また樹脂封止領域内に、リード全域が配置
されることで、従来リードとリードの間から発生したバ
リをなくすことができる。
されることで、従来リードとリードの間から発生したバ
リをなくすことができる。
【０１７８】またガイドピンと同一パターンが形成され
ていることにより、絶縁性樹脂で封止する際に、ガイド
ピンとして開口させることができる。また前もってガイ
ドピンを開口させておくことにより、封止用の金型のガ
イドピンにセットすることができ、精度の高い樹脂封止
が可能となる。
ていることにより、絶縁性樹脂で封止する際に、ガイド
ピンとして開口させることができる。また前もってガイ
ドピンを開口させておくことにより、封止用の金型のガ
イドピンにセットすることができ、精度の高い樹脂封止
が可能となる。
【０１７９】また板状体をＣｕを主材料で構成し、導電
被膜をＮｉ、ＡｇまたはＡｕ等で構成すると、導電被膜
をエッチングマスクとして活用することができ、更に
は、ハーフエッチングした際、その側面を湾曲構造にし
たり、リードやアイランドの表面に導電被膜によるひさ
しを形成することができ、アンカー効果を持たせた構造
とすることができる。従って絶縁性樹脂の裏面に位置す
るリード、アイランドの抜けを防止することができる。
被膜をＮｉ、ＡｇまたはＡｕ等で構成すると、導電被膜
をエッチングマスクとして活用することができ、更に
は、ハーフエッチングした際、その側面を湾曲構造にし
たり、リードやアイランドの表面に導電被膜によるひさ
しを形成することができ、アンカー効果を持たせた構造
とすることができる。従って絶縁性樹脂の裏面に位置す
るリード、アイランドの抜けを防止することができる。
【０１８０】またアイランド自身も、板状体と一体で構
成されるため、吊りリードを採用することなく構成する
ことができる。更には、アイランドの高さをリードの高
さよりも低くしたり、アイランドを省略することによ
り、半導体チップの高さを下げることができ、パッケー
ジ全体の厚みを薄くすることができる。
成されるため、吊りリードを採用することなく構成する
ことができる。更には、アイランドの高さをリードの高
さよりも低くしたり、アイランドを省略することによ
り、半導体チップの高さを下げることができ、パッケー
ジ全体の厚みを薄くすることができる。
【０１８１】また板状体またはリードフレームで製造さ
れる半導体装置は、半導体素子、リードやアイランド等
の導電路および絶縁性樹脂の必要最小限で構成され、資
源に無駄のない半導体装置となる。よってコストを大幅
に低減できる半導体装置を実現できる。また絶縁性樹脂
の被覆膜厚、導電箔の厚みを最適値にすることにより、
非常に小型化、薄型化および軽量化された半導体装置を
実現できる。
れる半導体装置は、半導体素子、リードやアイランド等
の導電路および絶縁性樹脂の必要最小限で構成され、資
源に無駄のない半導体装置となる。よってコストを大幅
に低減できる半導体装置を実現できる。また絶縁性樹脂
の被覆膜厚、導電箔の厚みを最適値にすることにより、
非常に小型化、薄型化および軽量化された半導体装置を
実現できる。
【０１８２】また導電路の裏面のみを絶縁性樹脂から露
出しているため、導電路の裏面が直ちに外部との接続に
供することができ、従来構造のフレキシブルシートの如
くスルーホール等の加工を不要にできる利点を有する。
出しているため、導電路の裏面が直ちに外部との接続に
供することができ、従来構造のフレキシブルシートの如
くスルーホール等の加工を不要にできる利点を有する。
【０１８３】しかも半導体素子がロウ材、Ａｕ、Ａｇ等
の導電被膜を介して直接アイランド固着されている場
合、アイランドの裏面が露出されてため、半導体素子か
ら発生する熱をアイランドを介して直接実装基板に熱を
伝えることができる。特にこの放熱により、パワー素子
の実装も可能となる。
の導電被膜を介して直接アイランド固着されている場
合、アイランドの裏面が露出されてため、半導体素子か
ら発生する熱をアイランドを介して直接実装基板に熱を
伝えることができる。特にこの放熱により、パワー素子
の実装も可能となる。
【０１８４】また本半導体装置は、分離溝の表面とリー
ドの表面は、実質一致している平坦な表面を有する構造
となっており、狭ピッチＱＦＰ等を実装基板に実装して
も、半導体装置自身をそのまま水平に移動できるので、
リードずれの修正が極めて容易となる。
ドの表面は、実質一致している平坦な表面を有する構造
となっており、狭ピッチＱＦＰ等を実装基板に実装して
も、半導体装置自身をそのまま水平に移動できるので、
リードずれの修正が極めて容易となる。
【０１８５】またリードやアイランドの側面が湾曲構造
をしており、更には表面にひさしが形成できる。よって
アンカー効果を発生させることができ、導電路の反り、
抜けを防止することができる。
をしており、更には表面にひさしが形成できる。よって
アンカー効果を発生させることができ、導電路の反り、
抜けを防止することができる。
【０１８６】また、絶縁性樹脂の被着時まで板状体で全
体を支持し、リードの分離、ダイシングは絶縁性樹脂が
支持基板となる。従って、従来例で説明した如く、フレ
キシブルシート等の支持基板が要らなくなり、コスト的
にも安価にできる。
体を支持し、リードの分離、ダイシングは絶縁性樹脂が
支持基板となる。従って、従来例で説明した如く、フレ
キシブルシート等の支持基板が要らなくなり、コスト的
にも安価にできる。
【図１】本発明の板状体を説明する図である。
【図２】本発明の板状体またはリードフレームを採用し
た半導体装置の製造方法を説明する図である。
た半導体装置の製造方法を説明する図である。
【図３】本発明の板状体またはリードフレームを採用し
た半導体装置の製造方法を説明する図である。
た半導体装置の製造方法を説明する図である。
【図４】本発明の板状体を説明する図である。
【図５】本発明の板状体またはリードフレームを採用し
た半導体装置の製造方法を説明する図である。
た半導体装置の製造方法を説明する図である。
【図６】本発明の板状体またはリードフレームを採用し
た半導体装置の製造方法を説明する図である。
た半導体装置の製造方法を説明する図である。
【図７】本発明の板状体を説明する図である。
【図８】本発明のリードフレームを説明する図である。
【図９】本発明の板状体またはリードフレームを採用し
た半導体装置の製造方法を説明する図である。
た半導体装置の製造方法を説明する図である。
【図１０】本発明の板状体またはリードフレームを採用
した半導体装置の製造方法を説明する図である。
した半導体装置の製造方法を説明する図である。
【図１１】本発明の板状体またはリードフレームを採用
した半導体装置の製造方法を説明する図である。
した半導体装置の製造方法を説明する図である。
【図１２】本発明の板状体またはリードフレームを採用
した半導体装置の製造方法を説明する図である。
した半導体装置の製造方法を説明する図である。
【図１３】リードフレームを説明する図である。
【図１４】リードフレームを説明する図である。
【図１５】リードフレームを説明する図である。
【図１６】リードフレームを説明する図である。
【図１７】リードフレームを説明する図である。
【図１８】本発明の板状体またはリードフレームを採用
した半導体装置の製造方法を説明する図である。
した半導体装置の製造方法を説明する図である。
【図１９】本発明の板状体またはリードフレームを採用
した半導体装置の製造方法を説明する図である。
した半導体装置の製造方法を説明する図である。
【図２０】本発明の板状体またはリードフレームを採用
した半導体装置の製造方法を説明する図である。
した半導体装置の製造方法を説明する図である。
【図２１】従来の半導体装置の実装構造を説明する図で
ある。
ある。
【図２２】従来のリードフレームを使った半導体装置の
製造方法を説明する図である。
製造方法を説明する図である。
【図２３】支持基板としてフレキシブルシートを採用し
た半導体装置を説明する図である。
た半導体装置を説明する図である。
５０ 板状体
５１ 導電被膜
５２ 第１の表面
５３ 第２の表面
５４ 一端
５５ 半導体素子搭載領域
５８ 絶縁性樹脂
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 真下 茂明
大阪府守口市京阪本通２丁目５番５号
三洋電機株式会社内
(72)発明者 大川 克実
大阪府守口市京阪本通２丁目５番５号
三洋電機株式会社内
(72)発明者 前原 栄寿
大阪府守口市京阪本通２丁目５番５号
三洋電機株式会社内
(72)発明者 高橋 幸嗣
群馬県伊勢崎市喜多町29番地 関東三洋
電子株式会社内
(56)参考文献 特開 昭59−208756（ＪＰ，Ａ)
特開 平11−330314（ＪＰ，Ａ)
特開 平11−251505（ＪＰ，Ａ)
特開 平11−195742（ＪＰ，Ａ)
特開 平11−195733（ＪＰ，Ａ)
特開 平10−247715（ＪＰ，Ａ)
特開 平２−240940（ＪＰ，Ａ)
米国特許6001671（ＵＳ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/50
H01L 23/12
H01L 23/28
H01L 21/56
Claims (20)
- 【請求項１】分離溝により分離されたアイランドと前記
アイランドに一端が近接するリードとを一単位としたユ
ニットがマトリックス状に形成され、 前記分離溝が形成されない厚み部分により前記アイラン
ドおよび前記リードは固定され、前記分離溝により凸状に形成された合わせマークを有
し、 前記アイランドの上面と前記リードの上面とは同一平面
上に位置することを特徴とするリードフレーム。 - 【請求項２】分離溝の底辺に位置する半導体素子搭載領
域と、前記分離溝により分離され且つ前記半導体搭載領
域に一端が近接するリードとを一単位としたユニットが
マトリックス状に形成され、 前記分離溝が形成されない厚み部分により前記リードは
固定され、前記分離溝により凸状に形成された合わせマークを有
し、 前記半導体搭載領域と前記リードの上面とは異なる平面
上に位置することを特徴とするリードフレーム。 - 【請求項３】前記合わせマークは、前記各ユニットの境
界に対応する箇所に設けられることを特徴とする請求項
１または請求項２記載のリードフレーム。 - 【請求項４】前記合わせマークは、少なくとも１本の直
線状に形成されることを特徴とする請求項１から請求項
３のいずれかに記載のリードフレーム。 - 【請求項５】前記合わせマークは、２本の直線状に形成
されることを特徴とする請求項１から請求項３のいずれ
かに記載のリードフレーム。 - 【請求項６】前記合わせマークの長手方向の延在方向
は、分割時に用いるブレードの向きに沿うことを特徴と
する請求項１から請求項５のいずれかに記載のリードフ
レーム。 - 【請求項７】前記合わせマークは、エッチングにより形
成されることを特徴とする請求項１または請求項２記載
のリードフレーム。 - 【請求項８】少なくとも前記リードの電気的接続部分に
は、Ｎｉ、Ａｕ、ＡｇまたはＰｄから成る導電被膜が形
成されることを特徴とする請求項１または請求項２記載
のリードフレーム。 - 【請求項９】前記リードフレームの相対向する側辺に
は、ガイドピンが挿入されるガイド孔が形成されている
ことを特徴とする請求項１または請求項２記載のリード
フレーム。 - 【請求項１０】前記アイランドは、前記リードの先端に
囲まれるように形成されることを特徴とする請求項１記
載のリードフレーム。 - 【請求項１１】前記リードフレームは、Ｃｕ、Ａｌ、Ｆ
ｅ−Ｎｉ合金、Ｃｕ−Ａｌの積層体またはＡｌ−Ｃｕ−
Ａｌの積層体から成ることを特徴とする請求項１または
請求項２記載のリードフレーム。 - 【請求項１２】前記リードまたは前記アイランドの側面
は、アンカー構造を有することを特徴とした請求項１ま
たは請求項２記載のリードフレーム。 - 【請求項１３】分離溝により分離されたアイランドとリ
ードとから成るユニットをマトリックス状に有 し且つ前
記分離溝により凸状に形成された合わせマークを有する
リードフレームを用意する工程と、 前記リードフレームのアイランドに半導体素子を固着
し、前記半導体素子と前記リードとを電気的に接続する
工程と、前記半導体素子、前記アイランド、前記リードおよび前
記合わせマークが封止されるように前記リードフレーム
を絶縁性樹脂でモールドする工程と、 前記絶縁性樹脂が露出するまで前記リードフレームの裏
面を取り除くことにより、前記リードを分離させ、前記
合わせマークを前記リードフレームの裏面に露出させる
工程と、 前記合わせマークを用いて、前記各ユニットの境界に位
置する前記絶縁性樹脂を切断することにより個々の半導
体装置に分割する工程とを有することを特徴とする半導
体装置の 製造方法。 - 【請求項１４】分離溝の底辺に位置する半導体素子搭載
領域と前記分離溝により分離されるリードとから成るユ
ニットをマトリックス状に有し且つ前記分離溝により凸
状に形成された合わせマークを有するリードフレームを
用意する工程と、 前記リードフレームの半導体素子搭載領域に半導体素子
を固着し、前記半導体素子と前記リードとを電気的に接
続する工程と、前記半導体素子、前記リードおよび前記合わせマークが
封止されるように前記リードフレームを絶縁性樹脂でモ
ールドする工程と、 前記絶縁性樹脂が露出するまで前記リードフレームの裏
面を取り除くことにより、前記リードを分離させ、前記
合わせマークを前記リードフレームの裏面に露出させる
工程と、 前記合わせマークを用いて、前記各ユニットの境界に位
置する前記絶縁性樹脂を切断することにより個々の半導
体装置に分割する工程とを有することを特徴とする半導
体装置の 製造方法。 - 【請求項１５】前記ユニットおよび前記合わせマークの
形成は、エッチングにより行うことを特徴とする請求項
１３または請求項１４記載の半導体装置の製造方法。 - 【請求項１６】前記各ユニットの境界に対応する箇所に
前記合わせマークを設けることを特徴とする請求項１３
または請求項１４記載の半導体装置の製造方法。 - 【請求項１７】前記リードフレームの裏面は平坦面であ
り、前記モールドの工程で用いる下金型に前記リードフ
レームの裏面が当接することを特徴とする請求項１３ま
たは請求項１４記載の半導体装置の製造方法。 - 【請求項１８】前記下金型に設けた吸引手段により、前
記リードフレームの裏面を吸引することを特徴とする請
求項１７記載の半導体装置の製造方法。 - 【請求項１９】前記合わせマークを用いて、前記絶縁性
樹脂を切断するブレードと前記ユニットとの相対的位置
を調整することを特徴とする請求項１３または請求項１
４記載の半導体装置の製造方法。 - 【請求項２０】前記合わせマークを用いて、前記絶縁性
樹脂を切断するブレードと前記リードフレームとの相対
的位置を調整することを特徴とする請求項１３または請
求項１４記載の半導体装置の製造方法。 0001614
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000135284A JP3510841B2 (ja) | 2000-05-09 | 2000-05-09 | 板状体、リードフレームおよび半導体装置の製造方法 |
| EP20000308479 EP1154478A3 (en) | 2000-05-09 | 2000-09-27 | Sheet-like board member, lead frame, and manufacture of a semiconductor device |
| CNB011032146A CN1237611C (zh) | 2000-05-09 | 2001-02-05 | 板状体、引线框和半导体装置的制造方法 |
| TW90102609A TW516198B (en) | 2000-05-09 | 2001-02-07 | Manufacturing method of plate body, lead frame, and semiconductor device |
| KR10-2001-0006326A KR100381349B1 (ko) | 2000-05-09 | 2001-02-09 | 판형체, 리드 프레임 및 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000135284A JP3510841B2 (ja) | 2000-05-09 | 2000-05-09 | 板状体、リードフレームおよび半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001320006A JP2001320006A (ja) | 2001-11-16 |
| JP3510841B2 true JP3510841B2 (ja) | 2004-03-29 |
Family
ID=18643391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000135284A Expired - Fee Related JP3510841B2 (ja) | 2000-05-09 | 2000-05-09 | 板状体、リードフレームおよび半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP1154478A3 (ja) |
| JP (1) | JP3510841B2 (ja) |
| KR (1) | KR100381349B1 (ja) |
| CN (1) | CN1237611C (ja) |
| TW (1) | TW516198B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102169864B (zh) * | 2010-02-26 | 2015-06-17 | 飞思卡尔半导体公司 | 引线框架片材 |
| JP2012195497A (ja) * | 2011-03-17 | 2012-10-11 | Sumitomo Electric Ind Ltd | 半導体装置及び半導体装置の製造方法 |
| CN107994004A (zh) * | 2011-07-22 | 2018-05-04 | 超大规模集成电路技术有限责任公司 | 堆叠式管芯半导体封装体 |
| JP5940257B2 (ja) * | 2011-08-01 | 2016-06-29 | 株式会社三井ハイテック | リードフレーム及びリードフレームの製造方法並びにこれを用いた半導体装置 |
| US11309273B2 (en) * | 2017-05-19 | 2022-04-19 | Shindengen Electric Manufacturing Co., Ltd. | Electronic module |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6001671A (en) | 1996-04-18 | 1999-12-14 | Tessera, Inc. | Methods for manufacturing a semiconductor package having a sacrificial layer |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208756A (ja) * | 1983-05-12 | 1984-11-27 | Sony Corp | 半導体装置のパツケ−ジの製造方法 |
| JPH02240940A (ja) * | 1989-03-15 | 1990-09-25 | Matsushita Electric Ind Co Ltd | 集積回路装置の製造方法 |
| JP3137323B2 (ja) * | 1997-03-04 | 2001-02-19 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP3877401B2 (ja) * | 1997-03-10 | 2007-02-07 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JPH113953A (ja) * | 1997-06-10 | 1999-01-06 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| JP3521758B2 (ja) * | 1997-10-28 | 2004-04-19 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JPH11163024A (ja) * | 1997-11-28 | 1999-06-18 | Sumitomo Metal Mining Co Ltd | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 |
| JPH11195742A (ja) * | 1998-01-05 | 1999-07-21 | Matsushita Electron Corp | 半導体装置及びその製造方法とそれに用いるリードフレーム |
| JPH11251505A (ja) * | 1998-03-04 | 1999-09-17 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
| JP3862411B2 (ja) * | 1998-05-12 | 2006-12-27 | 三菱電機株式会社 | 半導体装置の製造方法及びその構造 |
| JP3436159B2 (ja) * | 1998-11-11 | 2003-08-11 | 松下電器産業株式会社 | 樹脂封止型半導体装置の製造方法 |
| KR101665610B1 (ko) * | 2011-10-10 | 2016-10-24 | 웨이브라이트 게엠베하 | 인간 눈 수술을 위한 장치 및 방법 |
-
2000
- 2000-05-09 JP JP2000135284A patent/JP3510841B2/ja not_active Expired - Fee Related
- 2000-09-27 EP EP20000308479 patent/EP1154478A3/en not_active Withdrawn
-
2001
- 2001-02-05 CN CNB011032146A patent/CN1237611C/zh not_active Expired - Fee Related
- 2001-02-07 TW TW90102609A patent/TW516198B/zh not_active IP Right Cessation
- 2001-02-09 KR KR10-2001-0006326A patent/KR100381349B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6001671A (en) | 1996-04-18 | 1999-12-14 | Tessera, Inc. | Methods for manufacturing a semiconductor package having a sacrificial layer |
Also Published As
| Publication number | Publication date |
|---|---|
| TW516198B (en) | 2003-01-01 |
| CN1323065A (zh) | 2001-11-21 |
| KR20010103565A (ko) | 2001-11-23 |
| JP2001320006A (ja) | 2001-11-16 |
| EP1154478A3 (en) | 2004-04-07 |
| CN1237611C (zh) | 2006-01-18 |
| EP1154478A2 (en) | 2001-11-14 |
| KR100381349B1 (ko) | 2003-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6596564B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3883784B2 (ja) | 板状体および半導体装置の製造方法 | |
| US6909178B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6294830B1 (en) | Microelectronic assembly with conductive terminals having an exposed surface through a dielectric layer | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| US6855577B2 (en) | Semiconductor devices having different package sizes made by using common parts | |
| US7125798B2 (en) | Circuit device and manufacturing method of circuit device | |
| JP3778773B2 (ja) | 板状体および半導体装置の製造方法 | |
| JP4408475B2 (ja) | ボンディングワイヤを採用しない半導体装置 | |
| JP2002083903A (ja) | 半導体装置およびその製造方法 | |
| JP3510841B2 (ja) | 板状体、リードフレームおよび半導体装置の製造方法 | |
| JP4334047B2 (ja) | 半導体装置とその製造方法 | |
| JP3691335B2 (ja) | 回路装置の製造方法 | |
| JP2003046054A (ja) | 板状体、リードフレームおよび半導体装置の製造方法 | |
| JP3639495B2 (ja) | 回路装置の製造方法 | |
| JP4751585B2 (ja) | 半導体装置の製造方法 | |
| JP3963914B2 (ja) | 半導体装置 | |
| JP4723776B2 (ja) | 半導体装置の製造方法 | |
| JP3778783B2 (ja) | 回路装置およびその製造方法 | |
| JP3691328B2 (ja) | 回路装置および回路モジュール | |
| JP2002237545A (ja) | 回路装置の製造方法 | |
| JP2003100984A (ja) | 回路モジュール | |
| JP2001284377A (ja) | 半導体装置およびその製造方法 | |
| JP2003100981A (ja) | 回路モジュール | |
| JP2002026180A (ja) | 回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031226 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |