JP2012195497A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012195497A JP2012195497A JP2011059339A JP2011059339A JP2012195497A JP 2012195497 A JP2012195497 A JP 2012195497A JP 2011059339 A JP2011059339 A JP 2011059339A JP 2011059339 A JP2011059339 A JP 2011059339A JP 2012195497 A JP2012195497 A JP 2012195497A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- thermosetting resin
- semiconductor device
- lead
- resin portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49558—Insulating layers on lead frames, e.g. bridging members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】リードに熱が印加されてもリードがより抜け落ちにくい半導体装置及びその製造方法を提供する。
【解決手段】半導体装置10は、半導体チップ14と、半導体チップが搭載されるチップ搭載面12aを有するダイパッド12と、半導体チップ14に電気的に接続される第1のリード18と、第1のリード18の上記端部をダイパッド12に固定する熱硬化性樹脂部22と、半導体チップ14、ダイパッド12及び熱硬化性樹脂部22を封止する熱可塑性樹脂部24とを備える。
【選択図】図1
【解決手段】半導体装置10は、半導体チップ14と、半導体チップが搭載されるチップ搭載面12aを有するダイパッド12と、半導体チップ14に電気的に接続される第1のリード18と、第1のリード18の上記端部をダイパッド12に固定する熱硬化性樹脂部22と、半導体チップ14、ダイパッド12及び熱硬化性樹脂部22を封止する熱可塑性樹脂部24とを備える。
【選択図】図1
Description
本発明は、半導体装置及び半導体装置の製造方法に関する。
半導体装置の一例として樹脂封止型の半導体装置が知られている。樹脂封止型の半導体装置は、リードフレームのダイパッドに半導体チップが搭載されており、半導体チップ及びダイパッドが樹脂によってモールドされている。リードフレームは、半導体チップにワイヤーボンディングされるリードを備えており、このようなリードの半導体チップとの接続側の端部は、樹脂により半導体チップと一緒にモールドされる。上記モールドに使用される樹脂は、特許文献1,2に示されているように、ポリフェニレンサルファイド樹脂(PPS樹脂)といった熱可塑性樹脂である。
従来の技術では、ワイヤーボンディングによって半導体チップに電気的に接続されるリードは、熱可塑性樹脂によってダイパッドに固定されている。そのため、半導体装置を回路基板といった他の部材に固定する場合、半田こて等で局所的な加熱がリードに加えられると、熱可塑性樹脂が軟化して、リードが熱可塑性樹脂で構成される封止部から抜け落ちる場合があった。
本発明は、リードに熱が印加されてもリードがより抜け落ちにくい半導体装置及びその製造方法を提供することを目的とする。
本発明の一側面に係る半導体装置は、半導体チップと、半導体チップが搭載されるチップ搭載面を有するダイパッドと、半導体チップに電気的に接続される端部を有する第1のリードと、第1のリードの端部をダイパッドに対して固定する熱硬化性樹脂部と、半導体チップ、ダイパッド及び熱硬化性樹脂部を封止する熱可塑性樹脂部とを備える。
このような形態によれば、第1のリードは、熱硬化性樹脂部によってダイパッドに固定されているので、第1のリードに熱が印加されても、熱可塑性樹脂部から第1のリードが抜け落ちにくい。
一実施形態においては、熱硬化性樹脂部は、ダイパッドのチップ搭載面及び側面の少なくとも一方の第1のリード側の領域の一部に被さっていてもよい。この場合、熱硬化性樹脂部がダイパッドにより確実に固定され得る。
一実施形態においては、熱可塑性樹脂部は、熱硬化性樹脂部を覆っていてもよい。この場合、熱可塑性樹脂部と熱硬化性樹脂部との密着性が向上するので、熱硬化性樹脂部が熱可塑性樹脂部から抜けにくい。
一実施形態においては、ダイパッドのうち熱硬化性樹脂部が被さる領域の一部には、凹部及び凸部の少なくとも一方が形成されていてもよい。このような凹部及び凸部の少なくとも一方により熱硬化性樹脂部がダイパッドにより強固に固定され得る。
一実施形態においては、半導体装置は、ダイパッドに一体的に連結される第2のリードを備えてもよい。
一実施形態においては、ダイパッドにおけるチップ搭載面と反対側の面は、熱硬化性樹脂部及び熱可塑性樹脂部によって覆われていなくてもよい。この場合、チップ搭載面と対向するダイパッドの面は、放熱面として機能し得る。
本発明の他の側面は半導体装置の製造方法に関する。半導体装置の製造方法は、 半導体チップをダイパッドのチップ搭載面に搭載する工程と、半導体チップと、第1のリードの端部とを電気的に接続する工程と、第1のリードの端部をダイパッドに熱硬化性樹脂によって固定する工程と、熱硬化性樹脂、半導体チップ及びダイパッドを、熱可塑性樹脂によって封止する工程と、を備える。
かかる方法によれば、第1のリードは、熱硬化性樹脂によってダイパッドに固定される。そのため、第1のリードに熱が印加されても、熱可塑性樹脂によって封止された部分から第1のリードがより抜け落ちにくい。
本発明によれば、リードに熱が印加されてもより抜け落ちにくい半導体装置及びその製造方法が提供され得る。
以下、図面を参照して本発明の実施形態について説明する。図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。図面の寸法比率は、説明のものと必ずしも一致していない。
図1及び図2を利用して、一実施形態に係る半導体装置について説明する。図1は、一実施形態に係る半導体装置の斜視図である。図2は、図1のII−II線に沿った断面図である。説明のために、図1では、半導体装置の一部を切り欠いて示している。
半導体装置10は、樹脂封止型の半導体装置である。半導体装置10は、図1及び図2に示すように、ダイパッド12と、半導体チップ14と、3本のリード16,18,20と、熱硬化性樹脂部22と、熱可塑性樹脂部24とを備える。樹脂封止型の半導体装置10のパッケージ形態の例は一般的なTOシリーズである。TOシリーズの例はTO−247、TO−220、TO−263(D2―PAK)、TO−252(D−PAK)を含む。
ダイパッド12は板状を呈している。ダイパッド12の平面視形状の一例は、図1及び図2に示すように、長方形である。ダイパッド12を構成する材料の例は銅を含む。ダイパッド12には、板厚方向にダイパッド12を貫通する貫通孔26が形成されている。貫通孔26は、半導体装置10を他の部材などに、例えば螺子止めなどによって固定される際に、螺子を通すための孔である。ダイパッド12は、半導体チップ14が搭載されるチップ搭載面12aを有する。
半導体チップ14は、チップ搭載面12aの所定位置に搭載される。半導体チップ14の例は、MOS−FET、ダイオードを含む。半導体チップ14は、鉛入り金属半田、鉛を含まない金属半田又は導電性樹脂を利用してチップ搭載面12aに接着されることによって、チップ搭載面12aに実装され得る。
3本のリード16,18,20は、ダイパッド12と共にリードフレームを構成する。3本のリード16,18,20のうち中央のリード(第2のリード)16は、ダイパッド12の端部に機械的に一体的に連結されている。ダイパッド12は導電性を有するので、リード16とダイパッド12とは電気的に接続されている。そして、導電性を有するダイパッド12のチップ搭載面12aに、半導体チップ14が例示した金属半田等によって接着されていることから、リード16と半導体チップ14とが電気的に接続されることになる。リード16の材料の例はダイパッド12の材料と同じ材料を含む。リード16が連結されたダイパッド12は、リード16がダイパッド12に直接機械的に連結されているように作製されていればよく、例えば、金属板といった導電性を有する板材を、プレス加工などを利用して一体的に成形することによって作製され得る。
リード16の両側のリード(第1のリード)18,20は、それぞれ半導体チップ14に、接続用ラインとしてのワイヤー28A,28Bによって電気的に接続されている。ワイヤー28A,28Bの例はアルミ線、アルミリボン、金線、金リボン、銅線を含む。リード18,20の材料の例は銅(Cu)及びCu合金を含む。半導体チップ14がMOS−FETである場合、リード16は、ドレイン端子に対応し、リード18,20の一方はソース端子に対応し、リード18,20の他方はゲート端子に対応する。リード18,20は、熱硬化性樹脂部22によってダイパッド12に固定されている。
熱硬化性樹脂部22は、ワイヤー28A,28Bの一端が接続されるリード18,20の端部18a,20a(図2参照)を内側に含む。熱硬化性樹脂部22は、例えば、トランスファーモールドなどによって形成され得る。熱硬化性樹脂部22を構成する熱硬化性樹脂の例はエポキシ樹脂を含む。熱硬化性樹脂部22の外形形状の一例は図1に示すように略直方体である。図2に示した熱硬化性樹脂部22の短辺方向の長さt1の例は2.5mm〜3.0mmであり、長辺方向の長さt2(図2参照)の例は17.5mm〜18.0mmである。
一実施形態において、熱硬化性樹脂部22はダイパッド12の端部を覆い得る。換言すれば、ダイパッド12のリード16,18,20側のうち、側面12bから側面12c側に向かう方向において側面12bから所定距離t3の部分が熱硬化性樹脂部22に食い込んでいる。この場合、熱硬化性樹脂部22は、ダイパッド12の側面12b並びに側面12d及びチップ搭載面12aの側面12b側の一部の領域に被さっている。上記所定距離t3の例は0.5mm〜1.5mmであり、より具体的な例は0.5mmである。
熱可塑性樹脂部24は、半導体チップ14、ダイパッド12及び熱硬化性樹脂部22を封止する。リード16,18,20のうち熱可塑性樹脂部24の内側の部分は、いわゆるインナーリード部であり、リード16,18,20のうち熱可塑性樹脂部24の外側の部分は、アウターリード部である。熱可塑性樹脂部24の外形形状の一例は、図1に示すように、略直方体である。この場合、熱可塑性樹脂部24の外形寸法の例は20.0mm(図1のtaの長さ)×24.0mm(図1のtbの長さ)×4.80mm(図1のtcの長さ)である。熱可塑性樹脂部24を構成する熱硬化性樹脂の例はポリフェニレンサルファイド樹脂(PPS樹脂)、液晶ポリマーを含む。熱可塑性樹脂部24は、半導体チップ14、ダイパッド12及び熱硬化性樹脂部22を熱可塑性樹脂でモールドすることによって形成され得る。熱可塑性樹脂部24には、ダイパッド12の貫通孔26の中心軸線を中心軸線とする貫通孔28が形成されている。貫通孔28は、貫通孔26と同様に螺子止めなどの際などに螺子が通される孔である。貫通孔28の直径は、貫通孔26の直径より小さい。
一実施形態において、熱可塑性樹脂部24の外形寸法は、ダイパッド12の板厚方向及び幅方向において熱硬化性樹脂部22の外形寸法より大きい。この場合、熱可塑性樹脂部24が熱硬化性樹脂部22を覆っている。この構成では、熱硬化性樹脂部22の面22a及び面22b等が熱可塑性樹脂とより確実に接するため、熱可塑性樹脂部24と熱硬化性樹脂部22との密着性がより向上する。チップ搭載面12aの法線方向(板厚方向)において、熱可塑性樹脂部24の表面24aと、熱硬化性樹脂部22の面22aとの間の距離t4の例は0.5mm〜1.5mmであり、より具体的な例は0.5mmである。同様に、側面12dの法線方向(幅方向)において、熱可塑性樹脂部24の側面24bと、熱硬化性樹脂部22の面22bとの間の距離t5の例は、0.5mm〜1.5mmであり、より具体的な例は0.5mmである。ここでは、側面12c側について説明したが、側面12eの法線方向においても同様である。
一実施形態において、ダイパッド12のチップ搭載面12aと反対側の面である底面12fは開放され得る。換言すれば、底面12fは熱硬化性樹脂部22及び熱可塑性樹脂によって覆われていない面であり得る。この場合、底面12fは放熱面として機能し得る。
図3〜図5を利用して半導体装置10の製造方法の一例について説明する。図3〜図5は、図1に示した半導体装置10の製造方法の一例を説明するための図面である。
まず、図3に示すように、リード16が一端部に一体的に連結されたダイパッド12のチップ搭載面12aに半導体チップ14を搭載する。半導体チップ14は、例えば鉛入り金属ハンダ等を利用してチップ搭載面12aに接着されることによってチップ搭載面12aに搭載され得る。
次の工程において、図4に示すように、リード18,20をリード16の両側に配置し、リード18,20の端部18a,20aと半導体チップ14とをワイヤー28A,28によって接続する。すなわち、リード18,20の端部18a,20aを半導体チップ14に、いわゆるワイヤーボンディングする。その後の工程において、図4に示すように、リード18,20の端部18a,20aを、エポキシ樹脂といった熱硬化性樹脂によってダイパッド12に固定する。これにより、熱硬化性樹脂部22が形成される。熱硬化性樹脂部22は、リード18,20の端部18a,20aとダイパッド12の一端部とが熱硬化性樹脂によって例えばトランスファーモールドされて形成され得る。熱硬化性樹脂部22は、図1及び図2を利用して説明したように、ダイパッド12の端部に被されるように形成され得る。
続く工程において、半導体チップ14、ダイパッド12及び熱硬化性樹脂部22を、PPS樹脂又は液晶ポリマーといった熱可塑性樹脂によって封止する。これにより、図5に示す熱可塑性樹脂部24を有する半導体装置10が完成する。熱可塑性樹脂による封止は、図4に示した成型体を、例えば射出成型機によってモールドすることによって為され得る。この際、熱可塑性樹脂部24は、図1及び図2を利用して説明したように、熱可塑性樹脂部24の外面と熱硬化性樹脂部22の外面との間に所定の幅を有するように形成され得る。
上記に例示した製造方法では、ダイパッド12の底面12fは、熱硬化性樹脂及び熱可塑性樹脂によって覆われないとすることできる。
以上説明した、熱可塑性樹脂部24によってパッケージされた半導体装置10では、リード18,20が熱可塑性樹脂ではなく熱硬化性樹脂部22によってダイパッド12に固定されている。そのため、回路基板などといった他の部材に半導体装置10を接続する場合等において、リード18,20が半田こて等によって局所的に熱せられたとしても、リード18,20が、封止部としての熱可塑性樹脂部24からより抜け落にくい。換言すれば、リード18,20がダイパッド12に対して安定的に固定され得る。
また、半導体チップ14がMOS−FET、特にSiC又はGaNを利用したパワーMOS−FET等であると、MOS−FET等が駆動されてより高い熱が生じる場合がある。このような場合であっても、半導体装置10では、熱硬化性樹脂部22によってリード18,20をダイパッド12に固定していることから、リード18,20が熱可塑性樹脂部24から抜け落ち難い。その結果、リード18,20がダイパッド12に対して安定的に固定され得る。従って、半導体装置10の構成は、MOS―FET、特にSiC又はGaNを利用したパワーMOS−FET等といった発熱量が多い半導体チップ14を備える装置において、有効な構成である。
一実施形態においては、熱硬化性樹脂部22がダイパッド12の端部に被さっているので、熱硬化性樹脂部22がより強固にダイパッド12に接合される。そのため、リード18,20が、樹脂封止領域から更に抜け落ちにくい。
更に、一実施形態においては、熱硬化性樹脂部22の外形寸法は、熱可塑性樹脂部24の外形寸法より、小さいので、熱硬化性樹脂部22の外面と熱可塑性樹脂部24の外面との間には、熱可塑性樹脂が充填されている。この場合、熱硬化性樹脂部22と熱可塑性樹脂部24とがより密着するので、熱可塑性樹脂部24から熱硬化性樹脂部22がより抜け落ちにくい。
これまでの説明では、ダイパッド12の表面はほぼ平坦である。しかしながら、一実施形態において、ダイパッドの端面側の端部のうち熱硬化性樹脂部によって覆われる領域に、凹部または凸部が形成されていてもよい。
図6は、ダイパッドの他の実施形態の斜視図である。図6では、説明のために、熱硬化性樹脂部22の外形を二点鎖線で示している。また、図6では、リード16も一緒に示している。図6に示したダイパッド30では、側面12d,12eにそれぞれ凹部32A,32Bが形成されると共に、側面12d側から側面12e側に延在する凹部32Cがチップ搭載面12aに形成されている。凹部32A,32B,32Cの形状の例はくさび状を含む。
このように凹部32A,32B,32Cが形成されることによって、熱硬化性樹脂部22がダイパッド30の側面12b側の端部に噛み合いやすく、熱硬化性樹脂部22がダイパッド30の端部に、より安定的に固定され得る。その結果、熱硬化性樹脂部22とダイパッド30との接合はより強固である。
更に、図6に示した凹部32A,32B,32Cの代わりに、凸部が形成されてもよい。凸部の例は凸部の断面形状が三角形状のものを含む。或いは、凹部32A,32B,32Cの代わりに、凹部及び凸部からなる凹凸形状が形成されていてもよい。凹凸形状の例は鋸波状も含む。更にまた、図6では、側面12d,12e及びチップ搭載面12aに凹部32A,32B,32Cがそれぞれ形成されている形態を例示している。しかしながら、凹部は、ダイパッド30の端部において熱硬化性樹脂部22によって覆われる領域の一部に形成されていればよい。例えば、側面12d,12e及びチップ搭載面12aの何れかのみに形成されていてもよい。これは、凹部に代えて、前述したように凸部が形成されている場合や、凹部及び凸部からなる凹凸形状が形成されている場合も同様である。
半導体装置10の構成では、熱硬化性樹脂部22は、側面12dから側面12eにかけてダイパッド12の端部全体を覆っている。しかしながら、図7及び図8に示すように、熱硬化性樹脂部22は、各リード18,20の端部18a,20aに対応してそれぞれ設けられていればよい。図7は、本発明に係る半導体装置の他の実施形態の斜視図である。図8は、図7に示した半導体装置において、熱可塑性樹脂によるモールド成形前の状態を示す図面である。
図7及び図8に示すように、半導体装置34は、熱硬化性樹脂部22が、ダイパッド12とリード16との連結部分を覆っていない点で、半導体装置10の構成と相違する。しかしながら、その他の構成において、半導体装置34の構成は、半導体装置10の構成と同様である。半導体装置34は、図8に示されている半導体チップ14、ダイパッド12及び熱硬化性樹脂部22,22を熱可塑性樹脂によってモールドすることによって製造され得る。
半導体装置34においても、熱硬化性樹脂を利用してリード18,20の端部18a,20aがダイパッド12に固定されているので、半導体装置10と同様の作用効果を有する。また、半導体装置34においても、ダイパッド12の代わりに、図6を利用して説明したように、凹部、凸部、または、凹部及び凸部からなる凹凸形状が形成されているダイパッド30が採用されてもよい。
以上、本発明の種々の実施形態について説明したが、本発明は、上記に例示した種々の実施形態に限定されず、本発明の趣旨を逸脱しない範囲で種々の変形が可能である。
例えば、ダイパッド12,30に対して、第1のリードとしてのリード18,20及び第2のリードとしてのリード16が設けられているとして説明した。しかしながら、半導体チップ14の構成によっては、第2のリードを備えない構成であってもよい。更に、第1のリードは、2本に限定されず、1本でもよいし、3本以上でもよい。また、本発明は、アナログIC、ディジタルIC、CPU、メモリなどといった半導体装置にも適用可能である。
10,34…半導体装置、12,30…ダイパッド、12a…チップ搭載面、12f…底面(チップ搭載面と反対側の面)、14…半導体チップ、16…リード(第2のリード)、18,20…リード(第1のリード)、18a,20a…端部(第1のリードの端部)、22…熱硬化性樹脂部、22a,22b…熱硬化性樹脂部の面、24…熱可塑性樹脂部、24a,24b…熱可塑性樹脂部の面、32A,32B,32C…凹部。
Claims (7)
- 半導体チップと、
前記半導体チップが搭載されるチップ搭載面を有するダイパッドと、
前記半導体チップに電気的に接続される端部を有する第1のリードと、
前記第1のリードの前記端部を前記ダイパッドに対して固定する熱硬化性樹脂部と、
前記半導体チップ、前記ダイパッド及び前記熱硬化性樹脂部を封止する熱可塑性樹脂部と
を備える、
半導体装置。 - 前記熱硬化性樹脂部は、前記ダイパッドの前記チップ搭載面及び側面の少なくとも一方の前記第1のリード側の領域の一部に被さっている、
請求項1記載に半導体装置。 - 前記熱可塑性樹脂部は、前記熱硬化性樹脂部を覆っている、請求項1又は2記載の半導体装置。
- 前記ダイパッドのうち前記熱硬化性樹脂部が被さる領域の一部には、凹部及び凸部の少なくとも一方が形成されている、請求項2又は3記載の半導体装置。
- 前記ダイパッドに一体的に連結される第2のリードを備える、
請求項1〜4の何れか一項記載の半導体装置。 - 前記ダイパッドにおける前記チップ搭載面と反対側の面は、前記熱硬化性樹脂部及び前記熱可塑性樹脂部によって覆われていない、
請求項1〜5の何れか一項記載の半導体装置。 - 半導体チップをダイパッドのチップ搭載面に搭載する工程と、
前記半導体チップと、第1のリードの端部とを電気的に接続する工程と、
前記第1のリードの端部を前記ダイパッドに熱硬化性樹脂によって固定する工程と、
前記熱硬化性樹脂、前記半導体チップ及び前記ダイパッドを、熱可塑性樹脂によって封止する工程と、
を備える、
半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011059339A JP2012195497A (ja) | 2011-03-17 | 2011-03-17 | 半導体装置及び半導体装置の製造方法 |
CN2011800685910A CN103392230A (zh) | 2011-03-17 | 2011-12-27 | 半导体装置及半导体装置的制造方法 |
EP11860828.0A EP2688098B1 (en) | 2011-03-17 | 2011-12-27 | Semiconductor device and method for manufacturing semiconductor device |
PCT/JP2011/080328 WO2012124239A1 (ja) | 2011-03-17 | 2011-12-27 | 半導体装置及び半導体装置の製造方法 |
TW101103406A TW201241977A (en) | 2011-03-17 | 2012-02-02 | Semiconductor device and method of manufacturing the same |
US13/420,331 US8659129B2 (en) | 2011-03-17 | 2012-03-14 | Semiconductor device and method of manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011059339A JP2012195497A (ja) | 2011-03-17 | 2011-03-17 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012195497A true JP2012195497A (ja) | 2012-10-11 |
Family
ID=46827817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011059339A Pending JP2012195497A (ja) | 2011-03-17 | 2011-03-17 | 半導体装置及び半導体装置の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8659129B2 (ja) |
EP (1) | EP2688098B1 (ja) |
JP (1) | JP2012195497A (ja) |
CN (1) | CN103392230A (ja) |
TW (1) | TW201241977A (ja) |
WO (1) | WO2012124239A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10431528B2 (en) * | 2016-02-08 | 2019-10-01 | Mitsubishi Electric Corporation | Semiconductor device |
US10720379B2 (en) * | 2018-12-19 | 2020-07-21 | Cree, Inc. | Robust integrated circuit package |
EP3872848A1 (en) * | 2020-02-27 | 2021-09-01 | Littelfuse, Inc. | Metal tab for chip assembly |
KR102499825B1 (ko) * | 2021-02-05 | 2023-02-14 | 파워마스터반도체 주식회사 | 패키지형 전력 반도체 장치 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62229961A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 樹脂封止型半導体装置 |
JP2001320006A (ja) * | 2000-05-09 | 2001-11-16 | Sanyo Electric Co Ltd | 板状体、リードフレームおよび半導体装置の製造方法 |
JP2002261187A (ja) * | 2000-12-28 | 2002-09-13 | Hitachi Ltd | 半導体装置 |
JP2004133516A (ja) * | 2002-10-08 | 2004-04-30 | Renesas Technology Corp | Icカードおよびその製造方法 |
US20040084758A1 (en) * | 2002-11-04 | 2004-05-06 | Siliconware Precision Industries, Ltd. | Semiconductor package with lead frame as chip carrier and method for fabricating the same |
JP2009302209A (ja) * | 2008-06-11 | 2009-12-24 | Nec Electronics Corp | リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57147260A (en) * | 1981-03-05 | 1982-09-11 | Matsushita Electronics Corp | Manufacture of resin-sealed semiconductor device and lead frame used therefor |
EP0206771B1 (en) * | 1985-06-20 | 1992-03-11 | Kabushiki Kaisha Toshiba | Packaged semiconductor device |
JP2778608B2 (ja) | 1992-02-10 | 1998-07-23 | 日本電気株式会社 | 樹脂モールド型半導体装置の製造方法 |
US5358905A (en) * | 1993-04-02 | 1994-10-25 | Texas Instruments Incorporated | Semiconductor device having die pad locking to substantially reduce package cracking |
JPH09116045A (ja) * | 1995-10-13 | 1997-05-02 | Dainippon Printing Co Ltd | リードフレームを用いたbgaタイプの樹脂封止型半導体装置およびその製造方法 |
JPH09275178A (ja) * | 1996-04-03 | 1997-10-21 | Matsushita Electric Ind Co Ltd | 半導体パッケージとその製造方法 |
JP2000012583A (ja) | 1998-06-25 | 2000-01-14 | Matsushita Electric Works Ltd | 半導体の封止成形方法 |
US20020117740A1 (en) * | 2001-02-28 | 2002-08-29 | Advanced Semiconductor Engineering Inc. | Lead frame for plastic molded type semiconductor package |
JP4053962B2 (ja) * | 2003-10-15 | 2008-02-27 | 株式会社東芝 | 半導体装置 |
-
2011
- 2011-03-17 JP JP2011059339A patent/JP2012195497A/ja active Pending
- 2011-12-27 WO PCT/JP2011/080328 patent/WO2012124239A1/ja unknown
- 2011-12-27 EP EP11860828.0A patent/EP2688098B1/en active Active
- 2011-12-27 CN CN2011800685910A patent/CN103392230A/zh active Pending
-
2012
- 2012-02-02 TW TW101103406A patent/TW201241977A/zh unknown
- 2012-03-14 US US13/420,331 patent/US8659129B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62229961A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 樹脂封止型半導体装置 |
JP2001320006A (ja) * | 2000-05-09 | 2001-11-16 | Sanyo Electric Co Ltd | 板状体、リードフレームおよび半導体装置の製造方法 |
JP2002261187A (ja) * | 2000-12-28 | 2002-09-13 | Hitachi Ltd | 半導体装置 |
JP2004133516A (ja) * | 2002-10-08 | 2004-04-30 | Renesas Technology Corp | Icカードおよびその製造方法 |
US20040084758A1 (en) * | 2002-11-04 | 2004-05-06 | Siliconware Precision Industries, Ltd. | Semiconductor package with lead frame as chip carrier and method for fabricating the same |
JP2009302209A (ja) * | 2008-06-11 | 2009-12-24 | Nec Electronics Corp | リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201241977A (en) | 2012-10-16 |
EP2688098B1 (en) | 2016-05-25 |
WO2012124239A1 (ja) | 2012-09-20 |
CN103392230A (zh) | 2013-11-13 |
EP2688098A1 (en) | 2014-01-22 |
US20120235288A1 (en) | 2012-09-20 |
US8659129B2 (en) | 2014-02-25 |
EP2688098A4 (en) | 2014-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9171761B2 (en) | Resin sealing type semiconductor device and method of manufacturing the same, and lead frame | |
JP5339800B2 (ja) | 半導体装置の製造方法 | |
JP4530863B2 (ja) | 樹脂封止型半導体装置 | |
JP2016018931A (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
WO2012124239A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
US20130249008A1 (en) | Semiconductor device | |
JP5387715B2 (ja) | 半導体デバイス | |
JP4614107B2 (ja) | 半導体装置 | |
JP4489791B2 (ja) | Qfnパッケージ | |
US20130256920A1 (en) | Semiconductor device | |
WO2013172139A1 (ja) | 半導体デバイス | |
JP2013258354A (ja) | モールドパッケージおよびその製造方法 | |
JP2022143167A (ja) | 半導体装置 | |
JP2008294132A (ja) | モールドパッケージおよびその製造方法 | |
JP2007150044A (ja) | 半導体装置 | |
JP2005311099A (ja) | 半導体装置及びその製造方法 | |
JP2013239659A (ja) | 半導体デバイス | |
JP4840305B2 (ja) | 半導体装置の製造方法 | |
JP2010010568A (ja) | 回路装置 | |
JP2022143166A (ja) | 半導体装置 | |
JP2022143168A (ja) | 半導体装置 | |
JP2009194275A (ja) | 実装用組立構造および樹脂封止型半導体装置 | |
JP2006222259A (ja) | 半導体装置およびその製造方法 | |
JP2007294637A (ja) | 半導体装置の製造方法 | |
JP2006294740A (ja) | 電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140930 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150317 |