JP2006222259A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006222259A
JP2006222259A JP2005034136A JP2005034136A JP2006222259A JP 2006222259 A JP2006222259 A JP 2006222259A JP 2005034136 A JP2005034136 A JP 2005034136A JP 2005034136 A JP2005034136 A JP 2005034136A JP 2006222259 A JP2006222259 A JP 2006222259A
Authority
JP
Japan
Prior art keywords
heat sink
lead
semiconductor device
lead frame
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005034136A
Other languages
English (en)
Other versions
JP4291788B2 (ja
Inventor
Kohei Takenouchi
耕平 竹之内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2005034136A priority Critical patent/JP4291788B2/ja
Publication of JP2006222259A publication Critical patent/JP2006222259A/ja
Application granted granted Critical
Publication of JP4291788B2 publication Critical patent/JP4291788B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract


【課題】 製造コストの上昇を抑え、ワイヤーボンド工程で安定した品質のパッケージを製造することができる半導体装置およびその製造方法を提供する。
【解決手段】 リードフレーム１０とヒートシンク１１が接続される。続いて、ダイパット１０１上にチップ１２が載置され、ワイヤーボンド工程において、チップ１２とリードとが、ワイヤー１３によって接続される。ワイヤーボンド工程が終了するまでは、ヒートシンク１１とリードは密着している。ワイヤーボンド工程の後、一体化されたリードフレーム１０、ヒートシンク１１、およびチップ１２が、上側金型１４および下側金型１５によって挟み込まれる。この工程において、接続部１０４を除いて、リードフレーム１０とヒートシンク１１が分離する。
【選択図】 図１

Description

本発明は、放熱用のヒートシンクが内蔵された半導体装置に関する。
各種の半導体素子が形成されたチップを、絶縁性および耐湿性を有する樹脂で封止することによってパッケージ化された半導体装置において、放熱性の向上のため、銅やアルミニウム等の金属製のヒートシンク（放熱板、ヒートスプレッダ）が設けられている。１つの半導体素子が搭載された従来のシングルチップ構造のヒートシンク内蔵パッケージは以下のように製造されていた。
図１７は、従来の半導体装置の製造工程の一部を示す断面図である。リードフレーム２０は、銅からなる複数のリード２０１を有しており、リード２０１のうち、樹脂によってモールドされた場合に、樹脂内に位置する部分がインナーリードとなり、樹脂外に位置する部分がアウターリードとなる。ヒートシンク２１にチップ２２が搭載され、ワイヤーボンド工程において、リードフレーム２０のリード２０１（インナーリード）とチップ２２が、金からなるワイヤー２３によってワイヤーボンド（ワイヤーボンディング）される（図１７（ａ））。ワイヤーボンド工程の後、モールド装置内のクランプ工程において、ヒートシンク２１とリードフレーム２０が下側金型２５上に載置され、上側金型２４および下側金型２５によって挟み込まれる（図１７（ｂ））。
続いて、上側金型２４および下側金型２５によって囲まれたキャビティ２６にモールド用の熱硬化性エポキシ樹脂等の樹脂が流し込まれる。樹脂が硬化した後、金型からパッケージが取り出され、リード２０１が切断され、リード２０１の折り曲げ加工が行われて、半導体装置が完成する。なお、特許文献１〜特許文献３には、ヒートシンクを備えた半導体装置が記載されている。
特開平６−１２０３７４号公報 特開平８−１７２１４５号公報 特開２００３−３１８３４５号公報
ヒートシンクが内蔵された従来の半導体装置においては、ヒートシンクとインナーリードとの間を絶縁するため、インナーリードはヒートシンクから浮いている構造となっている。ワイヤーボンド工程においては、超音波熱圧着（併用）方式等、超音波を用いてワイヤーボンドを行うが、安定したワイヤーの接着度を得るためには、抑え（ウィンドクランパ）によってインナーリードをヒートシンクに押し付ける必要がある。抑えを外した後は、銅の弾性でインナーリードは元の位置に戻るようになっている。このため、ワイヤーボンド工程において、抑えを外した後にインナーリードが元の位置に戻らない等、安定した品質のパッケージを製造することが困難であるという問題があった。
また、上記のように、インナーリードをヒートシンクに押し付けるため、インナーリードとヒートシンクとの間の距離を大きくすることができない。このため、樹脂を流し込むモールド工程の際に、インナーリードが変形してヒートシンクと接触してしまい、インナーリードとヒートシンクとの間で十分な絶縁を実現できないことがあった。これを防ぐために、インナーリードだけに絶縁用の液状樹脂を塗布したり、ヒートシンクに絶縁性の突起を設けたりすることが行われているが、工程の増加や製造コストの上昇を避けることができないという問題があった。
一方、半導体装置を薄型化すると共に、上記のワイヤーボンドで安定した品質を得るため、ヒートシンクとインナーリードが密着しているパッケージがある。このようなパッケージにおいては、絶縁性テープでヒートシンクとインナーリードを接着して、ヒートシンクとインナーリードとの絶縁性を保っている。しかし、この方法では、絶縁テープが必要となり、また、絶縁テープを貼る工程が必要となるため、製造コストが上昇してしまうという問題があった。
上述したようなシングルチップ構造の半導体装置に対して、複数のチップが同一パッケージ内に搭載されたマルチチップ構造の半導体装置がある。マルチチップ構造の半導体装置においては、チップ同士の間およびヒートシンクとチップとの間の絶縁を確保する必要がある。この絶縁を実現する方法として、例えば、ヒートシンク上にセラミック基板やシリコン基板を搭載し、その上にチップを搭載することによって、チップ同士の間の絶縁を確保する方法がある。しかし、この方法では、セラミック基板やシリコン基板を使う必要があるため、工程の増加や製造コストの上昇を避けることができないという問題があった。
また、モールド工程の前まではヒートシンクを取り付けず、モールド工程でヒートシンクを取り付け、チップが搭載されたダイパットとヒートシンクとの間に樹脂を充填することによって、チップ同士の間の絶縁を確保する方法もある。しかし、この方法では、モールド工程において、ヒートシンクとリードフレームとを一体化する必要があるために、モールド装置が複雑になり、従来の装置のままでは加工が出来ないので、製造コストが上昇してしまうという問題があった。
本発明は、上述した問題点に鑑みてなされたものであって、製造コストの上昇を抑え、ワイヤーボンド工程で安定した品質のパッケージを製造することができる半導体装置およびその製造方法を提供することを目的とする。
本発明は、上記の課題を解決するためになされたもので、請求項１に記載の発明は、半導体素子と、前記半導体素子に接続される複数のリードを有するリードフレームと、放熱用のヒートシンクとを備えた半導体装置において、前記リードフレームは、前記ヒートシンクと接続する接続部を備え、前記半導体素子と前記リードとをワイヤーで接続するワイヤーボンド工程が終了するまでは、前記ヒートシンクと前記リードは密着しており、前記ワイヤーボンド工程が終了した後は、前記接続部の変形によって、前記ヒートシンクと前記リードが分離することを特徴とする半導体装置である。
請求項２に記載の発明は、請求項１に記載の半導体装置において、前記接続部は、前記リードフレームの主面内から外方へ突出するように曲げ加工が施されていることを特徴とする。
請求項３に記載の発明は、請求項１に記載の半導体装置において、前記接続部は、前記リードフレームの主面に平行な方向に屈曲または湾曲していることを特徴とする。
請求項４に記載の発明は、請求項１に記載の半導体装置において、前記接続部は、前記リードフレームの主面内から外方へ突出するように曲げ加工が施されていると共に、前記リードフレームの主面に平行な方向に屈曲または湾曲していることを特徴とする。
請求項５に記載の発明は、請求項１〜請求項４のいずれかの項に記載の半導体装置において、前記半導体素子が前記ヒートシンクに搭載されていることを特徴とする。
請求項６に記載の発明は、請求項１〜請求項４のいずれかの項に記載の半導体装置において、前記半導体素子が、前記リードフレームに接続されたダイパットに搭載されていることを特徴とする。
請求項７に記載の発明は、請求項１〜請求項４のいずれかの項に記載の半導体装置において、前記ヒートシンクに搭載された前記半導体素子と、前記リードフレームに接続されたダイパットに搭載された前記半導体素子とを備えたマルチチップ構造であることを特徴とする。
請求項８に記載の発明は、請求項１〜請求項７のいずれかの項に記載の半導体装置において、前記ヒートシンクと前記接続部との接続が、かしめ加工によって行われていることを特徴とする。
請求項９に記載の発明は、請求項１〜請求項８のいずれかの項に記載の半導体装置において、前記ヒートシンクと前記リードの分離が、上側金型と下側金型とによって前記リードフレームを挟み込むクランプ工程において行われることを特徴とする。
請求項１０に記載の発明は、半導体素子と、前記半導体素子に接続される複数のリードを有するリードフレームと、放熱用のヒートシンクとを備えた半導体装置の製造方法において、前記リードフレームは、前記ヒートシンクと接続する接続部を備え、前記ヒートシンクと前記リードが密着した状態で、前記半導体素子と前記リードとをワイヤーで接続するワイヤーボンドを行う工程と、前記ワイヤーボンドが終了した後、前記接続部の変形によって、前記ヒートシンクと前記リードを分離する工程とを備えたことを特徴とする半導体装置の製造方法である。
本発明によれば、製造コストの上昇を抑え、ワイヤーボンド工程で安定した品質のパッケージを製造することができるという効果が得られる。
以下、図面を参照し、本発明を実施するための最良の形態について説明する。まず、本発明の第１の実施形態について説明する。図６（ａ）は、本実施形態によるリードフレーム１０の平面図である。なお、リードフレーム１０の外枠は図示が省略されている。ダイパット１０１（ダイパッド）は、半導体素子が形成されたチップが載置される場所である。ダイパット１０１は支持用リード１０２によってリードフレーム１０に接続されている。リードフレーム１０は、支持用リード１０２以外にも複数のリード１０３を有している。リード１０３のうち、樹脂によってモールドされた場合に、樹脂内に位置する部分がインナーリードとなり、樹脂外に位置する部分がアウターリードとなる。
接続部１０４はリードフレーム１０から内側へ向かって突出しており、その先端には、図６（ｂ）に示されるヒートシンク１１と接続するための接続用穴１０５が設けられている。図６（ａ）においては、接続部１０４と同様の接続部が合計で４箇所設けられている。支持用リード１０２、リード１０３、および接続部１０４は、タイバー１０６によって互いに結合され、リードフレーム１０に接続されている。吊りピン１０７は、モールド後にリード１０３の切断および折り曲げ加工が行われる間、パッケージをリードフレーム１０に固着して支持するために設けられている。図６（ａ）においては、吊りピン１０７と同様の吊りピンが合計で４箇所設けられている。
図６（ｂ）は、本実施形態によるヒートシンク１１の平面図である。ヒートシンク１１の上面１１０には、４箇所の接続部１１１が設けられている。接続部１１１は、周知のかしめ加工によって、リードフレーム１０の接続用穴１０５を介して接続部１０４と接続される。
次に、本実施形態による半導体装置の製造方法を、図１〜図５を用いて説明する。図１および図５は半導体装置の断面図（図１は図６（ａ）のＡ方向に半導体装置を見た場合、図５は図６（ａ）のＢ方向に半導体装置を見た場合の断面図）であり、図２〜図４は半導体装置の平面図である。まず、かしめ加工が行われて、リードフレーム１０とヒートシンク１１が、接続部１０４と接続部１１１とを繋ぐかしめ部１０８を介して接続される（図１（ａ）、図２）。
続いて、ダイパット１０１上にチップ１２が載置され（図１（ｂ）、図３）、ワイヤーボンド工程において、チップ１２とリード１０３とが、ワイヤー１３によって接続される（図１（ｃ）、図４）。このワイヤーボンド工程が終了するまでは、ヒートシンク１１とリード１０３は密着している。したがって、ワイヤーボンド工程において、リード１０３をヒートシンク１１に確実に抑え付けることができ、安定した品質のパッケージを得ることができる。
ワイヤーボンド工程の後、以下のクランプ工程が行われる。クランプ工程においては、一体化されたリードフレーム１０、ヒートシンク１１、およびチップ１２が、上側金型１４および下側金型１５によって挟み込まれる（図１（ｄ））。図５に示されるように、上側金型１４の下面側には突起部１４１が設けられており、下側金型１５の上面側には支持部１５１が設けられている。上側金型１４と下側金型１５が嵌合された場合、突起部１４１と支持部１５１によって段差が形成されるようになっている。
クランプ工程においては、上記の段差に起因して、下側金型１５の上面側の支持部１５１によってリードフレーム１０が下から支持された状態で、上側金型１４の下面側の突起部１４１がヒートシンク１１の上面１１０を押し下げる。これによって、接続部１０４が変形し、ヒートシンク１１の下面１１２が下側金型１５に接触する。この結果、接続部１０４を除いたリード１０３（インナーリード）がヒートシンク１１から分離する。
続いて、上側金型１４および下側金型１５によって囲まれたキャビティ１６にモールド用の熱硬化性エポキシ樹脂等の樹脂が流し込まれる。樹脂が硬化した後、金型からパッケージが取り出される。リード１０３（アウターリード）が切断され、リード１０３の折り曲げ加工が行われた後、吊りピン１０７が切断されて、半導体装置が完成する。図７は、上記の工程によって製造された半導体装置の外形を示している。半導体装置は、樹脂１７によってモールドされており、樹脂１７からリード１０３（アウターリード）が延出している。また、ヒートシンク１１の下面１１２が露出している。
次に、本実施形態の変形例について説明する。図８（ａ）に示されるように、接続部１０４に曲げ加工が施されており、リードフレーム１０の主面内から外方（図８（ａ）においては下方）へ突出するように、接続部１０４が「く」の字状に折り曲げられている。ワイヤーボンド工程が終了するまでは、図８（ａ）に示されるように、リードフレーム１０とヒートシンク１１は密着している。続いて、クランプ工程においては、図８（ｂ）の状態となり、接続部１０４が変形することによって、接続部１０４を除いて、リードフレーム１０とヒートシンク１１が分離する。
また、図９（ａ）に示されるように、接続部１０４に曲げ加工が施されており、リードフレーム１０の主面内から図８（ａ）とは異なる向き（図９（ａ）においては上方）に突出するように、接続部１０４が「く」の字状に折り曲げられていてもよい。ワイヤーボンド工程が終了するまでは図９（ａ）に示されるように、リードフレーム１０とヒートシンク１１は密着している。続いて、クランプ工程においては、図９（ｂ）の状態となり、接続部１０４が変形することによって、接続部１０４を除いて、リードフレーム１０とヒートシンク１１が分離する。
接続部１０４に曲げ加工が施されておらず、リードフレーム１０から接続部１０４が直線状に突出していると、ヒートシンク１１とリードフレーム１０が分離する際に、接続部１０４の変形に伴って、接続部１０４の周辺のリード１０３にも応力が加わり、リード１０３が変形してしまうことがある。これに対して、図８および図９に示されるように、接続部１０４に曲げ加工を施すことによって、曲げ加工が施された部分に応力を集中させ、リード１０３の変形を防止することができる。
図１０は、ダイパット１０１にチップ１２が搭載された状態の半導体装置の平面図である。図１０に示されるように、リードフレーム１０の主面に平行な方向に接続部１０４が「く」の字状に屈曲または湾曲していてもよい。この場合にも、上記と同様に、リード１０３の変形を防止することができる。金属板からリードフレーム１０を打ち抜いて成形する際に、接続部１０４を図のような形状に成形することができるので、工程が増加することはない。接続部１０４の形状は図示されるものに限定されるわけではなく、例えばリードフレーム１０から延出する方向に向かうにつれて、接続部１０４の幅が小さくなるように、くびれを設けてもよい。また、接続部１０４に対して、図１０に示されるような屈曲または湾曲を形成すると共に、図８および図９に示されるような曲げ加工を行ってもよい。
次に、本実施形態の他の変形例について説明する。図１１および図１２に示されるように、ダイパット１０１を設けずに、チップ１２をヒートシンク１１に直接搭載してもよい。この場合においても、ワイヤーボンド工程が終了するまでは、ヒートシンク１１とリードフレーム１０は密着しており（図１１（ａ））、クランプ工程において、接続部１０４を除いて、リードフレーム１０がヒートシンク１１から分離する（図１１（ｂ））。
チップ１２をヒートシンク１１に直接搭載した場合には、チップ１２の裏面の電位を接地電位とするために、ヒートシンク１１を接地する必要がある。ヒートシンク１１を接地するのが困難な場合には、チップ１２をダイパット１０１に搭載することによって、ヒートシンク１１を接地する必要がなくなる。ヒートシンク１１の下面１１２に放熱フィンを搭載する場合にも、ダイパット１０１上にチップ１２を搭載することによって、ヒートシンク１１を接地する必要がなくなる。また、ヒートシンク１１の下面１１２が露出していることによって、パッケージ内に水分が入りやすくなるが、ダイパット１０１上にチップ１２を搭載することによって、水分がチップ１２に到達しにくくなり、耐湿性が向上する。
次に、リードフレーム１０とヒートシンク１１の接続形態について説明する。図１３は、２箇所のかしめ部１０８によって、リードフレーム１０とヒートシンク１１を接続した場合の半導体装置の平面図である。図１３においては、前述したような接続部１０４は設けられておらず、吊りピン１０７を接続部１０４の代用とし、接続部としての吊りピン１０７にかしめ部１０８が設けられている。図１３（ａ）においては、吊りピン１０７はリードフレーム１０から直線状に突出しており、図１３（ｂ）においては、吊りピン１０７は、リードフレーム１０の主面に平行な方向に「く」の字状に屈曲または湾曲している。吊りピン１０７の形状は一例であって、図１３に示される形状に限定されない。
図１４も、２箇所のかしめ部１０８によって、リードフレーム１０とヒートシンク１１を接続した場合の半導体装置の平面図である。図１４においては、接続部１０４にかしめ部１０８が設けられている。図１４（ａ）においては、接続部１０４は直線状であり、図１４（ｂ）においては、接続部１０４はリードフレーム１０の主面に平行な方向に「く」の字状に屈曲または湾曲している。
図１５は、４箇所のかしめ部１０８によって、リードフレーム１０とヒートシンク１１を接続した場合の半導体装置の平面図である。図１５においても、接続部１０４にかしめ部１０８が設けられている。図１５（ａ）においては、接続部１０４はリードフレーム１０から直線状に突出しており、図１５（ｂ）においては、接続部１０４はリードフレーム１０の主面に平行な方向に「く」の字状に屈曲または湾曲している。接続部１０４の形状は一例であって、図１４および図１５に示される形状に限定されない。また、図１３〜図１５においてはダイパットが設けられていないが、ダイパットを設けてもよい。
図１３〜図１５に示される接続形態を比較すると、リードフレーム１０とヒートシンク１１との間の接続点が少ない方が、その分、チップを搭載可能な面積が大きくなり、後述するようなマルチチップ構造の場合には、自由度が高くなる。また、ヒートシンク１１の下面１１２以外の場所で接地したい場合には、接続部１０４によってリードフレーム１０とヒートシンク１１を接続し、接続部１０４に接続されたリードを接地端子として用いればよい。
上述した本実施形態によれば、ワイヤーボンド工程においては、リードフレームのリードとヒートシンクが密着しているので、リードをヒートシンクに確実に抑え付けることができ、安定した品質のパッケージを得ることができる。また、ワイヤーボンド工程の後、リードとヒートシンクが分離するので、インナーリードに液状樹脂を塗布したり、ヒートシンクに絶縁性の突起を設けたりする必要がないし、絶縁性テープも必要ない。したがって、工程の増加や製造コストの上昇を抑えることができる。
また、ワイヤーボンド工程の後、リードとヒートシンクが分離するので、ワイヤーボンド工程でのリードの変形によって絶縁不良が生じるということがない。さらに、リードとヒートシンクとの間の距離は任意に設計することができるので、仮にモールド工程でリードが変形しても、リードとヒートシンクとの間の十分な絶縁を得ることができる。
また、リードフレームの接続部に対して、リードフレームの主面内から外方へ突出するように曲げ加工を施したり、リードフレームの主面に平行な方向に屈曲または湾曲させたりすることによって、リードとヒートシンクが分離する際のリードの変形を防止することができる。さらに、リードフレームとヒートシンクの分離をクランプ工程で行うことによって、工程の増加や製造コストの上昇をより抑えることができる。
また、従来においては、半導体素子とリードの接続に金線が使用されていたが、本実施形態によれば、アルミニウム線を使用することができる。アルミニウム線は、金線と比較して単価が安いので、金線よりも太い線で使用することができ、より多く電流を流すことができる。従来、アルミニウム線を使用する場合には、超音波を用いてアルミニウム線を接着させる際に、リードをしっかりと固定する必要があり、前述したような、リードを抑えで変形させてヒートシンクに押し付ける方法では固定度が不十分であった。したがって、リードに下から治具を当てて固定する必要があった。
よって、治具を挿入するスペースを確保するため、平面的に見て、ヒートシンクとリードが重ならないように、両者を離間して設ける必要があり、その分、ヒートシンクが小型化して、放熱性が劣るという問題があった。これに対して、本実施形態によれば、ワイヤーボンド工程において、リードとヒートシンクが密着しているので、治具を挿入する必要がなく、また、ヒートシンクを小型化する必要もないので、良好な放熱性を保ったまま、アルミニウム線を使用することができる。
次に、本発明の第２の実施形態について説明する。第１の実施形態においては、シングルチップ構造の半導体装置を説明したが、本実施形態においてはマルチチップ構造の半導体装置を説明する。図１６（ａ）は、全チップがダイパット上に搭載された半導体装置の平面図である。ワイヤー等の図示は省略されている。チップ１２ａはダイパット１０１ａ上に搭載されており、チップ１２ｂはダイパット１０１ｂ上に搭載されており、チップ１２ｃはダイパット１０１ｃ上に搭載されている。
図１６（ｂ）は、ダイパット上に搭載されたチップと、ヒートシンク上に搭載されたチップとを備えた半導体装置の平面図である。チップ１２ｄはダイパット１０１ｄ上に搭載されており、チップ１２ｆはダイパット１０１ｆ上に搭載されている。また、チップ１２ｅはヒートシンク１１ｅ上に直接搭載されている。なお、全チップをヒートシンク上に搭載してもよい。
上述した本実施形態によれば、複数のダイパット上に半導体素子を搭載することによって、チップ同士の間およびヒートシンクとチップとの間の絶縁を容易に保つことができる。また、金属板からリードフレームを打ち抜いて成形する際に、ダイパットを一体化して成形することができるので、セラミック基板やシリコン基板を使用せずに、従来の半導体パッケージの組立工程をそのまま利用することができる。したがって、工程の増加や製造コストの上昇はない。また、モールド工程において、ヒートシンクとリードフレームとを一体化する従来技術と比較して、従来の装置のままで加工を行うことができ、工程の増加や製造コストの上昇はない。
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成はこれらの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、接続部１０４と接続部１１１の接続は、かしめ加工によらず、接着剤で接着する等によって行ってもよい。
本発明の第１の実施形態による半導体装置の製造方法を説明するための断面図である。 第１の実施形態による半導体装置の製造方法を説明するための平面図である。 第１の実施形態による半導体装置の製造方法を説明するための平面図である。 第１の実施形態による半導体装置の製造方法を説明するための平面図である。 第１の実施形態による半導体装置の製造方法を説明するための断面図である。 第１の実施形態による半導体装置のリードフレームおよびヒートシンクの平面図である。 第１の実施形態による半導体装置の外形を示す平面図である。 第１の実施形態による半導体装置の変形例を説明するための断面図である。 第１の実施形態による半導体装置の変形例を説明するための断面図である。 第１の実施形態による半導体装置の変形例を説明するための平面図である。 第１の実施形態による半導体装置の変形例を説明するための断面図である。 第１の実施形態による半導体装置の変形例を説明するための平面図である。 第１の実施形態におけるリードフレームとヒートシンクの接続形態を説明するための平面図である。 第１の実施形態におけるリードフレームとヒートシンクの接続形態を説明するための平面図である。 第１の実施形態におけるリードフレームとヒートシンクの接続形態を説明するための平面図である。 本発明の第２の実施形態による半導体装置の平面図である。 従来の半導体装置の製造方法を説明するための断面図である。
符号の説明
１０，２０・・・リードフレーム、１１，２１・・・ヒートシンク、１２，１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ，２２・・・チップ、１３，２３・・・ワイヤー、１４，２４・・・上側金型、１５，２５・・・下側金型、１６，２６・・・キャビティ、１７・・・樹脂、１０１，１０１ａ，１０１ｂ，１０１ｃ，１０１ｄ，１０１ｆ・・・ダイパット、１０２・・・支持用リード、１０３，２０１・・・リード、１０４，１１１・・・接続部、１０５・・・接続用穴、１０６・・・タイバー、１０７・・・吊りピン、１０８・・・かしめ部、１１０・・・上面、１１２・・・下面、１４１・・・突起部、１５１・・・支持部。

Claims (10)

  1. 半導体素子と、前記半導体素子に接続される複数のリードを有するリードフレームと、放熱用のヒートシンクとを備えた半導体装置において、
    前記リードフレームは、前記ヒートシンクと接続する接続部を備え、
    前記半導体素子と前記リードとをワイヤーで接続するワイヤーボンド工程が終了するまでは、前記ヒートシンクと前記リードは密着しており、
    前記ワイヤーボンド工程が終了した後は、前記接続部の変形によって、前記ヒートシンクと前記リードが分離する
    ことを特徴とする半導体装置。
  2. 前記接続部は、前記リードフレームの主面内から外方へ突出するように曲げ加工が施されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記接続部は、前記リードフレームの主面に平行な方向に屈曲または湾曲していることを特徴とする請求項１に記載の半導体装置。
  4. 前記接続部は、前記リードフレームの主面内から外方へ突出するように曲げ加工が施されていると共に、前記リードフレームの主面に平行な方向に屈曲または湾曲していることを特徴とする請求項１に記載の半導体装置。
  5. 前記半導体素子が前記ヒートシンクに搭載されていることを特徴とする請求項１〜請求項４のいずれかの項に記載の半導体装置。
  6. 前記半導体素子が、前記リードフレームに接続されたダイパットに搭載されていることを特徴とする請求項１〜請求項４のいずれかの項に記載の半導体装置。
  7. 前記ヒートシンクに搭載された前記半導体素子と、前記リードフレームに接続されたダイパットに搭載された前記半導体素子とを備えたマルチチップ構造であることを特徴とする請求項１〜請求項４のいずれかの項に記載の半導体装置。
  8. 前記ヒートシンクと前記接続部との接続が、かしめ加工によって行われていることを特徴とする請求項１〜請求項７のいずれかの項に記載の半導体装置。
  9. 前記ヒートシンクと前記リードの分離が、上側金型と下側金型とによって前記リードフレームを挟み込むクランプ工程において行われることを特徴とする請求項１〜請求項８のいずれかの項に記載の半導体装置。
  10. 半導体素子と、前記半導体素子に接続される複数のリードを有するリードフレームと、放熱用のヒートシンクとを備えた半導体装置の製造方法において、
    前記リードフレームは、前記ヒートシンクと接続する接続部を備え、
    前記ヒートシンクと前記リードが密着した状態で、前記半導体素子と前記リードとをワイヤーで接続するワイヤーボンドを行う工程と、
    前記ワイヤーボンドが終了した後、前記接続部の変形によって、前記ヒートシンクと前記リードを分離する工程と、
    を備えたことを特徴とする半導体装置の製造方法。

JP2005034136A 2005-02-10 2005-02-10 半導体装置およびその製造方法 Expired - Fee Related JP4291788B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005034136A JP4291788B2 (ja) 2005-02-10 2005-02-10 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005034136A JP4291788B2 (ja) 2005-02-10 2005-02-10 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006222259A true JP2006222259A (ja) 2006-08-24
JP4291788B2 JP4291788B2 (ja) 2009-07-08

Family

ID=36984354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005034136A Expired - Fee Related JP4291788B2 (ja) 2005-02-10 2005-02-10 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4291788B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018527762A (ja) * 2015-09-01 2018-09-20 マコム テクノロジー ソリューションズ ホールディングス， インコーポレイテッドＭａｃｏｍ Ｔｅｃｈｎｏｌｏｇｙ Ｓｏｌｕｔｉｏｎｓ Ｈｏｌｄｉｎｇｓ， Ｉｎｃ． エアキャビティパッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018527762A (ja) * 2015-09-01 2018-09-20 マコム テクノロジー ソリューションズ ホールディングス， インコーポレイテッドＭａｃｏｍ Ｔｅｃｈｎｏｌｏｇｙ Ｓｏｌｕｔｉｏｎｓ Ｈｏｌｄｉｎｇｓ， Ｉｎｃ． エアキャビティパッケージ
JP7049611B2 (ja) 2015-09-01 2022-04-07 マコム テクノロジー ソリューションズ ホールディングス， インコーポレイテッド エアキャビティパッケージ

Also Published As

Publication number Publication date
JP4291788B2 (ja) 2009-07-08

Similar Documents

Publication Publication Date Title
KR970011649B1 (ko) 반도체 장치의 제조방법
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP5149854B2 (ja) 半導体装置
US20090189261A1 (en) Ultra-Thin Semiconductor Package
US6114750A (en) Surface mount TO-220 package and process for the manufacture thereof
JP2009105334A (ja) 半導体装置及びその製造方法
US20140327004A1 (en) Lead Frame Strips with Support Members
JP4307362B2 (ja) 半導体装置、リードフレーム及びリードフレームの製造方法
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
US8378467B2 (en) Semiconductor device and method of manufacturing the same
JP5566296B2 (ja) 半導体装置の製造方法
JP4291788B2 (ja) 半導体装置およびその製造方法
US10840172B2 (en) Leadframe, semiconductor package including a leadframe and method for forming a semiconductor package
JP2007150044A (ja) 半導体装置
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2005311099A (ja) 半導体装置及びその製造方法
CN112216658A (zh) 具有适应各种管芯尺寸的引线框架的半导体器件
JP4750076B2 (ja) 半導体装置の製造方法
JP4695672B2 (ja) 半導体装置
JP5385438B2 (ja) 半導体装置
JP3686267B2 (ja) 半導体装置の製造方法
JP3382097B2 (ja) Ｉｃ封止パッケージ
JP2001284370A (ja) 半導体装置の製造方法
JP5359176B2 (ja) モールドパッケージおよびその製造方法
JP2007294637A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090403

R150 Certificate of patent or registration of utility model

Ref document number: 4291788

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140410

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees