TW201241977A - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
TW201241977A
TW201241977A TW101103406A TW101103406A TW201241977A TW 201241977 A TW201241977 A TW 201241977A TW 101103406 A TW101103406 A TW 101103406A TW 101103406 A TW101103406 A TW 101103406A TW 201241977 A TW201241977 A TW 201241977A
Authority
TW
Taiwan
Prior art keywords
wafer
thermosetting resin
resin portion
semiconductor device
wafer holder
Prior art date
Application number
TW101103406A
Other languages
English (en)
Inventor
Jiro Shinkai
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW201241977A publication Critical patent/TW201241977A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

201241977 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體裝置及半導體裝置之製造方 法。 【先前技術】 作為半導體裝置之一例’已知有樹脂密封型之半導體裝 置。樹脂密封型之半導體裝置中，於引線框架之晶片座上 搭载有半導體晶片’且半導體晶片及晶片座藉由樹脂而模 塑。引線框架十，於半導體晶片上設有打線接合之引線， 且如此之引線之與半導體晶片之連接側之端部係藉由樹脂 而與半導體晶片一併進行模塑。上述模塑中使用之樹脂如 專利文獻1、2所記載般，為所謂聚苯硫醚樹脂（pps樹脂， Polyphenylene sulfide)之熱塑性樹脂。 先前技術文獻 專利文獻 [專利文獻1]曰本專利特開平5-226396號公報 【發明内容】 發明所欲解決之問題 於先前之技術中，藉由打線接合而電性連接於半導體晶 片之引線係藉由熱塑性樹脂而固定於晶片座上。因此，於 將半導體裝置固定於電路基板等其他構件上之情形時，若 利用焊料搶等對引線施加局部之加熱，則存在熱塑性樹脂 軟化’引線自以熱塑性樹脂構成之密封部脫落之情形。 本發明之目的在於：提供一種即便對引線施加熱，引線 161431.doc 201241977 亦較難脫落之半導體裝置及其製造方法。 解決問題之技術手段 本發明之-態樣中之半導體裝置包括：半導體晶片；晶 片座，其具有搭載半導體晶片之晶片搭載面；第丨引線， 其具有電性連接於半導體晶片之端部；熱硬化性樹脂部， 其將第丨引線之端部固定於晶片座；熱塑性樹脂部，其密 封半導體晶片、晶片座及熱硬化性樹脂部。 根據如此之形態，由於第1引線係藉由熱硬化性樹脂部 而固定於晶片座上，故即便對第i引線施加熱，第i引線亦 不容易自熱塑性樹脂部脫落。 於一實施形態中，熱硬化性樹脂部亦可覆蓋晶片座之晶 片搭載面及側面中之至少一者之第丨引線側之區域的一部 分。於此情形時，熱硬化性樹脂部可藉由晶片座更確實地 固定。 於一實施形態中，熱塑性樹脂部亦可覆蓋熱硬化性樹脂 部。於此情形時，由於熱塑性樹脂部與熱硬化性樹脂部之 密接性提高，故熱硬化性樹脂部不容易自熱塑性樹脂部脫 落。 於一實施形態中，於晶片座之中的被熱硬化性樹脂部覆 蓋之區域之一部分中，亦可形成有凹部及凸部中之至少一 者。可藉由如此之凹部及凸部中之至少一者而使熱硬化性 樹脂部藉由晶片座牢固地固定。 於一實施形態中，半導體裝置亦可包括一體地連結於晶 片座上之第2引線。 161431.doc 201241977 於實施形態中，晶片座中之與晶片搭載面為相反側之 ,、不藉由熱硬化性樹脂部及熱塑性樹脂部而覆蓋。於 此情形時’與晶片搭載面對向之晶片座之面可發揮散熱面 之功能。 本發月之另—態樣係關於半導體裝置之製造方法。半導 ‘ ^裝置之製造方法包括以下之步驟：將半導體晶片搭載於 之曰曰片搭載面，將半導體晶片與第1引線之端部電 性連接，將第1引線之端部藉由熱硬化性樹脂而固定於晶 片座上，及將熱硬化性樹脂、半導體晶片及晶片座藉由熱 塑性樹脂密封。 康i方法將第1引線藉由熱硬化性樹脂固定於晶片 因此，即便對第1引線施加熱，第1引線亦不容易自 藉由熱塑性樹脂密封之部分脫落。 發明之效果 *根據本發明’可提供-種即便對引線施加熱亦不容易脫 落之半導體裝置及其製造方法。 【實施方式】 . 以下’參照圖式對本發明之實施形態進行說明。於圖式 之說明中’對於相同要素標註相同符號，且省略重複說 月圖式之尺寸比率並不一定與說明者一致。 利用圖1及圖2,對一實施形態之半導體裝置進行說明。 圖1係-實施形態之半導體裝置之立體圖。圖2係沿著圖! 之㈣線之剖面圖。為了便於說明，於圖^，將半導體 裝置之一部分切斷而進行表示。 161431.doc 201241977 半導體裝置ίο為樹脂密封型之半導體裝置。半導體裝置 10如圖1及圖2所示，包括：晶片座12、半導體晶片14、3 根引線16、18、20、熱硬化性樹脂部22及熱塑性樹脂部 24。樹脂密封型之半導體裝置1〇之封裝形態之例為一般之 TO 系列。TO 系列之例包含 TO-247、TO-220、TO-263(；D2_ PAK)、TO_252(D-PAK)。 晶片座12呈板狀。晶片座12之俯視形狀之一例如圖i及 圖2所示為長方形。構成晶片座12之材料例如包含銅。於 晶片座12上形成有於板厚方向貫通晶片座12之貫通孔26。 貫通孔26係於將半導體裝置10藉由例如螺絲固定等固定於 其他構件等上時用以供螺絲通過之孔。晶片座12具有搭載 半導體晶片14之晶片搭載面12a。 將半導體晶片14搭載於晶片搭載面i2a之特定位置上。 半導體晶片 14 之例包含 MOS-FET(Metal-〇Xide-Semiconductor Field-Effect Transistor，金屬氧化物半導體-場效電晶 體）、二極體。半導體晶片14可藉由利用含鉛之金屬焊 料、不含鉛之金屬焊料或導電樹脂而接著於晶片搭載面 12a上，從而裝設於晶片搭載面i2a上。 3根引線16、18、20與晶片座12—併構成引線框架。3根 引線16、18、20中的中央引線（第2引線）16機械地（換言 之，物理性地）一體地連接於晶片座12之端部。由於晶片 座12具有導電性’故引線16與晶片座12電性連接。而且’ 由於半導體晶片14藉由例示之金屬焊料等接著於具有導電 性之晶片座12之晶片搭載面12a上，故引線16與半導體晶 161431.doc 201241977 片14電性連接。引線16之材料之例包含與晶片座12之材料 相同之材料。連結有引線16之晶片座12按照使引線16直接 機械地連結於晶片座12之方式製作即可，例如，可藉由利 用壓製加工等使金屬板等具有導電性之板材一體地成形而 製作。 引線16之兩側之引線（第][引線）18、20分別藉由作為連 接用線之電線28A、28B而電性連接於半導體晶片14。電 線28A、28B之例包含鋁線、鋁帶、金線、金帶、銅線。 引線18、20之材料之例包含銅（Cu)及Cu合金。於半導體晶 片14為MOS-FET之情形時，引線16對應於汲極端子，引線 1 8 ' 20中之一者對應於源極端子，引線丨8、2〇中之另一者 對應於閘極端子。引線18、20係藉由熱硬化性樹脂部22而 固定於晶片座12上。 熱硬化性樹脂部22之内側包含連接於電線28a、28B之 一端的引線18、20之端部18a、20a(參照圖2)。熱硬化性樹 脂部22例如可藉由轉移模塑等而形成。構成熱硬化性樹脂 部22之熱硬化性樹脂之例包含環氧樹脂❶熱硬化性樹脂部 22之外形形狀之一例係如圖1所示為大致長方體。圖2所示 之熱硬化性樹脂部22之短邊方向之長度ti之例為2 5 mm〜3.0 mm ’長邊方向之長度t2(參照圖2)之例為n 5 mm〜18.0 mm。 於一實施形態中，熱硬化性樹脂部22可覆蓋晶片座12之 知(部。換吕之’於曰日片座12之引線16、18、20側之中，於 自側面12b朝向側面12c側之方向上與側面相距特定距 161431.doc 201241977 離t3之部分陷入熱硬化性樹脂部22中。於此情形時，熱硬 化性樹脂部22覆蓋於晶片座12之侧面12d、12e及晶片搭載 面12a之側面12b側之一部分之區域以及側面12b。上述所 定距離t3之例為〇_5 mm〜15 mm，更具體而言例為〇 5 熱塑性樹脂部24對半導體晶片14、晶片座12及熱硬化性 樹脂部22進行密封。於引線16、18、2〇之中熱塑性樹脂部 24之内側之部分為所謂之内部引線部，於引線16、18、2〇 之中熱塑性樹脂部24之外侧之部分為外部引線部。熱塑性 樹脂部24之外形形狀之一例如圖1所示般為大致長方體。 於此情形時，熱塑性樹脂部24之外形尺寸之例為2〇.〇 mm (圖1之1之長度）x24.0 mm(圖1之tb之長度）χ4.80 mm(圖1之 %之長度）。構成熱塑性樹脂部24之熱硬化性樹脂之例包含 聚苯硫驗樹脂（PPS樹脂）、液晶聚合物》熱塑性樹脂部24 "T藉由對於半導體晶片14、晶片座12及熱硬化性樹脂部2 2 利用熱塑性樹脂進行模塑而形成。於熱塑性樹脂部24中形 成有將晶片座12之貫通孔26之中心轴線作為中心軸線之貫 通孔28。貫通孔28與貫通孔26同樣係於螺絲固定等時等為 供螺絲通過之孔。貫通孔28之直徑小於貫通孔26之直徑。 於一實施形態中，熱塑性樹脂部24之外形尺寸大於晶片 座12之板厚方向及寬度方向上熱硬化性樹脂部22之外形尺 寸。於此情形時，熱塑性樹脂部24覆蓋熱硬化性樹脂部 22 °於該構成中’由於熱硬化性樹脂部22之面22a及面22b 等更加確實地與熱塑性樹脂接觸，故熱塑性樹脂部24與熱 161431 .doc 201241977 硬化性樹脂部22之密接性更加提高，於晶片搭載面Ua之 法線方向（板厚方向）上，熱塑性樹脂部24之表面2私與熱硬 化性樹脂部22之面22a之間的距離t4之例為〇·5 mm〜15 mm，更具體之例為〇.5 mm。同樣地，於側面J2d之法線方 向（寬度方向）上，熱塑性樹脂部24之側面24b與熱硬化性樹 脂部22之面22b之間的距離t5之例為〇5爪爪〜丨5 mm，更具 體之例為0.5 mm。此處對侧面12d側進行了說明，但於側 面12e之法線方向上亦相同。 於一實施形態中，可使晶片座12之與晶片搭載面j2a為 相反側之面即底面12f開放。換言之，底面12f可為未藉由 熱硬化性樹脂部22及熱塑性樹脂而覆蓋之面。於此情形 時’底面12f可作為散熱面發揮功能。 利用圖3〜圖5對半導體裝置1〇之製造方法之一例進行說 明。圖3~圖5係用以對圖1所示之半導體裝置1〇之製造方法 之一例進行說明之圖式。 首先，如圖3所示，將半導體晶片14搭載於晶片座12之 晶片搭載面12a上，且引線16 —體地連接於該晶片座12之 一端部。半導體晶片14可藉由例如利用含斜之金屬焊料等 接著於晶片搭載面12a，從而搭載於晶片搭載面12a上。 於下一步驛中，如圖4所示，將引線18、20配置於引線 16之兩側’並將引線18、20之端部18a、20a與半導體晶片 14藉由電線28A、28B連接。即’將引線1 8、20之端部 18a、20a以打線接合之方式連接於半導體晶片η。於其後 之步驟中’如圖4所示’將引線18、2〇之端部i8a、20a藉 161431.doc 201241977 由環氧樹脂等熱硬化性樹脂而固定於晶片座〗2上。藉此， 形成熱硬化性樹脂部22。熱硬化性樹脂部22可藉由對引線 18、20之端部18a、20a與晶片座12之一端部利用熱硬化性 樹脂進行例如轉移模塑而形成。熱硬化性樹脂部22可形成 為如利用圖1及圖2所作之說明般，覆蓋晶片座〗2之端部。 於下一步驟中，對於半導體晶片14、晶片座〗2及熱硬化 性樹脂部22藉由PPS樹脂或液晶聚合物等熱塑性樹脂進行 雄、封。藉此，完成具有圖5所示之熱塑性樹脂部24之半導 體裝置10。熱塑性樹脂之密封可藉由將圖4所示之成型體 藉由例如射出成形機進行模塑而成。此時，熱塑性樹脂部 24可形成為如利用圖1及圖2所作之說明般，於熱塑性樹脂 部24之外表面與熱硬化性樹脂部22之外表面之間具有特定 '之寬度。 於上述所例示之製造方法中，晶片座12之底面l2f可不 藉由熱硬化性樹脂及熱塑性樹脂覆蓋。 於以上說明之藉由熱塑性樹脂部24封裝之半導體裝置】〇 中，引線18、20未藉由熱塑性樹脂而是藉由熱硬化性樹脂 部22而固定於晶片座12上。因此，於將半導體裝置1〇連接 於電路基板等其他構件上之情形等時，即便藉由焊料搶等 對引線18、20進行局部加熱，引線18、2〇亦不容易自作為 ΐίτ封。卩之熱塑性樹脂部2 4脫落。換言之，引線1 §、2 〇可穩 定地固定於晶片座12。 又’若半導體晶片14為MOS-FET，尤其是利用Sic或 GaN之功率MOS-FET等，則存在因驅動M0S_FE1^而產生 161431.doc -10- 201241977 高熱量之情形。即便於如此情形時，於半導體裝置ίο中， 由於藉由熱硬化性樹脂部22將引線18、20固定於晶片座12 上s故引線18、20不容易自熱塑性樹脂部24脫落。其結 果5引線18、20可穩定地固定於晶片座12。因此，對於包 括MOS-FET、尤其是利用有SiC或GaN之功率MOS_FET等 發熱量較多的半導體晶片14之裝置而言，半導體裝置1〇之 構成係有效之構成。 於一實施形態中，由於熱硬化性樹脂部22覆蓋於晶片座 12之端部，故熱硬化性樹脂部22更牢固地接合於晶片座 12。因此，引線18、20更不容易自樹脂密封區域脫落。 進而，於一實施形態中，由於熱硬化性樹脂部22之外形 尺寸小於熱塑性樹脂部24之外形尺寸，故於熱硬化性樹脂 部22之外表面與熱塑性樹脂部24之外表面之間填充有熱塑 性樹脂。於此情形時，由於熱硬化性樹脂部22與熱塑性樹 脂部24更加密接，故熱硬化性樹脂部22不容易自熱塑性樹 脂部24脫落。 於至此之說明中，晶片座12之表面為大致平坦。然而， 於一實施形態中’亦可於晶片座之端面側之端部中由熱硬 化性樹脂部覆蓋之區域中形成有凹部或凸部。 圖6係晶片座之另一實施形態之立體圖。於圖6中，為了 便於說明，將熱硬化性樹脂部22之外形以雙點劃線表示。 又，於圖6中，亦一併表示引線16。於圖6所示之晶片座3〇 中，於側面12d、12e分別形成有凹部32A、32B，並且自 側面12d側向側面12e側延伸之凹部32C係形成於晶片搭栽 161431.doc •11- 201241977 面12a上。凹部32A、32B、32(：之形狀之例包含楔狀。 藉由以上述方式形成凹部32Α、32Β、32C，熱硬化性樹 月曰4 22易嚙合於晶片座3〇之側面12b側之端部，而可使熱 硬化性樹脂部22更加穩定地固定於晶片座30之端部。其結 果，熱硬化性樹脂部22與晶片座3〇之接合更加牢固。 進而亦可代替圖6所示之凹部32八、326、320而形成 凸部。凸部之例包含凸部之剖面形狀為三角形狀者。或 亦了代替凹部32A、32B、32C而形成包含凹部及凸部 之凹凸形狀。凹凸形狀之例亦包含鋸波狀。又進而，於圖 6中，不例有於側面l2d、12e及晶片搭載面12a分別形成有 凹。卩32A、32B、32C之形態。然而，凹部形成於晶片座3〇 之端部中的由熱硬化性樹脂部22覆蓋之區域之一部分中即 可例如，亦可僅形成於側面12d、12e及晶片搭載面i2a 中之任者上。此係於代替凹部而如上所述形成有凸部之 隋形時、或形成有包含凹部及凸部之凹凸形狀之情形時亦 相同。 於半導體裝置10之構成中，熱硬化性樹脂部22自側面 12d至側面12e而覆蓋晶片座丨2之整個端部。然而，如圖7 及圖8所不般，熱硬化性樹脂部22可對應於各引線18、2〇 之鸲部18a、20a而分別設置。圖7係本發明之半導體裝置 之另一貫施形態之立體圖。圖8係表示圖7所示之半導體裝 置中，藉由熱塑性樹脂進行模塑前之狀態之圖式。 如圖7及圖8所示，半導體裝置34與半導體裝置1〇之構成 之不同之處在於：熱硬化性樹脂部22未覆蓋晶片座12與引 ^Hai.doc •12· 201241977 線16之連結部分之方面。然而’於其他之構成中，半導體 裝置34之構成與半導體裝置1〇之構成相同，半導體裝置34 可藉由將圖8所示之半導體晶片14、晶片座12及熱硬化性 樹脂部22、22藉由熱塑性樹脂進行模塑而製造。 於半導體裝置34中，由於亦利用熱硬化性樹脂而將引線 18、20之端部18a、2〇a固定於晶片座12上，故具有與半導 體裝置10同樣之作用效果。又，於半導體裝置34中亦可 代替晶片座12，而如利用圖6所作之說明般，採用形成有 凹部、凸部、或包含凹部及凸部之凹凸形狀之晶片座3〇。 以上，對本發明之各種實施形態進行了說明，但本發明 並不限定於上述例示之各種實施形態，可於不脫離本發明 之主旨之範圍内進行各種變形。 例如，對於晶片座12、30，係以設置有作為第i引線之 引線18、20及作為第2引線之引線16之情形進行說明。然 而，根據半導體晶片14之構成，亦可成為不包括第2引線 之構成。進而’第丨引線並不限定於2根，亦可為丨根，又 可為3根以上。又’本發明可應用於所謂類比 ―卜積體電路）、數位IC、咖⑹咖丨ρΓ〇__ Unit’中央處理器）、記憶體等半導體裝置中。 【圖式簡單說明】 圖1係本發明之一實施形態之半導體裝置之立體圖。 圖2係沿著圖1之線之剖面圖。 圖3係表示圖丨所示之半導體裝置之製造方法之一步驟之 161431.doc 201241977 置之製造方法之一步驟之 圖5係表示圖1所示之丰 圖式 式。 +導體装置之製造方法之一步驟之 圖6係包括圖1之半 圖 體裝置之晶片座之另一例之立體 圖7係本發明之另一督 圖8係表示於園 成前之狀態之圖式。+導雜裝*中’熱塑性樹脂部形 【主要元件符號說明】 10 12 12a 12b 、 12c 、 12d 、 12e 12f 14 16 18 18a 20 20a 22 22a 161431.doc 半導體裝置 晶片座 晶片搭載面 侧面 底面（與晶片搭载面為 面） +導體晶片 弓丨線（第2引線） 弓丨線（第1引線） 端部（第1引線之端部） 引線（第1引線） 端部（第1引線之端部） 熱硬化性樹脂部 熱硬化性樹脂部之面 -14- 相反側之 201241977 22b 熱硬化性樹脂部之面 24 熱塑性樹脂部 24a 熱塑性樹脂部之面 24b 熱塑性樹脂部之面 26 貫通孔 28 貫通孔 28A 電線 28B 電線 30 晶片座 32A 凹部 32B 凹部 32C 凹部 34 半導體裝置 161431.doc -15-

Claims (1)

  1. 201241977 七、申請專利範圍： 1. 一種半導體裝置，其包括： 半導體晶片； 晶片座，其具有搭載上述半導體晶片之晶片搭載面； 第1引線，其具有電性連接於上述半導體晶片之端 部； 熱硬化性樹脂部，其將上述第丨引線之上述端部固定 於上述晶片座；及 熱塑性樹脂部，其密封上述半導體晶片、上述晶片座 及上述熱硬化性樹脂部。 2. 如請求項丨之半導體裝置，其中上述熱硬化性樹脂部覆 蓋於上述晶片座之上述晶片搭載面及側面中之至少一者 之上述第1引線侧之區域的一部分上。 3·如請求項1或2之半導體裝置，其中上述熱塑性樹脂部覆 蓋上述熱硬化性樹脂部。 < 4.如請求項2或3之半導體裝置，其中於上述晶片座之中由 上述熱硬化性樹脂部覆蓋之區域之一部分中，形成有凹 部及凸部中之至少一者。 5，如請求項1〜4中任一項之半導體裝置，其包括一體地連 結於上述晶片座之第2引線。 6. 如請求項丨〜5中任一項之半導體裝置，其中上述晶片座 中之與上述晶片搭載面為相反側之面未藉由上述熱硬化 性樹脂部及上述熱塑性樹脂部覆蓋。 7. 一種半導體裝置之製造方法，其包括如下之步驟·· 161431.doc 201241977 將半導體晶片搭載於晶月座之晶片搭載面上； 將上述半導體晶片與第1引線之端部電性連接； 將上述第1引線之端部藉由熱硬化性樹脂固定於 晶片座上；及 將上述熱硬化性樹脂、上述半導體晶片及上述晶 藉由熱塑性樹脂密封。 161431.doc 2·
TW101103406A 2011-03-17 2012-02-02 Semiconductor device and method of manufacturing the same TW201241977A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011059339A JP2012195497A (ja) 2011-03-17 2011-03-17 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201241977A true TW201241977A (en) 2012-10-16

Family

ID=46827817

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101103406A TW201241977A (en) 2011-03-17 2012-02-02 Semiconductor device and method of manufacturing the same

Country Status (6)

Country Link
US (1) US8659129B2 (zh)
EP (1) EP2688098B1 (zh)
JP (1) JP2012195497A (zh)
CN (1) CN103392230A (zh)
TW (1) TW201241977A (zh)
WO (1) WO2012124239A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108604583B (zh) * 2016-02-08 2021-08-27 三菱电机株式会社 半导体装置
US10720379B2 (en) * 2018-12-19 2020-07-21 Cree, Inc. Robust integrated circuit package
EP3872848A1 (en) * 2020-02-27 2021-09-01 Littelfuse, Inc. Metal tab for chip assembly
KR102499825B1 (ko) * 2021-02-05 2023-02-14 파워마스터반도체 주식회사 패키지형 전력 반도체 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57147260A (en) * 1981-03-05 1982-09-11 Matsushita Electronics Corp Manufacture of resin-sealed semiconductor device and lead frame used therefor
JPH0680748B2 (ja) * 1986-03-31 1994-10-12 株式会社東芝 樹脂封止型半導体装置
DE3684184D1 (de) * 1985-06-20 1992-04-16 Toshiba Kawasaki Kk Verkapselte halbleiteranordnung.
JP2778608B2 (ja) 1992-02-10 1998-07-23 日本電気株式会社 樹脂モールド型半導体装置の製造方法
US5358905A (en) * 1993-04-02 1994-10-25 Texas Instruments Incorporated Semiconductor device having die pad locking to substantially reduce package cracking
JPH09116045A (ja) * 1995-10-13 1997-05-02 Dainippon Printing Co Ltd リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法
JPH09275178A (ja) * 1996-04-03 1997-10-21 Matsushita Electric Ind Co Ltd 半導体パッケージとその製造方法
JP2000012583A (ja) 1998-06-25 2000-01-14 Matsushita Electric Works Ltd 半導体の封止成形方法
JP3510841B2 (ja) * 2000-05-09 2004-03-29 三洋電機株式会社 板状体、リードフレームおよび半導体装置の製造方法
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
US20020117740A1 (en) * 2001-02-28 2002-08-29 Advanced Semiconductor Engineering Inc. Lead frame for plastic molded type semiconductor package
JP3866178B2 (ja) * 2002-10-08 2007-01-10 株式会社ルネサステクノロジ Ｉｃカード
TW586203B (en) * 2002-11-04 2004-05-01 Siliconware Precision Industries Co Ltd Semiconductor package with lead frame as chip carrier and method for fabricating the same
JP4053962B2 (ja) * 2003-10-15 2008-02-27 株式会社東芝 半導体装置
JP2009302209A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法

Also Published As

Publication number Publication date
CN103392230A (zh) 2013-11-13
EP2688098A4 (en) 2014-07-30
US20120235288A1 (en) 2012-09-20
JP2012195497A (ja) 2012-10-11
US8659129B2 (en) 2014-02-25
WO2012124239A1 (ja) 2012-09-20
EP2688098B1 (en) 2016-05-25
EP2688098A1 (en) 2014-01-22

Similar Documents

Publication Publication Date Title
JP6139710B2 (ja) 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
JP5339800B2 (ja) 半導体装置の製造方法
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
JP5061717B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP5279632B2 (ja) 半導体モジュール
US20040169289A1 (en) Semiconductor device, a method of manufacturing the same and an electronic device
US10727151B2 (en) Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package
WO2007080785A1 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
JP2005191071A (ja) 半導体装置
TW201241977A (en) Semiconductor device and method of manufacturing the same
US20130249008A1 (en) Semiconductor device
US8253247B2 (en) Semiconductor device and method for manufacturing the same
JP5172290B2 (ja) 半導体装置
US20130256920A1 (en) Semiconductor device
US20220301966A1 (en) Semiconductor device
JP2006310609A (ja) 半導体装置
US8471370B2 (en) Semiconductor element with semiconductor die and lead frames
JP2004335493A (ja) 半導体装置の実装構造
JP2004146577A (ja) 半導体装置およびその製造方法
EP2562810A1 (en) Small-outline package for a power transistor
JP2008300671A (ja) 半導体装置
JP2007251218A (ja) パワーｍｏｓｆｅｔの製造方法およびパワーｍｏｓｆｅｔ
US20220301967A1 (en) Semiconductor device
JP3995661B2 (ja) パワーｍｏｓｆｅｔの製造方法
JP2009194275A (ja) 実装用組立構造および樹脂封止型半導体装置