JP2006040939A - 接続体とその製造方法及び実装方法 - Google Patents

接続体とその製造方法及び実装方法 Download PDF

Info

Publication number
JP2006040939A
JP2006040939A JP2004214415A JP2004214415A JP2006040939A JP 2006040939 A JP2006040939 A JP 2006040939A JP 2004214415 A JP2004214415 A JP 2004214415A JP 2004214415 A JP2004214415 A JP 2004214415A JP 2006040939 A JP2006040939 A JP 2006040939A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrically insulating
circuit board
base material
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004214415A
Other languages
English (en)
Inventor
Masahiro Ono
正浩 小野
Hiroshi Sogo
寛 十河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004214415A priority Critical patent/JP2006040939A/ja
Publication of JP2006040939A publication Critical patent/JP2006040939A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】半導体装置と回路基板との間の接続部位におけるショートの防止。
【解決手段】回路基板と半導体装置との間に介装されてこれら回路基板と半導体装置とを電気接続する接続体100において、回路基板と半導体装置との間に挿入配置させる薄板状の電気絶縁基材3を有する。回路基板の接続部位と半導体装置の接続部位とを電気接続する複数の電気接合材2を電気絶縁基材3の厚み方向に沿って貫通配置させる。隣接する電気接合材2の間に電気絶縁基材3の主面から突出する電気絶縁性突出部1aを設ける。
【選択図】 図1

Description

本発明は、接続体とその製造方法及び実装方法に関する。
携帯用電子機器の小型化、高性能化に伴い半導体パッケージなどの小型化、高性能化がますます求められている。そのため端子ピン数が増加し、狭ピッチ化あるいはエリア配列にすることが重要となる。これに有効な半導体装置(半導体チップ)を実装する技術の1つにフリップチップ実装がある(特許文献1参照)。
特許文献1ではフリップチップ実装として突起電極が形成された半導体装置を、電気接合層を介して回路基板の入出力端子電極上に実装する。この構造は、ワイヤボンディング法を用いて形成された突起電極を有する半導体装置を導電性接着剤を介して回路基板の入出力端子電極上に実装し、封止樹脂により補強している。
この場合、導電性接着剤という電気接合層の存在により接続部の高信頼性が確保されている。しかし、バンプ形成工程、バンプレベリング工程、導電性接着剤供給工程、実装工程、封止樹脂封入工程、導電性接着剤及び封止樹脂の硬化工程など工程数が非常に多いことや、バッチ処理のため樹脂の硬化時間が長く生産タクト、高生産性が懸念される。また、導電性接着剤の供給工程では突起電極への転写によって導電性接着剤を供給するため、狭ピッチになると突起電極を小さくせざるを得ない。そのため、導電性接着剤の転写量(供給量)が減少し、接続信頼性を十分に確保するのが困難となる。
これ以外に、突起電極は電解めっき、あるいは無電解めっきで生成された例えばAu、Niなどで構成されたものも用いることができる。
一方で、基板の嵌合部のめっき配線電極を利用して、さらに導電性接合材を充填し、そこに特記電極を有する半導体装置を搭載するものがある。この構造は、電気接合層を設けることで信頼性の向上を図っている(特許文献2参照)。
また、シートに設けた孔に導電性ペーストを充填し、実装する方式が提案されている。この構成も、電気接合層を用いることで信頼性の向上を図っている(特許文献3参照)。
特許第3012809号 特許第3160175号 特開2000−58592号
従来の実装技術では、半導体装置(半導体チップ)の端子電極が狭ピッチになると電気接合層の安定した供給が難しくなると同時に、突起電極(バンプ電極)を充填された電気接合層中に挿入実装する際、中の導電性ペーストが外にあふれて隣接する接続部どうしがショ−トしてしまう。また、半導体装置(半導体チップ)を回路基板に実装する時は少なからず荷重が作用するため、電気接合層が押圧されることもショートの要因になる。そのため、本来高信頼性を確保するために用いた電気接合層であるのに、逆に接続品質を損なってしまう。
そこで、本発明は、回路基板と半導体装置との間に挿入配置されるとともに、その厚み方向に沿って前記回路基板の接続部位と前記半導体装置の接続部位とを電気接続する複数の電気接合材が貫通配置された薄板状の電気絶縁基材において、隣接する前記電気接合材の間に、前記電気絶縁基材の主面から突出する電気絶縁性突出部を設けた。これにより、隣接する電気接合材が互いに当接し合うことを、電気絶縁性突出部が阻止する。電気絶縁性突出部は、電気接続工程時に実施される加圧処理によって変形して電気絶縁基材の主面に沿ってその周囲に広がる。そのような形状変化(広がり変形)によって電気絶縁性突出部は電気接合材の当接をより確実に阻止することができる。
これにより、端子電極を有する半導体装置を、入出力端子電極を有する回路基板に電気接合層を介して実装する場合に、狭ピッチでも安定に接続できる。また、高信頼性を確保できる。
以上の説明から明らかなように、本発明により、端子電極を有する半導体装置を、入出力端子電極を有する回路基板に電気接合層を介して実装する場合に、入出力端子電極が狭ピッチで配置されていたとしても、安定した状態で電気接続させることができる。これにより、電気接合層を用いた半導体実装構造の信頼性を向上させることができる。
実施の形態1
図1は本発明の実施の形態1にかかる接続体100の概略図である。この接続体100は、回路基板に半導体装置を実装する際に用いられる接続体である。接続体100は、電気絶縁樹脂の薄板状フィルムからなる電気絶縁基材3を備える。電気絶縁基材3の所定位置には、厚み方向に沿って貫通する第1の孔8と第2の孔10とが形成される。第1の孔8は複数設けられており、これら第1の孔8に電気接合材2が充填される。電気接合材2の一部は、電気絶縁基材3の一方の主面から突出している。第2の孔10は、隣接する第1の孔8どうしの間に少なくとも一つ配置されており、各第2の孔10に電気絶縁性樹脂1が充填される。電気絶縁性樹脂1の一部は、電気絶縁基材3の両主面から突出しており、この突出部位が電気絶縁性突出部1aとなっている。
電気接合材2は、接続体100により電気接続される回路基板と半導体装置との間に介在して両者の電気接続を仲介する部材である。電気接合材2や第1の孔8は、回路基板と半導体装置との電気接続部位に対応して配置される。接続体100により回路基板と半導体装置とが電気接続される際には、接続体100はその厚み方向に沿って加圧される。その際、電気接合材2は、加圧を受けることで良好な電気導通性を発揮する。このような接続構造をより接続精度高く実現するため、電気接合材2の一部は、予め、電気絶縁基材3の主面から突出しており、加圧を受けやすくなっている。しかしながら、そのために加圧に際して電気接合材2の一部は第1の孔8から溢れ出て電気絶縁基材3の主面においてその周囲に流れ出やすく、周囲に流れ出た電気接合材2は、隣接する第1の孔8の間で短絡を生じさせる原因となる。
これに対して、本実施形態では、隣接する第1の孔8の間に第2の孔10を設けたうえで、第2の孔10に電気絶縁性樹脂1を充填配置している。さらには、電気絶縁性樹脂1の一部が電気絶縁基材3から突出することで電気絶縁性突出部1aとなっている。そのため、接続工程における加圧処理時において電気絶縁性樹脂1は、電気接合材2と同様、第2の孔10から溢れ出て絶縁基材3の主面においてその周囲に流れ出る。これにより、第1の孔8から溢れ出る電気接合材2は、同様に溢れ出る電気絶縁性突出部1aによって遮蔽される結果、隣接する第1の孔8の電気接合材2どうしが互いに当接しにくくなる。
したがって、端子電極を有する半導体装置を入出力端子電極を有する回路基板に接続体100を介して実装する場合に、端子電極(半導体装置)の形成ピッチを狭ピッチ(例えば、50μm程度のピッチ)に設定したとしても、電気接合材2の広がりに起因するショートが生じにくくなる。これにより、接続体100を用いた実装構造において、その接続対象である半導体装置の端子電極ピッチが狭ピッチであったとしても、安定した電気接続を実現することができ、その信頼性が高くなる。
なお、第1、第2の孔8、10はレ−ザ−により形成することが可能である。絶縁基材3には通常の異方性導電膜(ACF)に用いられているとの同じような樹脂を用いることができるが、ナガセケムテックス(株)製品番R6011で1週間程度は常温保存可能な樹脂フィルムを用いることもできる。また、孔をあける工程と接続体100を回路基板に接着させる工程は別々に行えるので生産タクトが向上でき生産性に優れる。
電気接合材2には半田や導電性接着剤のいずれでも可能である。導電性接着剤から電気接合材2を構成する場合、その主成分はエポキシ系樹脂となり、導電性フィラには、例えばAg、Pd、Ni、Au、Cu、C、Pt、Fe、Tiの少なくとも1つを用いることができる。また、電気絶縁基材3は、半導体装置と回路基板との間の封止樹脂として機能する。そのため、電気絶縁基材3は、一般に封止樹脂として用いられるエポキシ系樹脂を主成分として含む。しかしながら、電気絶縁基材3はSiOやAl、TiO、SiN、SiC、AlNなどの無機物の粒子だけを含んで構成することもできる。
また、電気絶縁性樹脂1の構造としては、図2(a)に示すように、電気接合材2と同様に、円柱構造とすることができるほか、図2(b)に示すように、断面扁平な四角柱構造とすることができる。さらには、図2(c)に示すように、互いに連結された連続壁構造とすることもできる。
実施の形態2
図3は本発明の実施の形態2にかかる接続体の概略図である。本実施形態の接続体200の構成は基本的には実施の形態1の接続体100と同様である。接続体200が接続体100と異なるのは、電気絶縁基材3の一方の主面に第1の接着層4を設け、他方の主面に第2の接着層5を設けることである。
実施の形態3
図4は、本発明の実施の形態3にかかる接続体の構造である。本実施の形態の接続体300は、第2の孔10と電気絶縁性樹脂1とを削除し、これに替わって、電気絶縁基材3と一体に成形されて、絶縁基材3の主面から突出する部位から電気絶縁性突出部3aを構成した点である。
実施の形態4
図5は本発明の実施の形態4にかかる接続体の製造方法の概略図である。この実施の形態の製造方法は、実施の形態1の接続体100の製造方法である。ここで、実施の形態2の接続体200の構造は、第1、第2の接着層4、5の有無以外は基本的に実施の形態1の接続体100と同様である。そのため、本実施形態の製造方法において、電気絶縁基材3として、予め、第1、第2の接着層4、5を有するものを用いれば、本実施形態の製造方法で実施の形態2の接続体200を製造することができる。
以下、本実施形態の製造方法による接続体100の製造工程を説明する。まず、図5(a)に示すように、樹脂フィルム101を用意する。樹脂フィルム101は電気絶縁基材3の一方の主面に第1の剥離シート6が、他方の主面に第2の剥離シート7が設けられた構成とする。
次に、図5(b)に示すように、この樹脂フィルム101の一方の剥離シート(図では第1の剥離シート6)と電気絶縁基材3とに、その厚み方向に貫通する第1の孔8を形成する。このとき、他方の剥離シート(図では第2の剥離シート7)には第1の孔8を形成しない。第1の孔8は、接続体100によって電気接続する回路基板と半導体装置との間の接続個所に対応する位置に形成する。
次に、図5(c)、(d)に示すように、第1の孔8に電気接合材2を充填する。電気接合材2を、第1の孔8の開口が形成された樹脂フィルム101のフィルム面(第1の剥離シート6側)から充填する。ここで、電気接合材2を導電性接着剤から構成する場合、電気接合材2を、例えば、図に示すようにスキージ9を用いて充填する。
次に、図5(e)に示すように、第1の孔8に電気接合材2を充填した樹脂フィルム101において、隣接する第1の孔8の間に第2の孔10を形成する。このとき、第2の孔10を、第1の剥離シート6と電気絶縁基材3と第2の剥離シート7との全てにわたってその厚み方向に貫通して形成する。
次に、図5(f)、(g)に示すように、第2の孔10に電気絶縁性樹脂1を充填する。このとき、電気絶縁性樹脂1を、例えば、電気接合材2と同様、スキージ9を用いて充填する。ここで、樹脂フィルム101の一方の主面(第1の剥離シート6側)において第1の孔8(電気接合材2)は開口しているものの、他方の主面(第2の接着層7側)において第1の孔8(電気接合材2)は第2の剥離シート7により閉塞されている。この構造を利用して、電気絶縁性樹脂1を充填する際には、電気接合材2を充填した側とは反対側、すなわち、第2の剥離シート7側の主面から電気絶縁性樹脂1を充填する。これにより、電気接合材2は、第2の剥離シート7により遮蔽されて、電気絶縁性樹脂1により汚染することはない。
最後に、図5(h)に示すように、第1の剥離シート6と第2の剥離シート7とを電気絶縁基材3から除去する。これにより、実施の形態1の接続体100が得られる。
なお、第1、第2の孔8、9はレ−ザにより形成することが可能である。電気絶縁基材3には通常の異方性導電膜(ACF)に用いられているとの同じような樹脂を用いることができるが、ナガセケムテックス(株)製品番R6011で1週間程度は常温保存可能な樹脂フィルムを用いることもできる。また、穴をあける工程と樹脂膜フィルムを回路基板に接着させる工程とは別々に行えるので生産タクトが向上でき生産性に優れる。
電気接合材2には半田や導電性接着剤のいずれでも可能である。導電性接着剤から電気接合材2を構成する場合、その主成分はエポキシ系樹脂となり、導電性フィラには、例えばAg、Pd、Ni、Au、Cu、C、Pt、Fe、Tiの少なくとも1つを用いることができる。
実施の形態5
図6は本発明の実施の形態5にかかる接続体の製造方法の概略図である。この実施の形態の製造方法は、実施の形態3の接続体300の製造方法である。
以下、本実施形態の製造方法による接続体300の製造工程を説明する。まず、図6(a)に示すように、作業基台20上に第1の剥離シート21を設置する。第1の剥離シート21は、例えば、ポリエチレンナフタレート(PEN)から構成される。第1の剥離シート21は電気絶縁基材3の電気絶縁性突出部3aに対向する部位に開口21aを有する形状とする。
次に、図6(b)に示すように、第1の剥離シート21上に、半硬化状態の熱硬化性樹脂からなる電気絶縁基材3を搭載し、さらに、電気絶縁基材3に加熱加圧することで電気絶縁基材3を硬化させる。このとき、電気絶縁基材3の一部は、加圧によって開口21aと作業基台20とにより囲まれた領域に浸入した状態で硬化する。これにより、硬化する電気絶縁基材3には、電気絶縁性突出部3aが形成される。
次に、図6(c)に示すように、形成した電気絶縁基材3において露出している基材主面に第2の剥離シート22を貼り付ける。第2の剥離シート22は基材主面の全面に設ける。第2の剥離シート22は例えばポリエチレンテレフタレート(PET)から構成される。
次に、図6(d)に示すように、作業基台20に対して電気絶縁基材3をひっくり返す。これにより、作業基台20に第2の剥離シート22を当接させ、第1の剥離シート21を露出させる。
次に、図6(e)に示すように、電気絶縁基材3にその厚み方向に貫通する第1の孔8を形成する。第1の孔8は例えば、YAGレーザ照射により形成する。このとき、第1の孔8を、電気絶縁性突出部3aを囲んでその両端に形成する。さらには、第1の孔8を、接続体300によって接続される半導体装置と回路基板との接続個所に対応する位置に形成する。また、第1の孔8は、第1の剥離シート21を貫通するものの、第2の剥離シート22を貫通しないように形成する。
次に、図6(f)に示すように、第1の孔8に電気接合材2を充填する。ここで、電気接合材2を導電性接着剤から構成する場合、電気接合材2を、例えば、図に示すようにスキージ9を用いて充填する。
最後に、図6(g)に示すように、第1の剥離シート21と第2の剥離シート22とを電気絶縁基材3から除去する。これにより、電気絶縁基材3に電気絶縁性突出部3aが一体成形された実施の形態3の接続体300が得られる。
実施の形態6
図7(b)は本発明の第4の実施の形態にかかる実装構造の概略図であり、図7(a)は、その実装途中の状態を示す概略図である。この実装構造は、実施の形態1または2に記載された接続体100、200を用いて半導体装置11を回路基板17に実装する構造である。
半導体装置(IC基板)11は、端子電極12を有しており、この端子電極12上にバンプ電極13が設けられている。一方、回路基板17は入出力端子電極16を有している。このような構成を有する半導体装置11が接続体100を介在させて回路基板17に搭載されている。そして、バンプ電極13(端子電極12)と入出力端子電極16とが、電気接合材2を介在させた状態で互いに電気接続されており、さらには、半導体装置11と回路基板17との間の隙間が接続体100の電気絶縁基材3により封止されている。なお、符号14は、半導体装置11の端子電極形成面を覆うパッシベーションであり、符号15は、パッシベーション14を覆う保護膜である。
この実装構造では、接続体100はその厚み方向に沿って加圧される。その際、電気接合材2は、加圧を受けることで良好な電気導通性を発揮する。このような接続構造をより接続精度高く実現するため、電気接合材2の一部は、予め、電気絶縁基材3の表面から突出しており、加圧を受けやすくなっている。しかしながら、そのために加圧に際して電気接合材2の一部は第1の孔8から溢れ出て電気絶縁基材3の主面においてその周囲に流れ出やすく、周囲に流れ出た電気接合材2は、隣接する電気接合材2の間で短絡を生じさせる原因となる。
これに対して、本実施形態では、隣接する第1の孔8の間に第2の孔10を設けたうえで、第2の孔10に電気絶縁性樹脂1を充填配置している。さらには、電気絶縁性樹脂1の一部を電気絶縁基材3から突出させて電気絶縁性突出部1aを形成している。そのため、接続工程における加圧処理時において電気絶縁性突出部1aは、電気接合材2と同様、第2の孔10から溢れ出て絶縁樹脂フィルム101の主面においてその周囲に流れ出る。これにより、第1の孔8から溢れ出る電気接合材2は、同様に溢れ出る電気絶縁性突出部1aによって遮蔽される結果、隣接する第1の孔8の電気接合材2どうしが互いに当接することはなくなる。
したがって、半導体装置11を回路基板17に接続体100を介して実装する場合に、端子電極12の形成ピッチを狭ピッチ(例えば、50μm程度のピッチ)に設定したとしても、電気接合材2の広がりに起因するショートが生じにくくなる。これにより、接続体100を用いた実装構造において、その接続対象である半導体装置1の端子電極形成ピッチが狭ピッチであったとしても、安定した電気接続を実現することができ、その信頼性が高くなる。
実施の形態7
図8(b)は本発明の第5の実施の形態にかかる実装構造の概略図であり、図8(a)は、その実装途中の状態を示す概略図である。本実施形態の構造は、基本的は、実施の形態4と同様の構造を有する。ただし、本実施形態では、パッシベーション14と保護膜15とによって、端子電極12上に凹部45が形成されている。そして、凹部45の容積をV1とし、実装時に半導体装置側で広がる電気接合材2の容積をV2とすると、少なくともV1≧V2としている。これにより、実装工程中に周囲に流れ出る電気接合材2を確実に凹部45に収納させることができて、その分、さらに、端子電極12間のショートが生じにくくいなっている。
本発明の第1の実施の形態である接続体の概略図である。 電気絶縁性樹脂1の配置構造の具体例を示す図である。 本発明の第2の実施の形態である接続体の概略図である。 本発明の第3の実施の形態である接続体の概略図である。 本発明の第4の実施の形態である接続体の製造方法の概略図である。 本発明の第5の実施の形態である接続体の製造方法の概略図である。 本発明の第6の実施の形態である実装構造の概略図である。 本発明の第7の実施の形態である実装構造の概略図である。
符号の説明
1…絶縁性樹脂
1a…電気絶縁性突出部
2…電気接合材
3…基材
3a…電気絶縁性突出部
4…第1の接着層
5…第2の接着層
6…第1の剥離シート
7…第2の剥離シート
8…第1の孔
9…スキージ
10…第2の孔
11…半導体装置
12…端子電極
13…バンプ電極
14…パッシベーション
15…保護膜
16…入出力端子電極
17…回路基板
100…接続体
200…接続体
300…接続体

Claims (11)

  1. 回路基板と前記回路基板に実装される半導体装置との間に介装されてこれら回路基板と半導体装置とを電気接続する接続体であって、
    前記回路基板と前記半導体装置との間に挿入配置される薄板状の電気絶縁基材と、
    前記電気絶縁基材の厚み方向に沿って貫通配置されており、前記回路基板の接続部位と前記半導体装置の接続部位とを電気接続する複数の電気接合材と、
    隣接する前記電気接合材の間に設けられて、前記電気絶縁基材の主面から突出する電気絶縁性突出部と、
    を有する、
    ことを特徴とする接続体。
  2. 前記電気絶縁基材は、前記電気絶縁性突出部の配置部位に基材厚み方向に沿った孔を有し、当該孔に電気絶縁性樹脂が充填されているとともに当該電気絶縁性樹脂の一部は前記電気絶縁基材の主面から突出しており、当該突出部位から前記電気絶縁性突出部が構成される、
    ことを特徴とする請求項1記載の接続体。
  3. 前記電気絶縁性突出部は、前記電気絶縁基材と一体に形成される、
    ことを特徴とする請求項1記載の接続体。
  4. 前記電気絶縁性突出部は前記電気絶縁基材の両主面に設けられる、
    ことを特徴とする請求項1ないし3のいずれかに記載の接続体。
  5. 前記電気絶縁基材は、その主面に接着層を有する、
    ことを特徴とする請求項1ないし4のいずれかに記載の接続体。
  6. 回路基板と前記回路基板に実装される半導体装置との間に介装されてこれら回路基板と半導体装置とを電気接続する接続体の製造方法であって、
    両面に剥離シートが貼付された薄板状の電気絶縁基材を用意したうえで、前記回路基板と前記半導体装置との間の接続部位に対応する前記電気絶縁基材の部位に、一方の前記剥離シートと前記電気絶縁基材とをその厚み方向に貫通する第1の孔を形成する工程と、
    前記第1の孔に電気接合材を充填する工程と、
    隣接する前記第1の孔の間に位置する前記絶縁基材の部位に、両方の前記剥離シートと前記電気絶縁基材とをその厚み方向に貫通する第2の孔を形成する工程と、
    前記剥離シートにより前記第1の孔が遮蔽された前記電気絶縁基材の主面から、前記第2の孔に前記電気絶縁性樹脂を充填する工程と、
    前記絶縁基材から両剥離シートを除去する工程と、
    とを含む、
    ことを特徴とする接続体の製造方法。
  7. 回路基板と、
    前記回路基板に実装される半導体装置と、
    前記回路基板と前記半導体装置との間に介装されて、これら回路基板と半導体装置とを電気接続する接続体と、
    有し、
    前記接続体は、
    前記回路基板と前記半導体装置との間に挿入配置される薄板状の電気絶縁基材と、
    前記電気絶縁基材の厚み方向に沿って貫通配置されており、前記回路基板の接続部位と前記半導体装置の接続部位とを電気接続する複数の電気接合材と、
    隣接する前記電気接合材の間に設けられて、前記電気絶縁基材の主面から突出する電気絶縁性突出部と、
    を有する、
    ことを特徴とする半導体装置の実装構造。
  8. 前記電気絶縁基材は、前記電気絶縁性突出部の配置部位に基材厚み方向に沿った孔を有し、当該孔に電気絶縁性樹脂が充填されているとともに当該電気絶縁性樹脂の一部は前記電気絶縁基材の主面から突出しており、当該突出部位から前記電気絶縁性突出部が構成される、
    ことを特徴とする請求項7記載の半導体装置の実装構造。
  9. 前記電気絶縁性突出部は、前記電気絶縁基材と一体に形成される、
    ことを特徴とする請求項7記載の半導体装置の実装構造。
  10. 前記絶縁性突出部は前記電気絶縁基材の両主面に設けられる、
    ことを特徴とする請求項7ないし9のいずれかに記載の半導体装置の実装構造。
  11. 前記電気絶縁基材は、その主面に接着層を有する、
    ことを特徴とする請求項7ないし10のいずれかに記載の半導体装置の実装構造。
JP2004214415A 2004-07-22 2004-07-22 接続体とその製造方法及び実装方法 Pending JP2006040939A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004214415A JP2006040939A (ja) 2004-07-22 2004-07-22 接続体とその製造方法及び実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004214415A JP2006040939A (ja) 2004-07-22 2004-07-22 接続体とその製造方法及び実装方法

Publications (1)

Publication Number Publication Date
JP2006040939A true JP2006040939A (ja) 2006-02-09

Family

ID=35905661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004214415A Pending JP2006040939A (ja) 2004-07-22 2004-07-22 接続体とその製造方法及び実装方法

Country Status (1)

Country Link
JP (1) JP2006040939A (ja)

Similar Documents

Publication Publication Date Title
US5438478A (en) Electronic component carriers and method of producing the same as well as electronic devices
JP5347222B2 (ja) 半導体装置の製造方法
JP2790122B2 (ja) 積層回路基板
KR100921919B1 (ko) 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법
US20120080221A1 (en) Printed wiring board with built-in component and its manufacturing method
US9293433B2 (en) Intermetallic compound layer on a pillar between a chip and substrate
JP4864810B2 (ja) チップ内蔵基板の製造方法
KR20170016550A (ko) 반도체 패키지의 제조 방법
JP6697944B2 (ja) 電力用半導体装置
JP4939916B2 (ja) 多層プリント配線板およびその製造方法
JP3851760B2 (ja) 半導体装置、その実装方法、電子回路装置の製造方法及び該製造方法により製造された電子回路装置
US20160021737A1 (en) Electric device module and method of manufacturing the same
JP2009135391A (ja) 電子装置およびその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JPH1116949A (ja) Acf接合構造
JP2011151103A (ja) 電子部品相互の接続構造及び接続方法
US10356911B2 (en) Electronic device module and method of manufacturing the same
US10219380B2 (en) Electronic device module and manufacturing method thereof
JP5369875B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
US9633923B2 (en) Electronic device module and manufacturing method thereof
JPH11111761A (ja) 半導体チップ部品の実装体
JPH10125725A (ja) 半導体装置およびその製造方法
JP4324773B2 (ja) 半導体装置の製造方法
JP2006040939A (ja) 接続体とその製造方法及び実装方法
JP2006173234A (ja) 半導体装置およびその製造方法