JPH0719865B2 - 半導体装置のリ−ドフレ−ム製造方法 - Google Patents

半導体装置のリ−ドフレ−ム製造方法

Info

Publication number
JPH0719865B2
JPH0719865B2 JP60074300A JP7430085A JPH0719865B2 JP H0719865 B2 JPH0719865 B2 JP H0719865B2 JP 60074300 A JP60074300 A JP 60074300A JP 7430085 A JP7430085 A JP 7430085A JP H0719865 B2 JPH0719865 B2 JP H0719865B2
Authority
JP
Japan
Prior art keywords
substrate
finger
lead frame
semiconductor chip
fingers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60074300A
Other languages
English (en)
Other versions
JPS61234061A (ja
Inventor
博士 嶋津
康雄 山下
正義 鈴記
栄二 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Hitachi Maxell Ltd
Original Assignee
Kyushu Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Hitachi Maxell Ltd filed Critical Kyushu Hitachi Maxell Ltd
Priority to JP60074300A priority Critical patent/JPH0719865B2/ja
Publication of JPS61234061A publication Critical patent/JPS61234061A/ja
Publication of JPH0719865B2 publication Critical patent/JPH0719865B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明はIC、LSI等の半導体チツプを固定するのに用い
るリードフレームの製造方法に関する。
〔背景技術〕
従来より半導体チツプを樹脂モールドで一体化して複数
ピンを突設した半導体装置の組立てには金属製のリード
フレームが用いられている。このリードフレームは薄い
金属板をプレスで打ち抜いたり、エツチングなどによつ
て形成されており、その形状は第4図に示すように、半
導体チツプ1を取り付ける矩形のタブ2をその4隅にお
いて支持するタブリード3と、タブ2の周縁に内端を臨
ませる複数のフインガ4と、これらフインガ4及びタブ
リード3の外端を支持する枠部5と、枠部5の両側縁に
沿つて定間隔に設けられたスプロケツト孔6とからなつ
ている。
このようなリードフレーム7を用いて半導体装置を組み
立てるには、まずタブ2上に半導体チツプ1を取り付け
た後、半導体チツプ1の各電極とこれに対応するフイン
ガ4の内端をワイヤあるいはワイヤを用いず直接に接続
し、その後矩形枠部5の内側領域を合成樹脂でモールド
し半導体チツプ1を被覆し、次いで枠部5を切除し、フ
ラツトリードあるいはインライン型の半導体装置を得る
のである。
ところで、リードフレーム7のフインガ4の先端には半
導体チツプ1の電極に接続するためのバンプが形成され
るが、近年多数のピンを有する半導体装置が要求される
ようになり、フインガの幅が極めて小さいものとなつて
くると、フインガを含むリードフレームの接続そのもの
が非常に難しく、ましてやフインガが先端にバンプを一
体に形成するのは困難である。
従来、上記の如き非常に微細な加工を施すには、フオト
エツチング等の手段が用いられているが、エツチング加
工は製造装置等が高価であり、コストをさげるのが難し
い。
〔発明の目的〕
本発明は上記の点に鑑みてなされたもので、多数のバン
プ付フインガを備えたリードフレームを容易に成形でき
るリードフレームの製造方法の提供を目的としている。
〔発明の概要〕
上記目的を達成するための手段として、本発明は、半導
体チツプの電極と接続されるフインガを導電性金属薄箔
にて形成したリードフレームの製造方法であつて、少な
くとも表面に導電性を有する基板に所望パターンのレジ
スト層を形成し、レジスト層が形成されていない基板の
表面に電鋳により金属層を積層してフインガを形成する
工程と、そのフインガの先端部を基板とともに基板側が
部分的に突出するようにプレスで折曲加工してフインガ
の先端部に基板表面に沿って圧延折曲されたバンプを形
成する工程と、基板よりフインガを剥離して、基板と接
していたバンプ面を電極接合面とする工程とからなるこ
とを特徴とするものである。
〔実施例〕
第1図は本発明の実施例におけるリードフレームの製造
工程を説明するものである。
まず第1図(a)の如くステンレス等の導電性金属から
なる基板8上に所望パターンのレジスト層9を形成す
る。このレジスト層9はリードフレーム7を形成しない
位置のみに積層されるものであつて、非レジスト部8aの
形状は所望パターンのリードフレーム形状である。
次にこのレジスト層9が形成された基板8上を、レジス
トがアルカリ現像タイプではカセイソーダを、溶剤タイ
プの場合は塩化メチレン等の溶剤を用いて剥離処理を行
い、その後電鋳により銅、ニツケル、金等の導電性金属
を積層させる。
これにより(b)図の如くレジスト層9を除く非レジス
ト部8a上にのみ金属層が形状される。更にレジスト9を
メチルイソブチルケトンのような溶剤で洗浄除去して
(c)の如き積層体を得る。
このようにして一枚の板状に成形された基板8及び金属
層10の積層体の一部をプレス成形により(d)図の如く
基板8側に突出するように折曲加工する。この成形部分
はリードフレーム7のフインガ先端部であり、図ではタ
ブ2に向つて対向延出する一対のフインガ4を示してい
る。この場合、レジスト層を残したままプレス成形する
ことにより、フインガ先端部を取り囲むレジスト層がフ
インガの横ずれ防止作用をするとともに、過剰プレス力
の緩衝機能をもたせることができる。なおタブ2は特に
必要としない。
次いで基板8から金属層10を剥離して(e)図の如き断
面形状を有するフインガ4を得る。
第2図は上述の方法によつて得られたリードフレーム7
のフインガ4部分を拡大して示した斜視図である。図か
ら明らかなように、リードフレーム7の枠部5から内方
へ延出する多数のフインガ4の先端部は下方へ湾曲さ
れ、その先端は頸部4aを介して円形のバンプ4bが薄く圧
延形成される。
先端部形状を円形にすることにより、半導体チツプ1の
凹入した電極との接合位置をフインガ4の横ずれに対し
て許容することができ、組立性を向上させることができ
るが、円形に限らず矩形もしては多角形状等種々変更で
きる。
第3図はリードフレームを用いて半導体チツプを配線基
板に取り付けた状態を示したもので、リードフレーム7
はプリント配線板11の上面に載置固定されており、リー
ドフレーム7のフインガ4が延出する部分のプリント配
線板11にはデイバイス孔11aが設けられている。このデ
イバイス孔11a内には半導体チツプ1が配され、フイン
ガ4の先端の前記基板8と接していた方のバンプ4bの面
が半導体チツプ1の上面に設けられた電極に半田で固着
されるのである。
電鋳用基板8として、上記実施例ではそれ自体導電性を
有するステンレス薄鋼板を用い、フインガ4の先端プレ
ス成形時にこの基板8とフインガ4とを同時プレス加工
することにより、フインガ4のちぎれや不要変形を回避
するようにしたが、基板8はそれ自体が導電性を有しな
いもしくは抵抗値が高い材質例えばポリエステルやポリ
イミド樹脂のような合成樹脂フイルムや表面に導電性を
有しないようなアルミニウム薄板等も用いることがで
き、合成樹脂フイルムの場合には、蒸着やスパツタリン
グ、無電解メツキ等によりその表面に導電性を付与せし
めれば良く、またアルミニウム薄板の場合には、その表
面に亜鉛等による置換反応で導電性を持たせれば良い。
特にこのような合成樹脂やアルミニウム薄板の場合には
材質自体が柔軟性や展性、延性に富むため、フインガ4
のプレス加工時の加工圧のばらつきを吸収させることが
でき、バンプ部分の寸法管理を容易にすることができ
る。
〔発明の効果〕
以上のように本発明によれば、 .フインガ先端のバンプを部分的に折曲加工するのに
基板とともになされるから、極細のフインガであっても
十分にプレス加工が可能であり、薄くても亀裂の生じな
いバンプを容易に形成することができる。
.フインガ先端のバンプが圧延加工されてフインガ基
部よりも部分的に薄くできるから、この部分がバッハア
領域として機能し、半導体チップとの接合時の加圧力が
緩和でき、フインガ基部の変形、横ずれが防止できる。
.プレス成形によってフインガ先端にバンプを形成す
る際、そのフインガが直接金型に接触する場合には、型
面に生じる微細な傷(金型を繰り返して使用していると
型面に微細な傷が生じる)がそのままバンプに転写され
て表面に凹凸を生じ、そのために半導体チップの電極と
の接合が不確実になる。
その点本発明は、繰り返して使用しない基板の表面に沿
ってバンプを形成し、その基板と接していたバンプ面を
電極接合面としているから、そのバンプ面は平坦で、電
極との接合が確実であるなどの特長を有している。。
【図面の簡単な説明】
第1図は本発明実施例におけるリードフレームの製造工
程を示す図、第2図は本発明によつて製造したリードフ
レームのフインガ部を拡大して示す斜視図、第3図はリ
ードフレームを用いて半導体チツプを配線基板に取り付
けた状態を示す図、第4図は一般的なリードフレームの
平面図である。 1…半導体チツプ、1a…電極、2…タブ、4…フイン
ガ、4b…バンプ、7…リードフレーム、8…金属基板、
8a…非レジスト部。
フロントページの続き (72)発明者 坂田 栄二 福岡県田川郡方城町大字伊方4680番地 九 州日立マクセル株式会社内 (56)参考文献 特開 昭57−171681(JP,A) 特開 昭55−110051(JP,A) 特開 昭50−114353(JP,A)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】半導体チツプの電極と接続されるフインガ
    を導電性金属薄箔にて形成したリードフレームの製造方
    法であつて、 少なくとも表面に導電性を有する基板に所望パターンの
    レジスト層を形成し、レジスト層が形成されていない基
    板の表面に電鋳により金属層を積層してフインガを形成
    する工程と、 そのフインガの先端部を基板とともに基板側が部分的に
    突出するようにプレスで折曲加工して、フインガの先端
    部に基板表面に沿って圧延折曲されたバンプを形成する
    工程と、 基板よりフインガを剥離して、基板と接していたバンプ
    面を電極接合面とする工程とからなる半導体装置のリー
    ドフレーム製造方法。
JP60074300A 1985-04-10 1985-04-10 半導体装置のリ−ドフレ−ム製造方法 Expired - Lifetime JPH0719865B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60074300A JPH0719865B2 (ja) 1985-04-10 1985-04-10 半導体装置のリ−ドフレ−ム製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60074300A JPH0719865B2 (ja) 1985-04-10 1985-04-10 半導体装置のリ−ドフレ−ム製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP4117984A Division JP2528766B2 (ja) 1992-04-10 1992-04-10 半導体装置

Publications (2)

Publication Number Publication Date
JPS61234061A JPS61234061A (ja) 1986-10-18
JPH0719865B2 true JPH0719865B2 (ja) 1995-03-06

Family

ID=13543141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60074300A Expired - Lifetime JPH0719865B2 (ja) 1985-04-10 1985-04-10 半導体装置のリ−ドフレ−ム製造方法

Country Status (1)

Country Link
JP (1) JPH0719865B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001545A (en) * 1988-09-09 1991-03-19 Motorola, Inc. Formed top contact for non-flat semiconductor devices
JP2521417B2 (ja) * 1994-08-22 1996-08-07 九州日立マクセル株式会社 電鋳方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556115B2 (ja) * 1974-02-20 1980-02-13
JPS55110051A (en) * 1979-02-15 1980-08-25 Nec Corp Lead frame and semiconductor device
JPS57171681A (en) * 1981-04-17 1982-10-22 Toshiba Corp Lead frame and its manufacture

Also Published As

Publication number Publication date
JPS61234061A (ja) 1986-10-18

Similar Documents

Publication Publication Date Title
JPH10256416A (ja) 配線基板における導電バンプの構造
JP2004207275A (ja) 回路装置およびその製造方法
JPH0719865B2 (ja) 半導体装置のリ−ドフレ−ム製造方法
JPH0722191B2 (ja) 半導体装置のリ−ドフレ−ム製造方法
JP2509882B2 (ja) 半導体装置の製造方法
JPH0656872B2 (ja) 半導体装置のリ−ドフレ−ム
JP2528766B2 (ja) 半導体装置
JPH05267546A (ja) 半導体装置
JP2549277B2 (ja) 半導体装置
JP3932689B2 (ja) Tab用フィルムキャリアテープ
JPH07106481A (ja) 半導体装置
JP2528765B2 (ja) 半導体装置のリ―ドフレ―ム
JP3936060B2 (ja) グリッドアレイの製造方法
JPS62128132A (ja) 電子部品実装回路およびその製作方法
JP2663789B2 (ja) バンプ付きキャリアテープの製造方法
JPH0738400B2 (ja) 半導体装置
JP2745860B2 (ja) 多ピンリードフレーム
JP3858396B2 (ja) 半導体装置の製造方法
JPH04216660A (ja) 半導体素子用リードフレーム
JPH069216B2 (ja) リ−ドキヤリアフイルム
JP3314516B2 (ja) 前成形ずみフィルムキャリアおよびその製造方法ならびに電子素子およびその製造方法
JP2985584B2 (ja) 折曲実装型tab用フィルムキャリア及びその製造方法
JPH05315531A (ja) リードフレーム及びその製造方法
JPH0423321Y2 (ja)
JPH0423322Y2 (ja)