JP3858396B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3858396B2 JP3858396B2 JP33677897A JP33677897A JP3858396B2 JP 3858396 B2 JP3858396 B2 JP 3858396B2 JP 33677897 A JP33677897 A JP 33677897A JP 33677897 A JP33677897 A JP 33677897A JP 3858396 B2 JP3858396 B2 JP 3858396B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- solder resist
- semiconductor device
- wiring
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、プッシュバック方式の基板フレームを使用する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
図７乃至図１２は従来における半導体装置の製造方法の一例を示すものである。図７乃至図１２において、基板フレーム１１はプリント配線基板である。このプリント配線基板１１は、例えば耐熱性ガラス布を基材にして、これにエポキシ樹脂を含浸させ、この基材を積層し、両面に銅箔を張り付けた両面銅張積層板を使用する。この基板フレーム１１には、その両側に基板フレーム１１を搬送するためのガイド孔１３が所定の間隔で形成され、さらにどちらか一方の側のガイド孔間には位置決め穴１２が形成されている。両側のガイド孔列の間の基板フレーム１１の中央部分には、所定間隔に配線基板１４が形成されている。この配線基板１４は、基板フレーム１１を打ち抜いて形成され、そして、この打ち抜きにより形成された開口部に再びプッシュバックされている。通常、基板フレーム１１の厚さは、約０．４５ｍｍである。
【０００３】
配線基板１４と基板フレーム１１との境界にはプッシュバックライン１５が形成されている。配線基板１４は、中心部分に半導体素子１６が配置される領域であるアイランド部１７が形成され、このアイランド部１７から少し離れて配線パターン、すなわちインナーリード１８が上記銅箔の上に金メッキされて形成されている。また、基板フレーム１１上にも、同様にして配線パターン１１８が同上銅箔の上に金メッキされて形成されている（図１２参照）。
【０００４】
図８は、この配線基板１４上に形成された半導体装置１０の断面図である。図７の基板フレーム１１から形成された配線基板１４の裏面には、主面に形成されたインナーリード１８に電気的に接続され、外部回路と電気的に接続されるハンダ等のバンプ電極１９（以下、「ハンダバンプ１９」と言う）が形成されている。この配線基板１４の主面のインナーリード１８と裏面に取り付けられたバンプ電極１９とは、配線基板１４に形成したスルーホール（不図示）の内表面に形成した接続電極（不図示）を介して電気的に接続される。このハンダバンプ１９は、外部回路に接続するときに他の配線基板が取り付けられている回路基板（不図示）等の配線パターンに接続される。半導体素子１６の主面にも接続電極（不図示）が形成されており、この接続電極は、金やアルミニウム等のボンディングワイヤ２０によってインナーリード１８と電気的に接続されている。この半導体素子１６とボンディングワイヤ２０にトランスファモールドにより形成されたエポキシ樹脂等の樹脂封止体２１が被覆される。樹脂封止体２１は、トランスファモールドにより金型で形成されるので、その側面はテーパー状になっている。
【０００５】
ここで、テーパー角は、垂直方向に対して約３０度傾斜している。また、樹脂封止体２１の底面の各辺は、配線基板１４の各辺に沿って配置されている。つまり、配線基板１４の主面と樹脂封止体２１の底面とは実質的に同じ形状であり同サイズである。
【０００６】
次に、図９乃至図１１を参照しながら図７に示す半導体装置の製造工程を説明する。図９はこの半導体装置の製造工程断面図、図１０はこの製造工程で用いられる金型の断面図、図１１は金型キャビティ内の配線基板１４の配置を説明する平面図である。その製造工程を(1) 〜 (2)の順に説明する。
(1)まず、基板フレーム１１には図７に示すプリント配線板を用意する（図９（ａ））。基板フレーム１１には、間隔をおいて配置された複数の配線基板領域が存在している。この領域の主面にはインナーリード１８等の配線パターンが形成されている。
(2)次に、基板フレーム１１に外形パンチングを施し、ダイ２２とポンチ２３により配線基板領域を打ち抜き、複数の配線基板１４を形成する（図９（ｂ））。
(3)打ち抜かれた配線基板１４は、所定の力（Ｆ）で基板フレーム１１にプッシュバックされる（図９（ｃ））。
(4)続いて、半導体素子１６を配線基板１４のアイランド部１７に載置し、接着剤等で固定する。半導体素子１６の表面に露出する接続電極（不図示）と配線基板１４の主面上のインナーリード１８とを金細線等のボンディングワイヤ２０で電気的に接続する（図９（ｄ））。
(5)次に、基板フレーム１１を金型に配置固定してから液状化されたモールド樹脂をそのキャビティ内にトランスファモールドにより充填させ、硬化させて樹脂封止体２１を形成する（図９（ｅ））。
(6)次に、配線基板１４の裏面に、インナーリード１８に電気的に接続され、かつ外部回路と電気的に接続されるハンダなどのバンプ電極（ハンダバンプ）１９が形成される。この配線基板１４の主面のインナーリードと裏面に取り付けられたハンダバンプ１９とは、配線基板に形成したスルーホール（不図示）の内表面に形成した接続電極（不図示）を介して電気的に接続される。このハンダバンプ１９は、他の配線基板が取り付けられた回路基板（不図示）の配線パターンに接続される。このように半導体装置は、配線基板１４が基板フレーム１１に保持された状態で完成する。
(7)次に、この半導体装置を基板フレー１１から取り外すと図８に示す半導体装置が完成する。なお、ハンダバンプ１９は、配線基板１４を基板フレーム１１から取り外してから取り付けても良いものである。
【０００７】
次に、トランスファモールド工程で用いる金型を図１０を用いて説明する。金型のキャビティ２４は、下型キャビティブロック２５及び上型キャビティブロック２６により形成される。キャビティ２４内には、配線基板１４が保持された基板フレーム１１が載置固定されている。下型及び上型キャビティブロック２５，２６は、下型キャビティホルダー２７Ａ及び上型キャビティブロック２７Ｂにより固定されている。キャビティ２４内の配線基板１４の上には、半導体素子１６及びボンディングワイヤ２０が載置されている。ボンディングワイヤ２０は、半導体素子１６の接続電極（不図示）と配線基板１４の主面に形成されたインナーリード１８とを電気的に接続する。上型キャビティブロック２６のキャビティ２４を構成する凹部の周辺部は、プッシュバックライン１５の上に乗るように基板フレーム１１を固定する。なお、図１１において、プッシュバックライン１５と点線で示したキャビティ２４の領域を示すラインとは一致する筈であるが、位置関係を明らかにするためにキャビティ２４のラインを幾分小さく表示した。また、エポキシ樹脂等のモールド樹脂は、ランナー２８，ゲート２９からキャビティ２４内へ圧入されて樹脂封止体が形成される。そのゲート２９の縦断面形状は、図１２に図１１のＣ−Ｃ線に沿う断面形状として示すように、ランナー２８から樹脂封止体２１に向かってゲート２９の基板フレーム１１からの高さが序々に低くなるように連続し傾斜した状態になっている。また、横幅もランナー２８から樹脂封止体２１に向かって序々に狭く形成されている。すなわち、これによりゲート２９と樹脂封止体２１の接続部が折損し易くなっていて、半導体装置を基板フレーム１１から取り外すときに、そのゲート２９と樹脂封止体２１との接続部を折損（以下、「ゲートブレーク」と言う）させて取り外すことができる構造になっている。
【０００８】
【発明が解決しようとする課題】
ところで、上述したように、樹脂封止体２１で半導体素子１６、ボンディングワイヤ２０等を樹脂封止してなる半導体装置の製造方法では、図１３及び図１４に示すように、半導体素子１６のサイズを大きくしようとすると、ゲート２９と樹脂封止体２１の接続部分に対応している樹脂封止体２１のカット面Ｃを小さくする必要がある。なお、図１３は半導体素子１６のサイズが小さい場合で、図１４は半導体素子１６のサイズを大きくした場合である。しかし、カット面Ｃを小さくすると、ゲートブレーク時に接続部分が所定の位置でブレークせず、樹脂封止体２１の一部が欠損すると言う問題や、ゲートが途中の位置で折損し、樹脂封止体２１側にゲート２９の一部が残ってしまうと言う問題点があった。
【０００９】
本発明は、上記問題点に鑑みてなされたものであり、その目的は半導体装置を基板フレームより取り除くときに、樹脂封止体を欠損させずに簡単に取り除くことができる半導体装置の製造方法を提供する。さらに、他の目的は、以下に説明する内容の中で順次明らかにして行く。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明においては、基板フレームに配線パターンと配線基板領域と該配線基板領域内のインナーリードとを形成し、前記配線基板領域に沿って前記基板フレームの一部を打ち抜いて配線基板を形成するとともに、この打ち抜いた配線基板を前記フレームの元の位置にプッシュバックし、前記配線基板の主面上に半導体素子を搭載しかつ該半導体素子と前記インナーリードとを電気的に接続し、その後、前記半導体素子を前記基板フレームと共に上下金型との間に挟み、前記上下金型のキャビティ内に樹脂材を注入し樹脂封止してなる半導体装置の製造方法において、前記基板フレーム上に前記樹脂材が注入されるゲートの一部に対応させて、前記樹脂材と良密着性のソルダーレジストを積層させる、ようにしたものである。
【００１１】
これによれば、ソルダーレジストが積層されている部分は樹脂材との密着性が良いので、ゲートブレークすると、まずソルダーレジストと対応している側のゲート部分が基板フレーム上に残った状態でゲートが折損する。次いで、配線基板を基板フレームより再び取り除くと、ソルダーレジストと対応している側のゲート部分を基板フレーム側に残した状態で配線基板だけが基板フレームより取り除かれる。したがって、半導体装置を基板フレームより取り除くときに、ゲートと樹脂封止体との間を所定の位置で確実に折損させ、樹脂封止体を欠損させることなく、ゲートと樹脂封止体との間を所定の位置で確実に折損させて取り除くことができる。
【００１２】
請求項２に記載の発明においては、前記ゲートは前記ソルダーレジストと対応していない部分の入射角が前記ソルダーレジストと対応している部分の入射角よりも大きく設定されることにより、前記ソルダーレジストに対応している部分と対応していない部分との略境目の部分でゲートブレークを起き易くしたものである。
【００１３】
これによれば、ゲートブレーク時に、ゲートの入射角を変化させている境目の部分でゲートを規則正しく折損させることができ、次の基板フレームから配線基板を取り除く作業が良好となる。
【００１４】
請求項３に記載の発明においては、 前記ゲートは前記ソルダーレジストに対応している部分と対応していない部分との略境目の部分に対応させて、前記ゲートの厚みを薄くするためのノッチを設け、このノッチの部分でゲートブレークを起き易くしたものである。
【００１５】
これによれば、ゲートブレーク時に、ノッチの部分でゲートを規則正しく折損させることができ、上記と同様に次の基板フレームから配線基板を取り除く作業が良好となる。
【００１６】
【発明の実施の形態】
以下、本発明の好適な実施形態を添付図面に基づいて詳細に説明する。なお、以下に述べる実施形態は、本発明の好適な具体例であるから技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの実施形態に限られるものではない。
【００１７】
図１乃至図３は本発明の一実施形態を示す製造工程断面図である。本発明の製造方法と図７乃至図１２で説明した従来における製造方法と大きく異なる点は、ゲートの形状と、このゲートに対応している基板フレーム部分の構造とにあり、それ以外は従来と同じである。したがって、従来方法及び構造と対応している部分には同じ符号を付して説明する。
【００１８】
図１において、基板フレーム１１はプッシュバックされた配線基板１４を有している。また、図１では、配線基板１４のアイランド部１７上に半導体素子１６が取り付けられた後、ボンディングワイヤ２０によって結線され、さらに樹脂材で樹脂封止体２１が形成された直後の状態を示している。一方、基板フレーム１１上、すなわち基板フレーム１１の主面上には、ゲート２９と対応する位置に、プッシュバックライン１５と直ぐ隣接した位置からランナー２８に向かう状態にしてソルダーレジスト３０が銅箔の上に印刷等により積層され設けられている。これに対して、ソルダーレジスト３０が設けられている部分以外の他の部分には、配線パターン１１８が銅箔の上に金メッキを施した状態で形成されている。ここでソルダーレジスト３０は樹脂材との密着性が良好であるが、金メッキは樹脂材との密着性が弱い。また、キャビティ２４内にモールド樹脂材をトランスファモールドにより充填させて樹脂封止体２１を成形し終えることによって作られたゲート２９は、その上面の傾斜がソルダーレジスト３０が設けられている部分を境として変化して作られる。すなわち、ソルダーレジスト３０と対応していない部分２９ａの傾き（入射角）は、ソルダーレジスト３０と対応している部分２９ｂの傾き（入射角）よりも大きな傾きで形成されている。
【００１９】
したがって、このようにして基板フレーム１１上にゲート２９を作った場合、その後の処理作業は図２及び図３に示すようになる。まず、ゲート２９を折損させようとすると、ソルダーレジスト３０が設けられている部分は樹脂材との密着性が良く、他の金メッキされただけの部分では密着性が弱いので、ソルダーレジスト３０が設けられている部分以外の部分は簡単に剥がされる。また、ゲート２９の部分２９ａと部分２９ｂとの間の傾きに変化を持たせているので、その傾きが変化している部分３２での折損がし易すい。このため、図２に示すように、ソルダーレジスト３０上の部分を残してゲート２９が簡単に折損する。
【００２０】
次いで、図３に示すように、プッシュバックされている配線基板１４の裏面側から力Ｆが加えられ、配線基板１４が基板フレーム１１から取り除かれると、その取り除かれるときに、ソルダーレジスト３０上にあるゲートは密着性の良いソルダーレジスト３０上に残った状態で、半導体装置を形成している配線基板１４側だけが基板フレーム１１から取り除かれる。
【００２１】
したがって、この実施形態によれば、半導体装置１０を基板フレーム１１より取り除くときに、ゲート２９と樹脂封止体２１との間を所定の位置で確実に折損させ、樹脂封止体２１を欠損させることなく、ゲート２９と樹脂封止体２１との間を所定の位置で確実に折損させて取り除くことができる。しかも、ソルダーレジスト３０と対応しているゲート部分２９ｂと対応していないゲート部分２９ａとの略境目の部分３２で、ゲート２９の入射角を変化させているので、この変化させた部分３２でゲートブレークが構造的に起き易くなり、従来の問題を比較的簡易に解消することができる。
【００２２】
図４乃至図６は本発明の一変形例を示す製造工程断面図である。図４乃至図６において、図１乃至図３と同一符号を付したものは図１乃至図３と同一のものを示している。そして、この変形例では、図１乃至図３に示す実施形態が、ゲート２９の傾斜（入射角）を部分２９ａと部分２９ｂとで変化させていたのに対して、この変形例では傾斜は一定で、変わりにソルダーレジスト３０と対応しているゲート部分２９ｂと対応していないゲート部分２９ａとの略境目の部分にノッチ３３を設けたものである。
【００２３】
したがって、このようにして基板フレーム１１上にゲート２９を作った場合、その後の処理作業は図５及び図６に示すようになる。まず、ゲート２９を折損させようとすると、ソルダーレジスト３０が設けられている部分は樹脂材との密着性が良く、他の金メッキされただけの部分では密着性が弱いので、ソルダーレジスト３０が設けられている部分以外の部分は簡単に剥がされる。また、ゲート２９の部分２９ａと部分２９ｂとの間にノッチ３３を設けて折損し易くしているので、そのノッチ３３の部分で折損され、図５に示すように、ソルダーレジスト３０上のゲート２９の部分２９ｂを残して折損する。
【００２４】
次いで、図６に示すように、プッシュバックされている配線基板１４の裏面側から力Ｆが加えられ、配線基板１４が基板フレーム１１から取り除かれると、その取り除かれるときに、ソルダーレジスト３０上にあるゲート２９は部分２９ｂだけが密着性の良いソルダーレジスト３０上に残った状態で、半導体装置を形成している配線基板１４側が基板フレーム１１から取り除かれる。
【００２５】
したがって、この変形例の場合でも、半導体装置を基板フレーム１１より取り除くときに、ゲート２９と樹脂封止体２１との間を所定の位置で確実に折損させ、樹脂封止体２１を欠損させることなく、ゲート２９と樹脂封止体２１との間を設計通り確実に折損させて取り除くことができる。しかも、ソルダーレジスト３０と対応しているゲート部分２９ｂと対応していないゲート部分２９ａとの略境目の部分にノッチ３３を設け、このノッチ３３の部分でゲートブレークが起き易くしているので、上記形態と同様に従来の問題を解消することができる。
【００２６】
【発明の効果】
以上説明したとおり、本発明によれば、次のような効果が期待できる。
請求項１に記載の本発明によれば、半導体装置を基板フレームより取り除くときに、ゲートと樹脂封止体との間を所定の位置で確実に折損させ、樹脂封止体を欠損させることなく、ゲートと樹脂封止体との間を定位置で設計通りに折損させて取り除くことができる。
【００２７】
請求項２に記載の発明によれば、上記効果に加えて、ソルダーレジストと対応しているゲート部分と、対応していないゲート部分との略境目の部分でゲートの入射角を変化させているので、この変化させた部分でゲートブレークが構造的に起き易くなり、製造上、より好適なものとなる。
【００２８】
請求項３に記載の発明によれば、上記効果に加えて、ソルダーレジストと対応しているゲート部分と、対応していないゲート部分との略境目の部分にノッチを設けているので、このノッチの部分でゲートブレークが構造的に起き易くなり、請求項２と同様に製造上、より好適なものとなる。
【図面の簡単な説明】
【図１】 本発明の一実施形態を説明する製造工程断面図である。
【図２】 本発明の一実施形態を説明する製造工程断面図である。
【図３】 本発明の一実施形態を説明する製造工程断面図である。
【図４】 本発明の一変形例を説明する製造工程断面図である。
【図５】 本発明の一変形例を説明する製造工程断面図である。
【図６】 本発明の一変形例を説明する製造工程断面図である。
【図７】 基板フレームの一例を示す平面図である。
【図８】 半導体装置の断面図である。
【図９】 半導体装置の製造工程図である。
【図１０】 半導体装置の製造に用いる金型の断面図である。
【図１１】 図１０のキャビティ部分の平面図である。
【図１２】 従来の製造工程を説明する断面図である。
【図１３】 従来技術の問題点を説明するための図である。
【図１４】 従来技術の問題点を説明するための図である。
【符号の説明】
１１…基板フレーム、１４…配線基板
１５…プッシュバックライン、１６…半導体素子
２１…樹脂封止体、２４…キャビティ
２９…ゲート、２９ａ，２９ｂ，３２…部分
３０…ソルダーレジスト、３３…ノッチ。
【発明の属する技術分野】
本発明は、プッシュバック方式の基板フレームを使用する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
図７乃至図１２は従来における半導体装置の製造方法の一例を示すものである。図７乃至図１２において、基板フレーム１１はプリント配線基板である。このプリント配線基板１１は、例えば耐熱性ガラス布を基材にして、これにエポキシ樹脂を含浸させ、この基材を積層し、両面に銅箔を張り付けた両面銅張積層板を使用する。この基板フレーム１１には、その両側に基板フレーム１１を搬送するためのガイド孔１３が所定の間隔で形成され、さらにどちらか一方の側のガイド孔間には位置決め穴１２が形成されている。両側のガイド孔列の間の基板フレーム１１の中央部分には、所定間隔に配線基板１４が形成されている。この配線基板１４は、基板フレーム１１を打ち抜いて形成され、そして、この打ち抜きにより形成された開口部に再びプッシュバックされている。通常、基板フレーム１１の厚さは、約０．４５ｍｍである。
【０００３】
配線基板１４と基板フレーム１１との境界にはプッシュバックライン１５が形成されている。配線基板１４は、中心部分に半導体素子１６が配置される領域であるアイランド部１７が形成され、このアイランド部１７から少し離れて配線パターン、すなわちインナーリード１８が上記銅箔の上に金メッキされて形成されている。また、基板フレーム１１上にも、同様にして配線パターン１１８が同上銅箔の上に金メッキされて形成されている（図１２参照）。
【０００４】
図８は、この配線基板１４上に形成された半導体装置１０の断面図である。図７の基板フレーム１１から形成された配線基板１４の裏面には、主面に形成されたインナーリード１８に電気的に接続され、外部回路と電気的に接続されるハンダ等のバンプ電極１９（以下、「ハンダバンプ１９」と言う）が形成されている。この配線基板１４の主面のインナーリード１８と裏面に取り付けられたバンプ電極１９とは、配線基板１４に形成したスルーホール（不図示）の内表面に形成した接続電極（不図示）を介して電気的に接続される。このハンダバンプ１９は、外部回路に接続するときに他の配線基板が取り付けられている回路基板（不図示）等の配線パターンに接続される。半導体素子１６の主面にも接続電極（不図示）が形成されており、この接続電極は、金やアルミニウム等のボンディングワイヤ２０によってインナーリード１８と電気的に接続されている。この半導体素子１６とボンディングワイヤ２０にトランスファモールドにより形成されたエポキシ樹脂等の樹脂封止体２１が被覆される。樹脂封止体２１は、トランスファモールドにより金型で形成されるので、その側面はテーパー状になっている。
【０００５】
ここで、テーパー角は、垂直方向に対して約３０度傾斜している。また、樹脂封止体２１の底面の各辺は、配線基板１４の各辺に沿って配置されている。つまり、配線基板１４の主面と樹脂封止体２１の底面とは実質的に同じ形状であり同サイズである。
【０００６】
次に、図９乃至図１１を参照しながら図７に示す半導体装置の製造工程を説明する。図９はこの半導体装置の製造工程断面図、図１０はこの製造工程で用いられる金型の断面図、図１１は金型キャビティ内の配線基板１４の配置を説明する平面図である。その製造工程を(1) 〜 (2)の順に説明する。
(1)まず、基板フレーム１１には図７に示すプリント配線板を用意する（図９（ａ））。基板フレーム１１には、間隔をおいて配置された複数の配線基板領域が存在している。この領域の主面にはインナーリード１８等の配線パターンが形成されている。
(2)次に、基板フレーム１１に外形パンチングを施し、ダイ２２とポンチ２３により配線基板領域を打ち抜き、複数の配線基板１４を形成する（図９（ｂ））。
(3)打ち抜かれた配線基板１４は、所定の力（Ｆ）で基板フレーム１１にプッシュバックされる（図９（ｃ））。
(4)続いて、半導体素子１６を配線基板１４のアイランド部１７に載置し、接着剤等で固定する。半導体素子１６の表面に露出する接続電極（不図示）と配線基板１４の主面上のインナーリード１８とを金細線等のボンディングワイヤ２０で電気的に接続する（図９（ｄ））。
(5)次に、基板フレーム１１を金型に配置固定してから液状化されたモールド樹脂をそのキャビティ内にトランスファモールドにより充填させ、硬化させて樹脂封止体２１を形成する（図９（ｅ））。
(6)次に、配線基板１４の裏面に、インナーリード１８に電気的に接続され、かつ外部回路と電気的に接続されるハンダなどのバンプ電極（ハンダバンプ）１９が形成される。この配線基板１４の主面のインナーリードと裏面に取り付けられたハンダバンプ１９とは、配線基板に形成したスルーホール（不図示）の内表面に形成した接続電極（不図示）を介して電気的に接続される。このハンダバンプ１９は、他の配線基板が取り付けられた回路基板（不図示）の配線パターンに接続される。このように半導体装置は、配線基板１４が基板フレーム１１に保持された状態で完成する。
(7)次に、この半導体装置を基板フレー１１から取り外すと図８に示す半導体装置が完成する。なお、ハンダバンプ１９は、配線基板１４を基板フレーム１１から取り外してから取り付けても良いものである。
【０００７】
次に、トランスファモールド工程で用いる金型を図１０を用いて説明する。金型のキャビティ２４は、下型キャビティブロック２５及び上型キャビティブロック２６により形成される。キャビティ２４内には、配線基板１４が保持された基板フレーム１１が載置固定されている。下型及び上型キャビティブロック２５，２６は、下型キャビティホルダー２７Ａ及び上型キャビティブロック２７Ｂにより固定されている。キャビティ２４内の配線基板１４の上には、半導体素子１６及びボンディングワイヤ２０が載置されている。ボンディングワイヤ２０は、半導体素子１６の接続電極（不図示）と配線基板１４の主面に形成されたインナーリード１８とを電気的に接続する。上型キャビティブロック２６のキャビティ２４を構成する凹部の周辺部は、プッシュバックライン１５の上に乗るように基板フレーム１１を固定する。なお、図１１において、プッシュバックライン１５と点線で示したキャビティ２４の領域を示すラインとは一致する筈であるが、位置関係を明らかにするためにキャビティ２４のラインを幾分小さく表示した。また、エポキシ樹脂等のモールド樹脂は、ランナー２８，ゲート２９からキャビティ２４内へ圧入されて樹脂封止体が形成される。そのゲート２９の縦断面形状は、図１２に図１１のＣ−Ｃ線に沿う断面形状として示すように、ランナー２８から樹脂封止体２１に向かってゲート２９の基板フレーム１１からの高さが序々に低くなるように連続し傾斜した状態になっている。また、横幅もランナー２８から樹脂封止体２１に向かって序々に狭く形成されている。すなわち、これによりゲート２９と樹脂封止体２１の接続部が折損し易くなっていて、半導体装置を基板フレーム１１から取り外すときに、そのゲート２９と樹脂封止体２１との接続部を折損（以下、「ゲートブレーク」と言う）させて取り外すことができる構造になっている。
【０００８】
【発明が解決しようとする課題】
ところで、上述したように、樹脂封止体２１で半導体素子１６、ボンディングワイヤ２０等を樹脂封止してなる半導体装置の製造方法では、図１３及び図１４に示すように、半導体素子１６のサイズを大きくしようとすると、ゲート２９と樹脂封止体２１の接続部分に対応している樹脂封止体２１のカット面Ｃを小さくする必要がある。なお、図１３は半導体素子１６のサイズが小さい場合で、図１４は半導体素子１６のサイズを大きくした場合である。しかし、カット面Ｃを小さくすると、ゲートブレーク時に接続部分が所定の位置でブレークせず、樹脂封止体２１の一部が欠損すると言う問題や、ゲートが途中の位置で折損し、樹脂封止体２１側にゲート２９の一部が残ってしまうと言う問題点があった。
【０００９】
本発明は、上記問題点に鑑みてなされたものであり、その目的は半導体装置を基板フレームより取り除くときに、樹脂封止体を欠損させずに簡単に取り除くことができる半導体装置の製造方法を提供する。さらに、他の目的は、以下に説明する内容の中で順次明らかにして行く。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明においては、基板フレームに配線パターンと配線基板領域と該配線基板領域内のインナーリードとを形成し、前記配線基板領域に沿って前記基板フレームの一部を打ち抜いて配線基板を形成するとともに、この打ち抜いた配線基板を前記フレームの元の位置にプッシュバックし、前記配線基板の主面上に半導体素子を搭載しかつ該半導体素子と前記インナーリードとを電気的に接続し、その後、前記半導体素子を前記基板フレームと共に上下金型との間に挟み、前記上下金型のキャビティ内に樹脂材を注入し樹脂封止してなる半導体装置の製造方法において、前記基板フレーム上に前記樹脂材が注入されるゲートの一部に対応させて、前記樹脂材と良密着性のソルダーレジストを積層させる、ようにしたものである。
【００１１】
これによれば、ソルダーレジストが積層されている部分は樹脂材との密着性が良いので、ゲートブレークすると、まずソルダーレジストと対応している側のゲート部分が基板フレーム上に残った状態でゲートが折損する。次いで、配線基板を基板フレームより再び取り除くと、ソルダーレジストと対応している側のゲート部分を基板フレーム側に残した状態で配線基板だけが基板フレームより取り除かれる。したがって、半導体装置を基板フレームより取り除くときに、ゲートと樹脂封止体との間を所定の位置で確実に折損させ、樹脂封止体を欠損させることなく、ゲートと樹脂封止体との間を所定の位置で確実に折損させて取り除くことができる。
【００１２】
請求項２に記載の発明においては、前記ゲートは前記ソルダーレジストと対応していない部分の入射角が前記ソルダーレジストと対応している部分の入射角よりも大きく設定されることにより、前記ソルダーレジストに対応している部分と対応していない部分との略境目の部分でゲートブレークを起き易くしたものである。
【００１３】
これによれば、ゲートブレーク時に、ゲートの入射角を変化させている境目の部分でゲートを規則正しく折損させることができ、次の基板フレームから配線基板を取り除く作業が良好となる。
【００１４】
請求項３に記載の発明においては、 前記ゲートは前記ソルダーレジストに対応している部分と対応していない部分との略境目の部分に対応させて、前記ゲートの厚みを薄くするためのノッチを設け、このノッチの部分でゲートブレークを起き易くしたものである。
【００１５】
これによれば、ゲートブレーク時に、ノッチの部分でゲートを規則正しく折損させることができ、上記と同様に次の基板フレームから配線基板を取り除く作業が良好となる。
【００１６】
【発明の実施の形態】
以下、本発明の好適な実施形態を添付図面に基づいて詳細に説明する。なお、以下に述べる実施形態は、本発明の好適な具体例であるから技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの実施形態に限られるものではない。
【００１７】
図１乃至図３は本発明の一実施形態を示す製造工程断面図である。本発明の製造方法と図７乃至図１２で説明した従来における製造方法と大きく異なる点は、ゲートの形状と、このゲートに対応している基板フレーム部分の構造とにあり、それ以外は従来と同じである。したがって、従来方法及び構造と対応している部分には同じ符号を付して説明する。
【００１８】
図１において、基板フレーム１１はプッシュバックされた配線基板１４を有している。また、図１では、配線基板１４のアイランド部１７上に半導体素子１６が取り付けられた後、ボンディングワイヤ２０によって結線され、さらに樹脂材で樹脂封止体２１が形成された直後の状態を示している。一方、基板フレーム１１上、すなわち基板フレーム１１の主面上には、ゲート２９と対応する位置に、プッシュバックライン１５と直ぐ隣接した位置からランナー２８に向かう状態にしてソルダーレジスト３０が銅箔の上に印刷等により積層され設けられている。これに対して、ソルダーレジスト３０が設けられている部分以外の他の部分には、配線パターン１１８が銅箔の上に金メッキを施した状態で形成されている。ここでソルダーレジスト３０は樹脂材との密着性が良好であるが、金メッキは樹脂材との密着性が弱い。また、キャビティ２４内にモールド樹脂材をトランスファモールドにより充填させて樹脂封止体２１を成形し終えることによって作られたゲート２９は、その上面の傾斜がソルダーレジスト３０が設けられている部分を境として変化して作られる。すなわち、ソルダーレジスト３０と対応していない部分２９ａの傾き（入射角）は、ソルダーレジスト３０と対応している部分２９ｂの傾き（入射角）よりも大きな傾きで形成されている。
【００１９】
したがって、このようにして基板フレーム１１上にゲート２９を作った場合、その後の処理作業は図２及び図３に示すようになる。まず、ゲート２９を折損させようとすると、ソルダーレジスト３０が設けられている部分は樹脂材との密着性が良く、他の金メッキされただけの部分では密着性が弱いので、ソルダーレジスト３０が設けられている部分以外の部分は簡単に剥がされる。また、ゲート２９の部分２９ａと部分２９ｂとの間の傾きに変化を持たせているので、その傾きが変化している部分３２での折損がし易すい。このため、図２に示すように、ソルダーレジスト３０上の部分を残してゲート２９が簡単に折損する。
【００２０】
次いで、図３に示すように、プッシュバックされている配線基板１４の裏面側から力Ｆが加えられ、配線基板１４が基板フレーム１１から取り除かれると、その取り除かれるときに、ソルダーレジスト３０上にあるゲートは密着性の良いソルダーレジスト３０上に残った状態で、半導体装置を形成している配線基板１４側だけが基板フレーム１１から取り除かれる。
【００２１】
したがって、この実施形態によれば、半導体装置１０を基板フレーム１１より取り除くときに、ゲート２９と樹脂封止体２１との間を所定の位置で確実に折損させ、樹脂封止体２１を欠損させることなく、ゲート２９と樹脂封止体２１との間を所定の位置で確実に折損させて取り除くことができる。しかも、ソルダーレジスト３０と対応しているゲート部分２９ｂと対応していないゲート部分２９ａとの略境目の部分３２で、ゲート２９の入射角を変化させているので、この変化させた部分３２でゲートブレークが構造的に起き易くなり、従来の問題を比較的簡易に解消することができる。
【００２２】
図４乃至図６は本発明の一変形例を示す製造工程断面図である。図４乃至図６において、図１乃至図３と同一符号を付したものは図１乃至図３と同一のものを示している。そして、この変形例では、図１乃至図３に示す実施形態が、ゲート２９の傾斜（入射角）を部分２９ａと部分２９ｂとで変化させていたのに対して、この変形例では傾斜は一定で、変わりにソルダーレジスト３０と対応しているゲート部分２９ｂと対応していないゲート部分２９ａとの略境目の部分にノッチ３３を設けたものである。
【００２３】
したがって、このようにして基板フレーム１１上にゲート２９を作った場合、その後の処理作業は図５及び図６に示すようになる。まず、ゲート２９を折損させようとすると、ソルダーレジスト３０が設けられている部分は樹脂材との密着性が良く、他の金メッキされただけの部分では密着性が弱いので、ソルダーレジスト３０が設けられている部分以外の部分は簡単に剥がされる。また、ゲート２９の部分２９ａと部分２９ｂとの間にノッチ３３を設けて折損し易くしているので、そのノッチ３３の部分で折損され、図５に示すように、ソルダーレジスト３０上のゲート２９の部分２９ｂを残して折損する。
【００２４】
次いで、図６に示すように、プッシュバックされている配線基板１４の裏面側から力Ｆが加えられ、配線基板１４が基板フレーム１１から取り除かれると、その取り除かれるときに、ソルダーレジスト３０上にあるゲート２９は部分２９ｂだけが密着性の良いソルダーレジスト３０上に残った状態で、半導体装置を形成している配線基板１４側が基板フレーム１１から取り除かれる。
【００２５】
したがって、この変形例の場合でも、半導体装置を基板フレーム１１より取り除くときに、ゲート２９と樹脂封止体２１との間を所定の位置で確実に折損させ、樹脂封止体２１を欠損させることなく、ゲート２９と樹脂封止体２１との間を設計通り確実に折損させて取り除くことができる。しかも、ソルダーレジスト３０と対応しているゲート部分２９ｂと対応していないゲート部分２９ａとの略境目の部分にノッチ３３を設け、このノッチ３３の部分でゲートブレークが起き易くしているので、上記形態と同様に従来の問題を解消することができる。
【００２６】
【発明の効果】
以上説明したとおり、本発明によれば、次のような効果が期待できる。
請求項１に記載の本発明によれば、半導体装置を基板フレームより取り除くときに、ゲートと樹脂封止体との間を所定の位置で確実に折損させ、樹脂封止体を欠損させることなく、ゲートと樹脂封止体との間を定位置で設計通りに折損させて取り除くことができる。
【００２７】
請求項２に記載の発明によれば、上記効果に加えて、ソルダーレジストと対応しているゲート部分と、対応していないゲート部分との略境目の部分でゲートの入射角を変化させているので、この変化させた部分でゲートブレークが構造的に起き易くなり、製造上、より好適なものとなる。
【００２８】
請求項３に記載の発明によれば、上記効果に加えて、ソルダーレジストと対応しているゲート部分と、対応していないゲート部分との略境目の部分にノッチを設けているので、このノッチの部分でゲートブレークが構造的に起き易くなり、請求項２と同様に製造上、より好適なものとなる。
【図面の簡単な説明】
【図１】 本発明の一実施形態を説明する製造工程断面図である。
【図２】 本発明の一実施形態を説明する製造工程断面図である。
【図３】 本発明の一実施形態を説明する製造工程断面図である。
【図４】 本発明の一変形例を説明する製造工程断面図である。
【図５】 本発明の一変形例を説明する製造工程断面図である。
【図６】 本発明の一変形例を説明する製造工程断面図である。
【図７】 基板フレームの一例を示す平面図である。
【図８】 半導体装置の断面図である。
【図９】 半導体装置の製造工程図である。
【図１０】 半導体装置の製造に用いる金型の断面図である。
【図１１】 図１０のキャビティ部分の平面図である。
【図１２】 従来の製造工程を説明する断面図である。
【図１３】 従来技術の問題点を説明するための図である。
【図１４】 従来技術の問題点を説明するための図である。
【符号の説明】
１１…基板フレーム、１４…配線基板
１５…プッシュバックライン、１６…半導体素子
２１…樹脂封止体、２４…キャビティ
２９…ゲート、２９ａ，２９ｂ，３２…部分
３０…ソルダーレジスト、３３…ノッチ。
Claims (3)
- 基板フレームに配線パターンと配線基板領域と該配線基板領域内のインナーリードとを形成し、前記配線基板領域に沿って前記基板フレームの一部を打ち抜いて配線基板を形成するとともに、この打ち抜いた配線基板を前記フレームの元の位置にプッシュバックし、前記配線基板の主面上に半導体素子を搭載しかつ該半導体素子と前記インナーリードとを電気的に接続し、その後、前記半導体素子を前記基板フレームと共に上下金型との間に挟み、前記上下金型のキャビティ内に樹脂材を注入し樹脂封止してなる半導体装置の製造方法において、
前記基板フレーム上に前記樹脂材が注入されるゲートの一部に対応させて、前記樹脂材と良密着性のソルダーレジストを積層させる、ことを特徴とする半導体装置の製造方法。 - 前記ゲートは、前記ソルダーレジストと対応していない部分の入射角が前記ソルダーレジストと対応している部分の入射角よりも大きく設定されることにより、前記ソルダーレジストに対応している部分と対応していない部分との略境目の部分でゲートブレークを起き易くした請求項１に記載の半導体装置の製造方法。
- 前記ゲートは、前記ソルダーレジストに対応している部分と対応していない部分との略境目の部分に対応させて、前記ゲートの厚みを薄くするためのノッチを設け、このノッチの部分でゲートブレークを起き易くした請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33677897A JP3858396B2 (ja) | 1997-12-08 | 1997-12-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33677897A JP3858396B2 (ja) | 1997-12-08 | 1997-12-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11176972A JPH11176972A (ja) | 1999-07-02 |
| JP3858396B2 true JP3858396B2 (ja) | 2006-12-13 |
Family
ID=18302615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33677897A Expired - Fee Related JP3858396B2 (ja) | 1997-12-08 | 1997-12-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3858396B2 (ja) |
-
1997
- 1997-12-08 JP JP33677897A patent/JP3858396B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11176972A (ja) | 1999-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6861734B2 (en) | Resin-molded semiconductor device | |
| JP3170199B2 (ja) | 半導体装置及びその製造方法及び基板フレーム | |
| JP3332654B2 (ja) | 半導体装置用基板、半導体装置および半導体装置の製造方法 | |
| JP2002009196A (ja) | 半導体装置の製造方法 | |
| KR20040028799A (ko) | 반도체 패키지의 제조법 및 반도체 패키지 | |
| US20040063252A1 (en) | Method of making semiconductor device | |
| US20190214334A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2000164768A (ja) | 半導体装置の製造方法 | |
| JP2000150702A (ja) | 半導体装置の製造方法 | |
| US6368893B1 (en) | Method of fabricating semiconductor device | |
| JP2936769B2 (ja) | 半導体装置用リードフレーム | |
| KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6326232B1 (en) | Method of fabricating semiconductor device | |
| US20040164430A1 (en) | Circuit device and method of manufacture thereof | |
| JPH09186267A (ja) | Ｂｇａ半導体パッケージ | |
| JP3858396B2 (ja) | 半導体装置の製造方法 | |
| JP2003197663A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US20070134845A1 (en) | Method of forming molded resin semiconductor device | |
| EP0204102A2 (en) | Direct connection of lead frame having flexible, tapered leads and mechanical die support | |
| JPH01146376A (ja) | チップｌｅｄ | |
| JP6345957B2 (ja) | 金属−セラミックス回路基板およびその製造方法 | |
| JP6566586B2 (ja) | 金属−セラミックス回路基板およびその製造方法 | |
| JPH01128456A (ja) | 面実装型半導体デバイスおよびリードフレーム | |
| JPH05211187A (ja) | Ｉｃパッケージ用のモールド金型 | |
| KR0147156B1 (ko) | 필름 온 칩 패키지와 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040113 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20050513 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050518 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060630 |
|
| A521 | Written amendment |
Effective date: 20060808 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060911 |
|
| LAPS | Cancellation because of no payment of annual fees |