JP2528766B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2528766B2 JP2528766B2 JP4117984A JP11798492A JP2528766B2 JP 2528766 B2 JP2528766 B2 JP 2528766B2 JP 4117984 A JP4117984 A JP 4117984A JP 11798492 A JP11798492 A JP 11798492A JP 2528766 B2 JP2528766 B2 JP 2528766B2
- Authority
- JP
- Japan
- Prior art keywords
- fingers
- finger
- semiconductor chip
- electrode
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体チップ等の電極パ
ッドと回路構成のフィンガを電気的に接続した半導体装
置に係る。
ッドと回路構成のフィンガを電気的に接続した半導体装
置に係る。
【０００２】
【従来の技術】従来より半導体チップを樹脂モールドで
一体化して複数ピンを突設した半導体装置の組立てには
金属製のリードフレームが用いられている。このリード
フレームは薄い金属板をプレスで打ち抜いたり、エッチ
ングなどによって形成されており、その形状は図５に示
すように、半導体チップ１を取り付ける矩形のタブ２を
その４隅において支持するタブリード３と、タブ２の周
縁に内端を臨ませる複数のフィンガ４と、これらフィン
ガ４及びタブリード３の外端を支持する枠部５と、枠部
５の両側縁に沿って定間隔に設けられたスプロケット孔
６とからなっている。
一体化して複数ピンを突設した半導体装置の組立てには
金属製のリードフレームが用いられている。このリード
フレームは薄い金属板をプレスで打ち抜いたり、エッチ
ングなどによって形成されており、その形状は図５に示
すように、半導体チップ１を取り付ける矩形のタブ２を
その４隅において支持するタブリード３と、タブ２の周
縁に内端を臨ませる複数のフィンガ４と、これらフィン
ガ４及びタブリード３の外端を支持する枠部５と、枠部
５の両側縁に沿って定間隔に設けられたスプロケット孔
６とからなっている。
【０００３】このようなリードフレーム７を用いて半導
体装置を組み立てるには、まずタブ２上に半導体チップ
１を取り付けた後、半導体チップ１の各電極とこれに対
応するフィンガ４の内端をワイヤあるいはワイヤを用い
ず直接に接続し、その後矩形枠部５の内側領域を合成樹
脂でモールドし半導体チップ１を被覆し、次いで枠部５
を切除し、フラットリードあるいはインライン型の半導
体装置を得るのである。
体装置を組み立てるには、まずタブ２上に半導体チップ
１を取り付けた後、半導体チップ１の各電極とこれに対
応するフィンガ４の内端をワイヤあるいはワイヤを用い
ず直接に接続し、その後矩形枠部５の内側領域を合成樹
脂でモールドし半導体チップ１を被覆し、次いで枠部５
を切除し、フラットリードあるいはインライン型の半導
体装置を得るのである。
【０００４】ところで、リードフレーム７のフィンガ４
の先端には半導体チップ１の電極に接続するためのバン
プが形成されるが、その形状は先端が平坦であった。
の先端には半導体チップ１の電極に接続するためのバン
プが形成されるが、その形状は先端が平坦であった。
【０００５】
【発明が解決しようとする課題】このようなものでは半
導体チップ１の平坦な電極（パッド）上に、平坦なバン
プが接合されるため、フィンガ４の位置ずれ許容度が低
く接合の信頼性や安定性に欠ける傾向にある。
導体チップ１の平坦な電極（パッド）上に、平坦なバン
プが接合されるため、フィンガ４の位置ずれ許容度が低
く接合の信頼性や安定性に欠ける傾向にある。
【０００６】しかもバンプの高さが不均一である場合、
不良の原因となり信頼性はより低下する。またバンプの
先端が平坦なため、接続時の加圧力は一度に大きな力を
加えないとバンプ自身の塑性変形し難く、このためバン
プ及び電極の表面に形成された酸化膜を破壊して半導体
チップの電極と、フィンガ等の回路パターンとを接続す
るには大きな接合加工力を要し半導体チップ自体の破損
を生ぜしめる虞れがあり、これを回避する結果充分な、
接合状態が得にくく接続抵抗の増大や接続不良を招くこ
とになる。
不良の原因となり信頼性はより低下する。またバンプの
先端が平坦なため、接続時の加圧力は一度に大きな力を
加えないとバンプ自身の塑性変形し難く、このためバン
プ及び電極の表面に形成された酸化膜を破壊して半導体
チップの電極と、フィンガ等の回路パターンとを接続す
るには大きな接合加工力を要し半導体チップ自体の破損
を生ぜしめる虞れがあり、これを回避する結果充分な、
接合状態が得にくく接続抵抗の増大や接続不良を招くこ
とになる。
【０００７】
【課題を解決するための手段】本発明は上記諸点を鑑み
て成されたもので、半導体チップ（１）の電極（１ａ）
と接続される多数の横並び状に配列されたフィンガ
（４）の先端に平板状バンプ（４ｂ）を配し、該バンプ
（４ｂ）のフィンガ横並び方向の側面から、電極（１
ａ）と対向する底部にわたり弧状の先細まり形状に形成
したものである。
て成されたもので、半導体チップ（１）の電極（１ａ）
と接続される多数の横並び状に配列されたフィンガ
（４）の先端に平板状バンプ（４ｂ）を配し、該バンプ
（４ｂ）のフィンガ横並び方向の側面から、電極（１
ａ）と対向する底部にわたり弧状の先細まり形状に形成
したものである。
【０００８】
【作用】本発明によれば、バンプ４ｂと電極１ａの接合
時、まずフィンガ４のバンプ４ｂを電極１ａと対向する
よう位置合わせし、ボンディングツール等でフィンガ４
とチップとを相対的に押圧するが、このとき正確な位置
合わせが成されていないと、電極１ａの周縁部にまずバ
ンプ４ｂの側面が当接しこの側面の弧状形状のような先
細まり形状にガイドされ電極１ａ上に導かれることにな
り、比較的簡単に正確な位置合わせが行なえ、横並び配
列された隣接フィンガ間のピッチが異常に接近すること
が抑制できる。
時、まずフィンガ４のバンプ４ｂを電極１ａと対向する
よう位置合わせし、ボンディングツール等でフィンガ４
とチップとを相対的に押圧するが、このとき正確な位置
合わせが成されていないと、電極１ａの周縁部にまずバ
ンプ４ｂの側面が当接しこの側面の弧状形状のような先
細まり形状にガイドされ電極１ａ上に導かれることにな
り、比較的簡単に正確な位置合わせが行なえ、横並び配
列された隣接フィンガ間のピッチが異常に接近すること
が抑制できる。
【０００９】次いでフィンガ４が更に押圧されると、バ
ンプ４ｂや先端が先細り状になっているため、押圧力は
この先端に集中し、電極１ａ上の酸化皮膜を大きな押圧
力を加えずとも破壊でき、続く押圧で接合が行なわれ比
較的少ない潰れ量でも接続抵抗の低い良好な導通接続が
得られ、フィンガ（バンプ）電極間距離を異常に接近さ
せることもなく半導体チップから発生する熱ストレスに
よる応力の集中を緩和でき信頼性の高いものとすること
ができる。
ンプ４ｂや先端が先細り状になっているため、押圧力は
この先端に集中し、電極１ａ上の酸化皮膜を大きな押圧
力を加えずとも破壊でき、続く押圧で接合が行なわれ比
較的少ない潰れ量でも接続抵抗の低い良好な導通接続が
得られ、フィンガ（バンプ）電極間距離を異常に接近さ
せることもなく半導体チップから発生する熱ストレスに
よる応力の集中を緩和でき信頼性の高いものとすること
ができる。
【００１０】図１は本発明の実施例におけるリードフレ
ームの製造工程を説明するものである。まず図１（ａ）
の如くステンレス等の導電性金属からなる基板８上に所
望パターンのレジスト層９を形成する。このレジスト層
９はリードフレーム７を形成しない位置のみに積層され
るものであって、非レジスト部８ａの形状は所望パター
ンのリードフレーム形状である。
ームの製造工程を説明するものである。まず図１（ａ）
の如くステンレス等の導電性金属からなる基板８上に所
望パターンのレジスト層９を形成する。このレジスト層
９はリードフレーム７を形成しない位置のみに積層され
るものであって、非レジスト部８ａの形状は所望パター
ンのリードフレーム形状である。
【００１１】次にこのレジスト層９が形成された基板８
上を、レジストがアルカリ現像タイプではカセイソーダ
を、溶剤タイプの場合は塩化メチレン等の溶剤を用い
て、剥離処理を行い、その後電鋳により銅，ニッケル，
金等の導電性金属を積層させる。
上を、レジストがアルカリ現像タイプではカセイソーダ
を、溶剤タイプの場合は塩化メチレン等の溶剤を用い
て、剥離処理を行い、その後電鋳により銅，ニッケル，
金等の導電性金属を積層させる。
【００１２】これにより図１の如くレジスト層９を除く
非レジスト部８ａ上にのみ金属層が形状される。更にレ
ジスト９をメチルイソブチルケトンのような溶剤で洗浄
除去して図１（ｃ）の如き積層体を得る。
非レジスト部８ａ上にのみ金属層が形状される。更にレ
ジスト９をメチルイソブチルケトンのような溶剤で洗浄
除去して図１（ｃ）の如き積層体を得る。
【００１３】このようにして一枚の板状に成形された基
板８及び金属層１０の積層体の一部をプレス成形により
図１（ｄ）の如く基板８側に突出するように折曲加工す
る。この成形部分はリードフレーム７のフィンガ先端部
であり、図ではタブ２に向かって対向延出する一対のフ
ィンガ４を示している。この場合、レジスト層を残した
ままプレス成形することにより、フィンガ先端部を取り
囲むレジスト層がフィンガの横ずれ防止作用をするとと
もに、過剰プレス力の緩衝機能をもたせることができ
る。なおタブ２は特に必要としない。
板８及び金属層１０の積層体の一部をプレス成形により
図１（ｄ）の如く基板８側に突出するように折曲加工す
る。この成形部分はリードフレーム７のフィンガ先端部
であり、図ではタブ２に向かって対向延出する一対のフ
ィンガ４を示している。この場合、レジスト層を残した
ままプレス成形することにより、フィンガ先端部を取り
囲むレジスト層がフィンガの横ずれ防止作用をするとと
もに、過剰プレス力の緩衝機能をもたせることができ
る。なおタブ２は特に必要としない。
【００１４】次いで基板８から金属層１０を剥離して図
１（ｅ）の如き断面形状を有するフィンガ４を得る。図
２は上述の方法によって得られたリードフレーム７のフ
ィンガ４部分を拡大して示した斜視図である。図から明
らかなように、リードフレーム７の枠部５から内方へ延
出する多数の横並び状に配列されたフィンガ４の先端部
には、頸部４ａを介して平板状バンプ４ｂを形成してい
る。このバンプ４ｂは、フィンガー３４の長手方向には
薄い平板状であるが、フィンガ３４の横並び方向の側面
から、電極１ａと対向する底部にわたり弧状に形成され
た弧面をもった先細まり状となっている。
１（ｅ）の如き断面形状を有するフィンガ４を得る。図
２は上述の方法によって得られたリードフレーム７のフ
ィンガ４部分を拡大して示した斜視図である。図から明
らかなように、リードフレーム７の枠部５から内方へ延
出する多数の横並び状に配列されたフィンガ４の先端部
には、頸部４ａを介して平板状バンプ４ｂを形成してい
る。このバンプ４ｂは、フィンガー３４の長手方向には
薄い平板状であるが、フィンガ３４の横並び方向の側面
から、電極１ａと対向する底部にわたり弧状に形成され
た弧面をもった先細まり状となっている。
【００１５】フィンガ４の先端部にこのような形状のバ
ンプ４ｂを形成することにより、図４に示すように半導
体チップ１の、電極１ａが凹入したものの場合には、こ
の電極１ａとの接合位置をフィンガ４の横ずれに対して
許容することができ、組立性を向上させることができる
が、ここでいう弧状は、側面から底部にわたり多角形状
にしたものでも、その面が電極１ａに滑り落ちれる程度
に連続的な先細まり状であれば種々変更できる。
ンプ４ｂを形成することにより、図４に示すように半導
体チップ１の、電極１ａが凹入したものの場合には、こ
の電極１ａとの接合位置をフィンガ４の横ずれに対して
許容することができ、組立性を向上させることができる
が、ここでいう弧状は、側面から底部にわたり多角形状
にしたものでも、その面が電極１ａに滑り落ちれる程度
に連続的な先細まり状であれば種々変更できる。
【００１６】図３はリードフレームを用いて半導体チッ
プを配線基板に取り付けた状態を示したもので、リード
フレーム７はフィルムやプリント配線板１１の上面に載
置固定されており、リードフレーム７のフィンガ４が延
出する部分のプリント配線板１１にはデイバイス孔１１
ａが設けられている。このデイバイス孔１１ａ内には半
導体チップ１が配され、フィンガ４の先端のバンプ４ｂ
が半導体チップ１の上面に設けられた電極１ａに半田で
接合固着されるのである。
プを配線基板に取り付けた状態を示したもので、リード
フレーム７はフィルムやプリント配線板１１の上面に載
置固定されており、リードフレーム７のフィンガ４が延
出する部分のプリント配線板１１にはデイバイス孔１１
ａが設けられている。このデイバイス孔１１ａ内には半
導体チップ１が配され、フィンガ４の先端のバンプ４ｂ
が半導体チップ１の上面に設けられた電極１ａに半田で
接合固着されるのである。
【００１７】電鋳用基板８として、上記実施例ではそれ
自体導通性を有するステンレス薄鋼板を用い、フィンガ
４の先端プレス成形時にこの基板８とフィンガ４とを同
時プレス加工することにより、フィンガ４のちぎれや不
要変形を回避するようにしたが、基板８はそれ自体が導
電性を有しないもしくは抵抗値が高い材質例えばポリエ
ステルやポリイミド樹脂のような合成樹脂フィルムや表
面に導電性を有しないようなアルミニウム薄板等も用い
ることができ、合成樹脂フィルムの場合には、蒸着やス
パッタリング，無電解メッキ等によりその表面に導電性
を付与せしめれば良く、またアルミニウム薄板の場合に
は、その表面に亜鉛等による置換反応で導電性を持たせ
れば良い。
自体導通性を有するステンレス薄鋼板を用い、フィンガ
４の先端プレス成形時にこの基板８とフィンガ４とを同
時プレス加工することにより、フィンガ４のちぎれや不
要変形を回避するようにしたが、基板８はそれ自体が導
電性を有しないもしくは抵抗値が高い材質例えばポリエ
ステルやポリイミド樹脂のような合成樹脂フィルムや表
面に導電性を有しないようなアルミニウム薄板等も用い
ることができ、合成樹脂フィルムの場合には、蒸着やス
パッタリング，無電解メッキ等によりその表面に導電性
を付与せしめれば良く、またアルミニウム薄板の場合に
は、その表面に亜鉛等による置換反応で導電性を持たせ
れば良い。
【００１８】特にこのような合成樹脂やアルミニウム薄
板の場合には材質自体が柔軟性や展性，延性に富むた
め、フィンガ４のプレス加工時の加工圧のばらつきを吸
収させることができ、バンプ部分の寸法管理を容易にす
ることができる。
板の場合には材質自体が柔軟性や展性，延性に富むた
め、フィンガ４のプレス加工時の加工圧のばらつきを吸
収させることができ、バンプ部分の寸法管理を容易にす
ることができる。
【００１９】以上のように本発明によれば、半導体チッ
プ１の電極１ａと接続される多数の横並び状に配列され
たフィンガ４の先端に平板状バンプ４ｂを配し、該バン
プ４ｂのフィンガ横並び方向の側面から電極１ａと対向
する底部にわたり弧状の先細まり形状に形成されている
ので、弧状のガイド作用で接合加工時の電極との位置合
わせが容易になり横並び配列されたフィンガ４間ピッチ
が異常に接近することが抑制される。
プ１の電極１ａと接続される多数の横並び状に配列され
たフィンガ４の先端に平板状バンプ４ｂを配し、該バン
プ４ｂのフィンガ横並び方向の側面から電極１ａと対向
する底部にわたり弧状の先細まり形状に形成されている
ので、弧状のガイド作用で接合加工時の電極との位置合
わせが容易になり横並び配列されたフィンガ４間ピッチ
が異常に接近することが抑制される。
【００２０】また電極との接合加圧時にはバンプはフィ
ンガの長手方向には薄い平板状でしかも横並び方向に
は、その先端が弧状の先細まり形状になっているため接
続加工力は先端に集中し、大きな力を加えずとも電極表
面の酸化皮膜の破壊を行い、接続抵抗の低い良好なかつ
信頼性の高い接合を行なうことができる。しかも、バン
プは平板状であるため、体積量が少く、超音波ボンディ
ングや熱圧着時の総熱量は少くてすみ、接合温度をす早
く上昇させることができ、また、平板状バンプの潰し変
形は、先端ほど少いため、フィンガ長手方向には過剰な
変形はバンプの薄さにより許容吸収され横並び方向の電
極周辺への広がり変形は少く、保護膜にクラックを発生
させることが防止できる。
ンガの長手方向には薄い平板状でしかも横並び方向に
は、その先端が弧状の先細まり形状になっているため接
続加工力は先端に集中し、大きな力を加えずとも電極表
面の酸化皮膜の破壊を行い、接続抵抗の低い良好なかつ
信頼性の高い接合を行なうことができる。しかも、バン
プは平板状であるため、体積量が少く、超音波ボンディ
ングや熱圧着時の総熱量は少くてすみ、接合温度をす早
く上昇させることができ、また、平板状バンプの潰し変
形は、先端ほど少いため、フィンガ長手方向には過剰な
変形はバンプの薄さにより許容吸収され横並び方向の電
極周辺への広がり変形は少く、保護膜にクラックを発生
させることが防止できる。
【図１】本発明実施例におけるリードフレームの製造工
程を示す。
程を示す。
【図２】リードフレームのフィンガ部を拡大して示す斜
視図である。
視図である。
【図３】リードフレームを用いて半導体チップを配線基
板に取り付けた状態を示す。
板に取り付けた状態を示す。
【図４】接合加工状態を示す。
【図５】一般的なリードフレームを用いて半導体チップ
を配線基板に取り付けた状態を示す。
を配線基板に取り付けた状態を示す。
１ 半導体チップ １ａ 電極 ４ フィンガ ４ｂ バンプ ７ リードフレーム
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特公 昭45−40740（ＪＰ，Ｂ１) 特公 昭49−47590（ＪＰ，Ｂ１)
Claims (1)
- 【請求項１】 半導体チップ（１）の電極（１ａ）と接
続される多数の横並び状に配列されたフィンガ（４）の
先端に平板状バンプ（４ｂ）を配し、該バンプ（４ｂ）
のフィンガ横並び方向の側面から、電極（１ａ）と対向
する底部にわたり弧状の先細まり形状に形成された半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4117984A JP2528766B2 (ja) | 1992-04-10 | 1992-04-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4117984A JP2528766B2 (ja) | 1992-04-10 | 1992-04-10 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60074300A Division JPH0719865B2 (ja) | 1985-04-10 | 1985-04-10 | 半導体装置のリ−ドフレ−ム製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05129364A JPH05129364A (ja) | 1993-05-25 |
| JP2528766B2 true JP2528766B2 (ja) | 1996-08-28 |
Family
ID=14725142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4117984A Expired - Lifetime JP2528766B2 (ja) | 1992-04-10 | 1992-04-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2528766B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4947590A (ja) * | 1972-09-11 | 1974-05-08 | ||
| JPH0685588B2 (ja) * | 1983-11-30 | 1994-10-26 | ソニー株式会社 | カラ−テレビジヨン信号用のエンフアシス回路 |
-
1992
- 1992-04-10 JP JP4117984A patent/JP2528766B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05129364A (ja) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3925602B2 (ja) | 接着材料の貼着方法及び半導体装置の製造方法 | |
| KR100248313B1 (ko) | 개선된 접속 단자를 갖는 테이프 캐리어 패키지 및 이를 외부 회로 기판에 전기적으로 상호 접속하는 방법 | |
| JP3569025B2 (ja) | 半導体装置、およびそれを用いた電子装置 | |
| JP2001308123A (ja) | 半導体装置及びその製造方法 | |
| JPH0158864B2 (ja) | ||
| JP2528766B2 (ja) | 半導体装置 | |
| JP2844058B2 (ja) | 半導体パッケージ | |
| US20030218190A1 (en) | Electronic device and method of manufacturing the same, and electronic instrument | |
| JP2509882B2 (ja) | 半導体装置の製造方法 | |
| KR100749592B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH0719865B2 (ja) | 半導体装置のリ−ドフレ−ム製造方法 | |
| JPH0738400B2 (ja) | 半導体装置 | |
| JPH1140728A (ja) | リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法 | |
| JP3314516B2 (ja) | 前成形ずみフィルムキャリアおよびその製造方法ならびに電子素子およびその製造方法 | |
| JPH0722191B2 (ja) | 半導体装置のリ−ドフレ−ム製造方法 | |
| JP2549277B2 (ja) | 半導体装置 | |
| JP2985584B2 (ja) | 折曲実装型ｔａｂ用フィルムキャリア及びその製造方法 | |
| JPH0656872B2 (ja) | 半導体装置のリ−ドフレ−ム | |
| JP2745860B2 (ja) | 多ピンリードフレーム | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| JP3105994B2 (ja) | Ｔａｂの製造方法 | |
| JP2528765B2 (ja) | 半導体装置のリ―ドフレ―ム | |
| JPS62128132A (ja) | 電子部品実装回路およびその製作方法 | |
| JPH05267546A (ja) | 半導体装置 | |
| JP2002217238A (ja) | 半導体素子及びその半導体素子の実装方法 |