JP2002217238A - 半導体素子及びその半導体素子の実装方法 - Google Patents

半導体素子及びその半導体素子の実装方法

Info

Publication number
JP2002217238A
JP2002217238A JP2001011236A JP2001011236A JP2002217238A JP 2002217238 A JP2002217238 A JP 2002217238A JP 2001011236 A JP2001011236 A JP 2001011236A JP 2001011236 A JP2001011236 A JP 2001011236A JP 2002217238 A JP2002217238 A JP 2002217238A
Authority
JP
Japan
Prior art keywords
mounting
bump
conductive particles
bumps
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001011236A
Other languages
English (en)
Inventor
Hikari Fujita
光 藤田
Junichi Okamoto
準市 岡元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001011236A priority Critical patent/JP2002217238A/ja
Publication of JP2002217238A publication Critical patent/JP2002217238A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 バンプの実装面において異方性導電膜の導電
粒子を確実に捕らえその移動を防止する。 【解決手段】 半導体実装用の基板に実装されるバンプ
Ｂ１を有する半導体素子において、バンプＢ１の実装面
に多数の凸部Ｂ１ａが縦横に突出形成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＩＣチップやＬＳ
Ｉチップなどの半導体素子及びその半導体素子の実装方
法に関する。
【０００２】
【従来の技術】ＩＣチップやＬＳＩチップなどの半導体
素子として、突起状の電極であるバンプを有するものが
半導体実装用の基板の小型化やモジュールの薄型化など
に有利なことから、各種コンピュータや液晶表示装置な
どの電子機器に多く用いられている。この突起状の電極
であるバンプは、その材質として、ハンダや、金（Ａ
ｕ）、銀（Ａｇ）、銅（Ｃｕ）、鉛（Ｐｄ）、ニッケル
（Ｎｉ）などが利用され、フォトリソグラフィとメッキ
法による方法、或いは、フォトリソグラフィとメッキ法
によって形成したバンプ上にクリーム状ハンダを印刷し
て形成する方法や、いわゆる転写バンプ法等で形成する
方法が従来からある。
【０００３】このようなバンプ付き半導体素子を基板に
フェースダウンで実装する方法として種々の方法がある
が、小型で薄い液晶表示装置の普及等により、いわゆる
ハンダバンプに代わって、異方性導電膜（Anisotropic
Conductive Film：ACF）を接続端子間に介在させる
ことにより高密度実装を可能にするようになってきてい
る（ファインピッチ化）。
【０００４】この異方性導電膜にも、いくつかの種類が
あり、（１）熱硬化性又は熱可塑性の接着剤中に導電粒
子が拡散された異方性導電膜と、（２）熱硬化性又は熱
可塑性の接着剤中に導電粒子が拡散されるとともに、導
電粒子の表面に絶縁被膜された異方性導電膜に大別さ
れ、前者（１）には、導電粒子とは別に絶縁粒子を拡散
したものもある（特開平６−５９２６８号公報や、その
特許第３０４８１９７号公報）。後者（２）は、導電粒
子の表面に絶縁皮膜が形成され、この絶縁皮膜は、接続
方向（上下方向）では圧着力で破壊されて導通し、横方
向では破壊されず導電粒子同士が接触しても絶縁性が保
たれるようになっている。
【０００５】しかし、上記従来の半導体素子の実装方法
では、半導体素子のバンプの実装面から接着剤と共に導
電粒子が流出して（移動して）、基板の接続端子との間
で異方性導電膜の導電粒子を必ず狭持するとは限らず、
また、狭持する導電粒子の数が少なくなる問題を有して
いた。この問題に対しては、接着剤中に拡散される導電
粒子の数を多くすることが考えられるが、隣接する端子
間でのリーク（短絡による電流漏れ）が発生するという
問題がある。
【０００６】このため、特開平１１−１６９４６号公報
には、バンプの先端面に波形形状を形成して、バンプと
基板の接続端子との間で異方性導電膜の導電粒子を狭持
する半導体装置の実装方法が開示されている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来公報の方法では、図８（ａ）（ｂ）に示すように、バ
ンプＢは、一方方向（矢印）のみに連続する波形形状で
あるために、この方向では導電粒子１０１ｂの移動を防
止できても、他方側（図８（ａ）の手前側）では接着剤
１０１ａの流出に伴って移動（流出）するとともに、接
着剤１０１ａも片側に偏って広がり、バンプの実装面か
らの流出が好ましくない。また、導電粒子１０１ｂの表
面に絶縁被膜１０１ｃが形成された異方性導電膜の場合
には、接続方向（上下方向）の圧着力では必ずしも上下
方向で導電粒子の絶縁皮膜１０１ｃが破壊されない場合
があり、導通不良を生じさせることがあった。
【０００８】そこで、本発明の目的は、バンプの実装面
において異方性導電膜の導電粒子を確実に捕らえその移
動を防止するとともに、導電粒子の実装面に絶縁被膜が
形成された異方性導電膜の場合にも確実に絶縁皮膜を破
壊させて、接続端子間の良好な導通状態が得られる半導
体素子及びその半導体素子の実装方法を提供することに
ある。
【０００９】
【課題を解決するための手段】本発明の請求項１記載の
半導体素子は、半導体実装用の基板に実装されるバンプ
を有する半導体素子において、バンプの実装面に多数の
凸部が縦横に突出形成されていることを特徴とする。
【００１０】この発明によれば、上記バンプの実装面に
多数の凸部が縦横に突出形成されていることから、縦横
の凸部で包囲される空間部で異方性導電膜の導電粒子の
移動が防止されるために、バンプの実装面において導電
粒子を捕獲する確率が高くなる。なお、異方性導電膜の
接着剤は、縦横に突出形成される凸部に対応して形成さ
れる縦横の縦横溝からバンプ周囲に広がるように流れ出
る。また、異方性導電膜が導電粒子の表面に絶縁被膜が
形成されたものである場合には、バンプの実装面に突出
形成される多数の凸部が上記絶縁被膜を破壊する役割を
果たすこととなる。
【００１１】本発明の請求項２記載の半導体素子の実装
方法は、前記請求項１記載の半導体素子を使用した半導
体素子の実装方法であって、導電粒子が拡散された異方
性導電膜を使用して、前記実装面に多数の凸部が縦横に
突出形成されているバンプと半導体実装用の基板の接続
端子とを導電粒子を介して接触させることを特徴とす
る。
【００１２】この発明によれば、実装面に多数の凸部が
縦横に突出形成されているバンプと半導体実装用の基板
の接続端子との間で導電粒子を圧縮して接触させること
から、バンプの実装面からの異方性導電膜の導電粒子の
移動（流出）を防止して接続端子間に介在させる確率が
高くなる。
【００１３】本発明の請求項３記載の半導体素子の実装
方法は、前記異方性導電膜の導電粒子の表面に絶縁被膜
が形成されていることを特徴とする。
【００１４】この発明によれば、バンプの実装面の縦横
に突出形成される多数の凸部が上記絶縁被膜を破壊する
役割を果たすこととなり、接続端子間の良好な導通状態
が得られることとなる。
【００１５】
【発明の実施の形態】以下、本発明の一実施の形態を図
面に基づいて説明する。
【００１６】半導体素子ＩＣには、複数のバンプＢ１が
形成されている。バンプＢ１は、金（Ａｕ）が使用さ
れ、図１（ａ）に示すように、一方の側のバンプ配列
は、半導体素子ＩＣの外周縁に沿って一列で構成され、
他方側のバンプ配列は、半導体素子ＩＣの外周縁に沿っ
て複数列で構成されるとともに、互いの列をずらして千
鳥状に配列されている。各バンプＢ１は、図１（ｂ）に
示すように、その実装面全域に多数の円筒形状の凸部Ｂ
１ａが突出形成され、上記凸部Ｂ１ａの下方には、縦横
に縦横溝Ｂｃが整然と秩序良く（マトリクス状に）形成
されている（第１の実施の形態）。この縦横溝Ｂｃは、
接着剤２６ｄを流出させる役割を果たす。このようなバ
ンプＢ１の凸部Ｂ１ａの例としては、図２（ａ）に示す
ように、凸部Ｂ１ａが所定間隔をおいて形成されるもの
でも良い（第１の実施の形態の応用例）。
【００１７】また、他の例としては、図３（ａ）（ｂ）
に示すように、四角錐形状（ピラミッド形状）や多角錐
形状の凸部Ｂ３ａがバンプの実装面全域に突出形成され
るとともに、縦横に縦横溝Ｂｃがマットリックス状に形
成されるものでも良い（第２の実施の形態）。このよう
なバンプＢ３の凸部Ｂ３ａの例としては、図４に示すよ
うに、凸部Ｂ４ａが所定間隔をおいて形成されるバンプ
Ｂ４でも良い（第２の実施の形態の応用例）。これらの
ように、バンプＢ３の凸部Ｂ３ａの先端形状を先鋭形状
にすると、導電粒子２６ｂの表面に絶縁被膜２６ｃが形
成された異方性導電膜２６Ｂの場合、絶縁被膜２６ｃを
先鋭形状の凸部Ｂ３ａ，Ｂ４ａの先端側で突き刺すよう
になる。さらに、第１の実施の形態において、先端が先
鋭形状の円錐状の凸部Ｂ２ａとしても良い（図２
（ｂ））。
【００１８】（バンプの形成プロセス）次に、上記各実
施の形態のバンプＢ１，Ｂ２，Ｂ３，Ｂ４の形成プロセ
スを説明する。一般的に、半導体ウェハにバンプを形成
する方法として、フォトリソグラフィとメッキによる方
法、或いは、フォトリソグラフィとメッキ法によって形
成したバンプ上にクリーム状ハンダを印刷して形成する
方法、いわゆる転写バンプ法等の多くの方法が知られて
いる。ここではフォトリソグラフィとメッキによる方法
で金（Ａｕ）バンプを作製した例で説明する。
【００１９】まず、Ｓｉ3Ｎ6保護膜を有する半導体ウェ
ハ１１の面に（図５（ａ））、バリヤメタル（Ｔｉ，Ｐ
ｄ，Ｃｒ，Ｃｕ等）を全面蒸着して（図５（ｂ））、次
に、後工程で形成される開口部８にフィルムレジストの
フォト工程を行う（図５（ｃ））。フィルムレジストの
開口部８は、バンプＢ１の断面形状（円柱状等）に合わ
せて形成されている。上記開口部８は、上記各実施の形
態のバンプＢ１，Ｂ２，Ｂ３，Ｂ４の形状に合わせて形
成する。
【００２０】その後、酸などによりフィルムレジストの
開口部８を洗浄し、図５（ｄ）に示すように、上記開口
部８に金（Ａｕ）メッキを形成する。そして、上記開口
部８に金（Ａｕ）メッキを形成した後、フィルムレジス
トを除去し、バリヤメタル（Ｔｉ，Ｐｄ，Ｃｒ，Ｃｕ
等）をエッチングにより形成してバンプＢ１を形成する
（図５（ｅ））。
【００２１】次いで、図５（ｆ）に示すように、凹凸部
形成用板５を所定の圧力で押し当てる。この凹凸部形成
用板５には、上記第１の実施の形態の多数の凸部Ｂ１ａ
に対応した対応凹部５ａが形成されている。したがっ
て、この対応凹部５ａを有する凹凸部形成用板５を各金
バンプＢ１，Ｂ２の実装面に所定の圧力で押し当てると
（押圧条件は１バンプ当たり５０〜１００ＭＰａ／ｃｍ
2）、その実装面全域に多数の凸部Ｂ１ａが縦横に突出
形成されるとともに、上記凸部Ｂ１ａの下方に縦横溝Ｂ
ｃが縦横に形成される（第１の実施の形態）。本実施の
形態の形成方法では、一つの凸部Ｂ１ａの高さが約１〜
２μｍで、その円形表面（実装面）の直径が約３μｍで
形成されている。また、縦横溝の幅は約３μｍである。
上記第２の実施の形態の各金バンプＢ３，Ｂ４を製造す
る場合は、上記凹凸部形成用板５の対応凹部５ａを変更
する。なお、フォトエッチングにより、縦横の凸部Ｂ１
ａを形成することも可能である。
【００２２】（ＣＯＧ実装）次に、上記各実施の形態を
使用して液晶表示パネルに半導体素子ＩＣを直接実装す
るＣＯＧ実装を例に半導体素子の実装方法を説明する。
まず、液晶表示装置は、図６に示すように、液晶パネル
ＬＣＤの周縁部の実装領域２５に半導体素子ＩＣが実装
されている。液晶パネルＬＣＤは、現在使用されている
代表的なアクティブ素子であるＴＦＴを用いた反射型液
晶表示装置ＬＣＤである。
【００２３】液晶パネルＬＣＤの第１の基板（一方の基
板：ＡＭ基板ともアレイ基板とも呼ばれる）１は、他方
の基板１３よりも大きく、このため両基板１，１３を重
ね合わせると、ＡＭ基板１の周辺に一部張り出した半導
体素子ＩＣの実装領域２５が形成されている。この第１
の基板１の実装領域２５には、半導体実装用の配線パタ
ーン２１，２２が形成されている。なお、ＡＭ基板１と
してはガラス基板の他、合成樹脂製のフレキシブル基板
でも良い。
【００２４】本実施の形態の半導体素子ＩＣは、半導体
素子ＩＣの実装領域２５に、導電性を有する接着剤２６
Ａ，２６Ｂを介して実装されている。半導体素子ＩＣの
裏面側には、外周辺に沿って上記各実施の形態のバンプ
Ｂ１，Ｂ２が対向して多数形成されている。
【００２５】配線パターン２０の周辺（図６中両側）に
は、半導体素子ＩＣに接続する電極２１，２２がパター
ン形成されている。電極２１（図６中左側）は、入力電
極であり、電極２２（図６中右側）は、出力電極であ
る。そして、導電性を有する接着剤２６を介して、液晶
パネルＬＣＤを駆動させる半導体素子ＩＣが実装されて
いる。ここで、上記電極２１，２２の表面２１ｂ，２２
ｂを各実施の形態のバンプＢ１，Ｂ２，Ｂ３，Ｂ４の凸
部Ｂ１ａ，Ｂ２ａ，Ｂ３ａ，Ｂ４ａと同一形状にして、
更に接続端子間（２１とＢ１との間、２２とＢ１との
間）における導電粒子２６ｂの捕獲率を高めるようにし
ても良い。
【００２６】異方性導電膜（Anisotropic Conductive F
ilm：ACF）２６Ａ，２６Ｂは、二種類のものが使用され
ている。第１の異方性導電膜２６Ａは、絶縁性を有する
接着剤中２６ｄに導電粒子２６ｂが分散され厚み方向
（接続方向）に導電性を有し、面方向（横方向）に絶縁
性を有するもので、導電粒子２６ｂと接着剤２６ｃから
構成される。その接続は基本的には加熱圧着であり、導
電粒子２６ｂが電気接続の機能を担当し、接着剤２６ｄ
が圧接状態を保持する機能を担当する。
【００２７】他方、第２の異方性導電膜２６Ｂは、導電
粒子２６ｂの表面に絶縁皮膜２６ｃが形成され、接続方
向では圧着力で絶縁皮膜２６ｃが破壊され、横方向では
破壊されず導電粒子２６ａ同士が接触しても絶縁性が保
たれるようになっている。絶縁皮膜２６ｃとしては、熱
可塑性樹脂が使用されている。これらの異方性導電膜２
６Ａ，２６Ｂの接着剤２６ｄとしては、熱可塑性樹脂又
は熱硬化性樹脂が使用されている。これらの異方性導電
膜２６Ａ，２６Ｂは、液晶パネルの貼り付ける前は両面
テープのような構成で供給され、液晶パネルに接着剤層
側を貼り付けた後、加熱及び加圧手段を施して硬化され
る。
【００２８】したがって、半導体素子ＩＣを半導体実装
用の基板であるＡＭ基板１に実装する場合には、図７
（ａ）に示すように、第１の基板（ＡＭ基板）１の実装
領域２５の全域に亘って異方性導電膜２６Ａを供給す
る。次に、異方性導電膜２６Ａを供給した上に、装着機
で位置合わせし、金バンプＢ１（Ｂ２，Ｂ３，Ｂ４を含
む）の形成された半導体素子ＩＣを熱圧着させて実装す
る（図７（ｂ））。
【００２９】本実施の形態では、半導体素子ＩＣの金バ
ンプＢ１の実装面に多数の凸部Ｂ１ａ（Ｂ２ａ，Ｂ３
ａ，Ｂ４ａを含む）が縦横に突出形成されているため
に、異方性導電膜（ＡＣＦ）２６Ａの接着剤２６ｄが半
導体素子ＩＣの外周方向に流れるように広がるが、縦横
溝Ｂｃが縦横に形成されているために、この縦横溝Ｂｃ
から接着剤２６ｄが外周に広がるように流出させられ
る。また、バンプＢ１の実装面に多数の凸部Ｂ１ａが縦
横に突出形成されているために、いくつかの凸部Ｂ１ａ
と凸部Ｂ１ａによって包囲される空間部Ｓにおいて（図
７（ｃ）、図２（ａ）、図４）、バンプＢ１の実装面に
おける導電粒子２６ｂの確実な捕捉が可能になり、その
移動（流出）が防止されるために、バンプＢ１と基板の
電極（接続端子）２１，２２間での電気的な導通状態が
良好になる。
【００３０】また、導電粒子２６ｂの表面に絶縁被膜２
６ｃが形成された異方性導電膜２６Ｂである場合には、
バンプの実装面に突出形成される多数の凸部Ｂ１ａ，Ｂ
２ａが上記絶縁被膜２６ｂを破壊する役割をも果たすた
めに、従来必ずしも破壊されることがなかった絶縁皮膜
２６ｃでも容易に破壊されることとなり、接続端子間
（Ｂ１，Ｂ２等と２１，２２）の良好な導通状態が得ら
れる。なお、バンプＢ１，Ｂ２等に対向する電極２１，
２２の表面２１ｂ，２２ｂにも同じような縦横の凸部と
縦横溝を形成すると、更にバンプＢ１と基板の電極（接
続端子）２１，２２間での導電粒子２６ｂの捕獲率が高
くなると共に、接着剤２６ｄの周囲への流出もスムーズ
になる。
【００３１】以上、本実施の形態では、ＣＯＧ実装を例
に説明したが、導電性を有する接着剤を使用した半導体
素子の実装方式であるＴＡＢ（tape automated bondin
g）法や、回路基板一般への半導体素子の実装方法にも
適用可能である。
【００３２】
【発明の効果】本発明に係る半導体素子は、上記バンプ
の実装面に多数の凸部が縦横に突出形成されていること
から、バンプの実装面からの異方性導電膜の導電粒子の
移動が防止され、接続端子間の良好な導通状態が得ら
れ、電気的接続の信頼性を高くすることが可能となる。
また、導電粒子の表面に絶縁被膜が形成された異方性導
電膜を介在させる場合には、バンプの実装面に突出形成
される多数の凸部が上記絶縁被膜を破壊する役割を果た
すこととなり、接続端子間の良好な導通状態が得られ、
電気的接続の信頼性を高くすることが可能となる。
【００３３】本発明に係る半導体素子の実装方法は、導
電粒子が拡散された異方性導電膜を使用して、前記縦横
に多数の凸部が突出形成されているバンプと半導体実装
用の基板の接続端子との間で圧縮して接触させることか
ら、バンプの実装面からの異方性導電膜の導電粒子の移
動が防止され、接続端子間の良好な導通状態が得られ、
電気的接続の信頼性を高くすることが可能となる。
【００３４】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体素子を示す
図、（ａ）はその平面図、（ｂ）はそのバンプを示す斜
視図
【図２】上記第１の実施の形態の応用例を示す斜視図
【図３】本発明の第２の実施の形態の半導体素子を示す
図、（ａ）はその平面図、（ｂ）はそのバンプを示す斜
視図
【図４】上記第２の実施の形態の応用例を示す斜視図
【図５】上記各実施の形態のバンプの形成プロセスを説
明する図
【図６】上記一実施の形態の液晶表示装置を示す断面図
【図７】ＣＯＧ実装の工程を示す断面図
【図８】従来の半導体素子の実装方法を示す図
【符号の説明】
１ 半導体実装用の基
板、 ５ 凹凸部形成用板、 ５ａ 対応凹部、 １１ 半導体ウェハ、 ２１，２２ 電極、 ２５ 実装領域、 ２６Ａ，２６Ｂ 異方性導電膜、 ２６ｂ 導電粒子、 ２６ｃ 絶縁皮膜、 ２６ｄ 接着剤、 １，Ｂ２，Ｂ３，Ｂ４ バンプ（突起状電
極）、 Ｂ１ａ，Ｂ２ａ，Ｂ３ａ，Ｂ４ａ バンプの凸部、 Ｂｃ 縦横溝、 ＩＣ 半導体素子、 Ｓ 空間部

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体実装用の基板に実装されるバンプ
    を有する半導体素子において、バンプの実装面に多数の
    凸部が縦横に突出形成されていることを特徴とする半導
    体素子。
  2. 【請求項２】 前記請求項１記載の半導体素子を使用し
    た半導体素子の実装方法であって、導電粒子が拡散され
    た異方性導電膜を使用して、前記実装面に多数の凸部が
    縦横に突出形成されているバンプと半導体実装用の基板
    の接続端子とを導電粒子を介して接触させることを特徴
    とする半導体素子の実装方法。
  3. 【請求項３】 前記異方性導電膜の導電粒子の表面に絶
    縁被膜が形成されていることを特徴とする請求項２記載
    の半導体素子の実装方法。
JP2001011236A 2001-01-19 2001-01-19 半導体素子及びその半導体素子の実装方法 Pending JP2002217238A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001011236A JP2002217238A (ja) 2001-01-19 2001-01-19 半導体素子及びその半導体素子の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001011236A JP2002217238A (ja) 2001-01-19 2001-01-19 半導体素子及びその半導体素子の実装方法

Publications (1)

Publication Number Publication Date
JP2002217238A true JP2002217238A (ja) 2002-08-02

Family

ID=18878396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001011236A Pending JP2002217238A (ja) 2001-01-19 2001-01-19 半導体素子及びその半導体素子の実装方法

Country Status (1)

Country Link
JP (1) JP2002217238A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041413A (ja) * 2004-07-30 2006-02-09 Seiko Instruments Inc 半導体装置
JP2009152554A (ja) * 2007-12-24 2009-07-09 Commiss Energ Atom プラズマを用いて幾つかの要素を含む層から金属チップを製造する方法
WO2011058810A1 (ja) * 2009-11-16 2011-05-19 シャープ株式会社 バンプ電極、半導体素子および半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041413A (ja) * 2004-07-30 2006-02-09 Seiko Instruments Inc 半導体装置
JP2009152554A (ja) * 2007-12-24 2009-07-09 Commiss Energ Atom プラズマを用いて幾つかの要素を含む層から金属チップを製造する方法
WO2011058810A1 (ja) * 2009-11-16 2011-05-19 シャープ株式会社 バンプ電極、半導体素子および半導体装置

Similar Documents

Publication Publication Date Title
US6537854B1 (en) Method for bonding IC chips having multi-layered bumps with corrugated surfaces and devices formed
TWI272686B (en) Semiconductor device, circuit substrate, electro-optic device and electronic appliance
JP4115832B2 (ja) 半導体素子及び液晶表示パネル
US6518649B1 (en) Tape carrier type semiconductor device with gold/gold bonding of leads to bumps
TW200535921A (en) Electronic component, mounted structure, electro-optical device, and electronic device
KR19980048656A (ko) 돌기가 형성된 범프 및 그 제조방법
EP0385787B1 (en) Method of producing connection electrodes
WO2008095405A1 (fr) Élément microélectronique et procédé de fabrication correspondant
JP4651367B2 (ja) 半導体装置および半導体装置の製造方法
US20020074385A1 (en) Laminated structure
JP2004212587A (ja) 液晶表示パネル及びこの液晶表示パネルに使用する可撓性基板の実装方法
JP2001358165A (ja) 半導体素子及びその半導体素子が実装された液晶表示装置
KR100225398B1 (ko) 반도체 범프의 본딩구조 및 방법
JP2002217238A (ja) 半導体素子及びその半導体素子の実装方法
JPH10199930A (ja) 電子部品の接続構造および接続方法
US20070080453A1 (en) Semiconductor chip having a bump with conductive particles and method of manufacturing the same
JP2001203229A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH10125725A (ja) 半導体装置およびその製造方法
JP2928822B2 (ja) 半導体装置およびその接続方法
WO1999010928A1 (en) Semiconductor device and method of fabricating the same
KR101008824B1 (ko) 고분자 입자가 부착된 전극을 구비한 반도체 디바이스 및이를 이용한 반도체 패키지
JP2002217239A (ja) 異方性導電膜
JPH10233401A (ja) 半導体装置
JP2002141121A (ja) 異方導電性フィルムおよびそれを用いた半導体装置並びにその製造方法
JP2004014778A (ja) 半導体装置およびその製造方法