JPH0158864B2 - - Google Patents

Info

Publication number
JPH0158864B2
JPH0158864B2 JP58008366A JP836683A JPH0158864B2 JP H0158864 B2 JPH0158864 B2 JP H0158864B2 JP 58008366 A JP58008366 A JP 58008366A JP 836683 A JP836683 A JP 836683A JP H0158864 B2 JPH0158864 B2 JP H0158864B2
Authority
JP
Japan
Prior art keywords
metal
protrusion
metal lead
lead
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58008366A
Other languages
English (en)
Other versions
JPS59139636A (ja
Inventor
Kenzo Hatada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58008366A priority Critical patent/JPS59139636A/ja
Publication of JPS59139636A publication Critical patent/JPS59139636A/ja
Publication of JPH0158864B2 publication Critical patent/JPH0158864B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体素子上の電極と外部金属リード
とを接合する場合のボンデイング方法に関するも
のである。
従来例の構成とその問題点 近年、IC、LST等の半導体素子は各種の家庭
電化製品、産業用機器の分野へ導入されている。
これら家庭電化製品、産業用機器は省資源化、省
電力化ためにあるいは利用範囲を拡大させるため
に、小型化、薄型化のいわゆるポータブル化が促
進されてきている。
半導体素子においてもポータブル化に対応する
ために、パツケージングの小型化、薄型化が要求
されてきている。拡散工程、電極配線工程の終了
したシリコンスライスは半導体素子単位のチツプ
に切断され、チツプの周辺に設けられたアルミ電
極端子から外部端子へ電極リードを取出して取扱
いやすくしまた機械的保護のためにパツケージン
グされる。通常、これら半導体素子のパツケージ
ングにはDIL、チツプキヤリヤ、テープキヤリヤ
方式等が用いられている。この中で接続箇所の信
頼性が高く、小型化、薄型化のパツケージングを
提供できるものとして、テープキヤリヤ方式があ
る。テープキヤリヤ方式による半導体素子のパツ
ケージングは法導体素子上の電極端子にバリヤメ
タルと呼ばれる多層金属膜を設け、さらに、この
多層金属膜上に電気メツキ法により金属突起を設
ける。そして、一定幅の長尺のポリイミドテープ
上に金属リード端子を設け、半導体素子の電極上
の金属突起とリード端子とを、電極端子数に無関
係に同時に一括接続するものである。しかしなが
ら従来のテープキヤリヤ方式も種々の問題を含ん
でいる。そこで本発明者らは特願昭56−37499号
においてテープキヤリヤ方式を基本にした、新規
なる接合方法(以下転写バンプ方式と呼称する)
を提案した。
この発明の主な特徴は半導体素子上に金属突起
を形成する必要がないとともに、さらに金属突起
を転写方式により金属リード側に形成することに
ある。
第1図をもとにして本発明らが先に提案した上
記発明の一実施例の方法をのべる。
まず長尺のポリイミイド樹脂テープ21上に電
極リード22が形成される。電極リード22は例
えば35μm厚さのCu箔に0.2〜1.0μm程度のSnメ
ツキを施こしたもので、通常のフイルムキヤリヤ
方式に用いる構成と同一のものである。次に基板
23上に金属リード22の間隔と同一寸法に金属
突起24が電解メツキ法で形成される(第1図
a)。
金属突起24と金属リード22とを位置合せ
し、ツール26で矢印27のごとく加熱、加圧す
れば(第1図b)、仮に金属突起24がAuで構成
されておれば、金属リード22に形成されている
Snと共晶を起こし、完全な接合を得ることがで
きる。加圧27を取り去れば、金属突起24は基
板23側から剥離され、金属リード22に接合さ
れた状態となる(第1図c)。第1図cの状態は
基板23の金属突起24を、金属リード22側に
転写したことになる。
次に半導体素子25上のアルミニウム電極28
に金属突起24を位置合せし、ツール26′で2
7′のごとく加熱、加圧する(第1図d)。この動
作により、金属突起24のAuと半導体素子25
上のアルミニウム電極28とは合金化し、完全な
接合を得ることができる。この状態を第1図eに
示した。
この第1図の方法において、金属リード22の
間隔、基板23上に形成した金属突起24の間隔
さらに半導体素子25上のアルミニウム電極28
の間隔は同一値である。
以上のべた本発明者らが先に提案した方法は通
常用いられているフイルムキヤリヤのリードに、
別の基板上に形成した金属突起とを接合せしめ、
この段階でリードに金属突起を転写するものであ
る。そしてリードに形成された金属突起は半導体
素子上のアルミニウム電極と容易に接合される。
この方式は、基本的にはネイルヘツドワイヤボン
デイングの金ボールを一括して、多数個、同時に
接合せんとする思想である。
本発明者は、この方式において、金属突起と接
する金属リードが板状の平坦であると、前記金属
突起が半導体素子上のアルミニムラ電極と接し、
加圧、加熱される時、前記金属突起は前記金属リ
ードにより押圧され、前記金属リードの巾方向に
対しては、塑性変形を起こし、前記金属リードの
巾からはみ出しつつアルミニウム電極表面の酸化
物を除去し、Au−Alの合金化を促進し、確実な
接化を得ることができるが、金属リードの長さ方
法に対しては、前記金属突起が金属リードで全て
覆われた状態であるため、単に上面から押しつぶ
される形となり、前記アルミニウム電極表面の酸
化物を除去し、Au−Al合金化を促進する度合が
著じるしく小さく、接合力が低くなることを見い
だした。
発明の目的 本発明はこのような従来の問題に鑑み、金属突
起を接する金属リードに突部を設けた形状にする
ことにより、半導体素子上のアルミニウム等の電
極と金属突起の接合強度を高め、接合の信頼性を
より高めたボンデイング方法を提供することを目
的とする。
発明の構成 本発明は金属リードへ転写された金属突起を半
導体素子上のアルミニウム電極に接合する際の前
記金属リードの前記金属突起と接する領域に突部
を形成するものである。この方法により、前記金
属突起は、加圧、加熱時に前記金属リードの突部
で押圧され、前記金属リードの巾方法および長さ
方向に、おしつぶされ拡がるものである。すなわ
ち、八方におしつぶされ拡がるものであるが、こ
の時にアルミニウム電極上の酸化物も八方に取り
除かれ、金属突起とアルミニウム電極との接合面
が増すものである。
実施例の説明 第2図a,bは本発明の実施例の金属リードの
構成を示している。ポリイミド、ポリエステル、
ガラスエポキシ等の樹脂フイルム31に半導体素
子を載置するための開孔部32があり、金属リー
ド33は、前記樹脂フイルム31上から前記開孔
部32まで延在している。第2図aは、平面図で
あるが、金属リード33の断面A−A′を示した
のが第2図bである。
本発明の特徴である金属リード33は半導体素
子を載置するための開孔部32において、その先
端に突部34を形成するものである。
前記金属リード33の突部34は、半導体素子
上のアルミニウム電極の位置と対応した位置に形
成される。金属リード上に突部34を設ける方法
は、光蝕刻法により形成でき、例えば、一定の厚
さの金属リードを形成するための金属箔を、前記
突部34を形成する領域のみを残して、周辺の領
域をエツチング除去35,35′し、しかる後、
再び光蝕刻法により金属リード状にエツチングに
より形成すれば、第2図aの構成が得られる。
前記金属リード33上の突部34の面積は、光
蝕刻法により自由に迸抗できるものであるが、少
なくとも後述する金属突起の平面積よりも小さく
形成されるものである。前記金属リード33は、
前記金属突起よりも硬い材料、すなわち前記突起
がAuで構成されるならば、前記金属リード33
は例えばCuで構成され、Sn、Au、Ni等の膜36
を電解又は無電解メツキ法により形成するもので
ある。
次に本発明により転写バンプ方式で半導体素子
を実装する工程を第3図、第4図、第5図で説明
する。
金属層を有する基板37上に形成されたAuの
金属突起38群とフイルム樹脂上に設けられた金
属リード33の先端の突部34とを位置合せする
(第3図a)。この状態において、前記金属突起3
8の平面積は前記金属リード33の突部34の平
面積よりも大きく形成するものである。この状態
を第4図aに示した。第4図aは前記金属リード
と金属突起を平面的に観察した状態である。
次に加熱したボンデイングツール39により加
圧すれば例えばSnメツキされた前記金属リード
33は前記金属突起38とAu−Snの合金を形成
し、前記ボンデイングツール39を除去すれば第
3図bの如く、前記金属突起38は金属リード3
3の突部34に接合、転写されるものである。第
4図bもこの状態を示し、前述した如く、前記金
属リード33の突部の前記金属突起と接する面
は、金属突起の平面よりも小さく形成されている
ことが判る。
次いで、IC、LSI等の半導体素子40上に形成
されるアルミニウム電極41と前記転写接合した
前記金属リード33上の金属突起38とを位置合
せする(第3図c)。しかるのち、ボンデイング
ツール42により加圧、加熱すれば、前記金属突
起38は半導体素子40上のアルミニウム電極に
接合されるものである(第3図d)。本発明の特
徴とするところの第3図dの状態をさらに第5図
で詳細に説明する。
第5図aは半導体素子40上のアルミニウム電
極41上に前記金属リード33に転写した金属突
起38が接合された状態を示している。前記金属
リード33は金属突起38よりも硬い材料で構成
され、さらに前記金属リード33の突部34が金
属突起の平面上の中心部に接合している。したが
つて、前記金属リード33を加圧すれば、前記金
属リード33上の突部34は、前記金属突起38
の中心部に喰い込むことになり、このために前記
突起部34下の金属突起38は、突部34の周辺
に強引に押し出された状態になる。前記突部34
により前記金属突起38が押し出されると同時
に、前記半導体素子40上のアルミニウム電極4
1の表面も少しく削に取られる状態となり、アル
ミニウム電極41上の酸化物は除去されつつ、新
鮮なアルミニウム層が露出し、これが前記押し出
されつつある金属突起のAu−Alの合金化を促進
し、強固な接合が得られるものである。
ここで本発明の如き前記金属リード33に突部
34を設けた構成にあつては、前記突部34が前
記金属突起38のほぼ中心部に位置し、加圧する
事になるから加圧することにより前記金属突起3
8は八方に押し出され42,43、第5図bの如
く前記突部の周囲に盛り上る事になる。
すなわち、突部34は、金属突起38を八方に
押し広げ、アルミニウム電極上の酸化物を除去
し、接合面積を拡大するものである。
次いで、前記金属リードの先端に突部を形成す
る他の方法についてのべる。金属リードへ突部を
形成するには前述した如く、突部領域以外をエツ
チング除去して形成することもできるが第6図、
第7図に示す如く、機械的に成型することによつ
ても形成できるものである。
第6図では、先端に突部を設けた金型50で金
属リード33の先端を押圧すれば、前記金属リー
ド33は金型50の突部に沿つて押し下げられ、
突部51を形成できる。又、他の実施例では、凹
部を有する金型52で金属リード33を押圧すれ
ば、金型52の凹部の領域に突部53を形成でき
る。
この様に、機械的に押圧する金型50,52等
を用いて、成型し突部を設ければ、著じるしく容
易に金属リード33に突部る形成できるものであ
る。
発明の効果 前記金属リード上の突部が前記金属突起の中
心部に位置し、加圧時の圧力が金属突起の中心
から作用するから、前記金属突起は八方に押し
広げられ、その分、アルミニウム電極との接合
面積を拡大し、強固な接合強度を得ることがで
きるばかりでなく、接合の信頼性が著じるしく
増大するものである。従来の金属リードである
と、前記金属リードの巾方向(2方向)しか前
記金属突起は押し広げられない、したがつて、
加圧力が充分に有効的に作用せず、接合面積は
小さくなり、かつ接合強度も低下するものであ
る。
従来は金属リードを加圧すれば、前記金属突
起が金属リードの長手方法第5図で言えば43
の方向に押しつぶされる。この押しつぶされた
金属突起は前記半導体素子のアルミニウム電極
の酸化物を除去する効果はなく、単に押しつぶ
される事のみであつて、ついには、半導体素子
の端部44に達し、電極との電気的リークまた
は、短絡を発生させるものであつた。しかしな
がら本発明の構成であれば、前記押し出された
金属突起は金属リードに設けた突起周辺に常に
介在する事になるから、従来の如く、半導体素
子の端部44に接し、電気的不良を発生させる
ことがない。
【図面の簡単な説明】
第1図a〜eは本発明者らがすでに提案した転
写バンプ方式を示す製造工程断面図、第2図a,
bは本発明に用いる突部を有した金属リードを示
す実施例の平面図と断面図、第3図a〜dは本発
明の実施例の金属リードを用いた転写バンプ方式
を示す製造工程断面図、第4図a,bは実施例の
金属リードを用いて金属突起を転写した状態を示
す平面図と断面図、第5図a,bは第4図の構成
の金属リードを半導体素子に接合した状態を示す
平面図と断面図、第6図、第7図は金属リードに
突部を形成するための他の実施例の工程断面図で
ある。 21,31……絶縁フイルム、22,33……
金属リード、34……突部、24,38……金属
突起、25,40……半導体素子、28,41…
…アルミニウム電極。

Claims (1)

    【特許請求の範囲】
  1. 1 基板上に形成された金属突起を金属リードに
    接合し、前記基板より前記金属突起を分離した
    後、前記金属リードに接合した金属突起と半導体
    素子上の電極とを加圧、加熱して接合する方法に
    おいて、前記金属リードの前記金属突起と接する
    領域に突部を形成したことを特徴とする金属リー
    ドへのボンデイング方法。
JP58008366A 1983-01-20 1983-01-20 ボンデイング方法 Granted JPS59139636A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58008366A JPS59139636A (ja) 1983-01-20 1983-01-20 ボンデイング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58008366A JPS59139636A (ja) 1983-01-20 1983-01-20 ボンデイング方法

Publications (2)

Publication Number Publication Date
JPS59139636A JPS59139636A (ja) 1984-08-10
JPH0158864B2 true JPH0158864B2 (ja) 1989-12-13

Family

ID=11691236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58008366A Granted JPS59139636A (ja) 1983-01-20 1983-01-20 ボンデイング方法

Country Status (1)

Country Link
JP (1) JPS59139636A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0323257U (ja) * 1989-07-17 1991-03-11
JPH0394468U (ja) * 1990-01-19 1991-09-26
JPH0684067U (ja) * 1993-05-19 1994-12-02 株式会社荒井製作所 往復動用オイルシール

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793344B2 (ja) * 1987-05-20 1995-10-09 松下電器産業株式会社 フイルムキヤリア
EP0349756A3 (en) * 1988-05-30 1991-03-20 Canon Kabushiki Kaisha Method of making electric circuit device
US5197892A (en) * 1988-05-31 1993-03-30 Canon Kabushiki Kaisha Electric circuit device having an electric connecting member and electric circuit components
US5081520A (en) * 1989-05-16 1992-01-14 Minolta Camera Kabushiki Kaisha Chip mounting substrate having an integral molded projection and conductive pattern
JPH03290937A (ja) * 1989-12-29 1991-12-20 Orient Watch Co Ltd バンプ付き金属リード及びその製造方法
US5819406A (en) * 1990-08-29 1998-10-13 Canon Kabushiki Kaisha Method for forming an electrical circuit member
DE69233684D1 (de) * 1991-02-22 2007-04-12 Canon Kk Elektrischer Verbindungskörper und Herstellungsverfahren dafür
DE69232606T2 (de) * 1991-02-25 2004-08-05 Canon K.K. Elektrischer Verbindungskörper und Herstellungsverfahren dafür
DE69216658T2 (de) * 1991-02-25 1997-08-07 Canon Kk Vorrichtung und Verfahren zur Verbindung elektrischer Bauelemente
EP0508462A3 (en) * 1991-04-12 1993-09-15 Texas Instruments Incorporated Microelectronic device incorporating an improved packaging scheme

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0323257U (ja) * 1989-07-17 1991-03-11
JPH0394468U (ja) * 1990-01-19 1991-09-26
JPH0684067U (ja) * 1993-05-19 1994-12-02 株式会社荒井製作所 往復動用オイルシール

Also Published As

Publication number Publication date
JPS59139636A (ja) 1984-08-10

Similar Documents

Publication Publication Date Title
KR100437436B1 (ko) 반도체패키지의제조법및반도체패키지
US5652461A (en) Semiconductor device with a convex heat sink
EP1005086B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
KR101007595B1 (ko) 리드 프레임, 그 제조방법, 이를 이용한 반도체 장치 및그 제조방법
WO1998018161A1 (en) Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape
JP4260617B2 (ja) 半導体装置の製造方法
JPH0158864B2 (ja)
US6037662A (en) Chip scale package
US20020017706A1 (en) Lead frame, semiconductor device and manufacturing method therefor, circuit board and electronic equipment
JP3650596B2 (ja) 半導体装置の製造方法
JP2781019B2 (ja) 半導体装置およびその製造方法
JP3279470B2 (ja) 半導体装置およびその製造方法
JPH0214779B2 (ja)
EP0723293B1 (en) Semiconductor device with a heat sink and method of producing the heat sink
JPS6234143B2 (ja)
JP2748759B2 (ja) フィルムキャリアテープの製造方法
JP3076302B2 (ja) 半導体装置
JP2503711B2 (ja) フィルムキャリアテ―プ
JPH0158863B2 (ja)
JP4045718B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2000260921A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH04154137A (ja) フィルムキャリヤーテープの製造方法
JP2000091458A (ja) 半導体装置及びその製造方法
JPH06252215A (ja) フィルムキャリア
JPH03119755A (ja) リードフレームの製造方法