JPH0793344B2 - フイルムキヤリア - Google Patents

フイルムキヤリア

Info

Publication number
JPH0793344B2
JPH0793344B2 JP62122912A JP12291287A JPH0793344B2 JP H0793344 B2 JPH0793344 B2 JP H0793344B2 JP 62122912 A JP62122912 A JP 62122912A JP 12291287 A JP12291287 A JP 12291287A JP H0793344 B2 JPH0793344 B2 JP H0793344B2
Authority
JP
Japan
Prior art keywords
inner lead
film carrier
length
bonding
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62122912A
Other languages
English (en)
Other versions
JPS63288033A (ja
Inventor
友英 広野
幸男 前田
啓二 佐伯
喜文 北山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62122912A priority Critical patent/JPH0793344B2/ja
Publication of JPS63288033A publication Critical patent/JPS63288033A/ja
Publication of JPH0793344B2 publication Critical patent/JPH0793344B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は各種電子機器に使用されるフィルムキャリアに
関するものである。
従来の技術 従来のフィルムキャリアを第7図に用いて説明する。
第7図において1は、フィルムキャリアのベースとなる
フィルムで、通常ポリイミドやガラスエポキシのような
材質で、厚さは0.1ミリから0.2ミリ程度である。このフ
ィルム1は、その両端にスプロケット穴2を有し、フィ
ルムを走行・固定させることが可能である。また、フィ
ルム1はほぼ中央部にデバイスホール3を持つ。フィル
ム1上に銅箔を接着し、その後エッチングにより配線が
残される。この配線はデバイスホール3の中に残ってい
るインナリード4と配線5と外部接続用のアウタリード
6の3つに区分することができる。
第8図は第7図のインナリード4の部分を拡大したもの
である。第8図においてインナリード4は、ICのバンプ
とボンディングする部分4aと、リードの部分4bに分けら
れる。このときインナリード4全体の長さは、従来次の
ようにして求められる。第9図においてデバイスホール
12の幅を2L,IC13上の第1のパッド上に設けられた第1
のバンプ14aと、これと向いあう辺の第2のパッド上に
設けられた第2のバンプ14b間のリード方向の距離を2l
とすると、リード15の、フィルム16からボンディング部
中心までの長さaは、 a=L−l ……(1) であらわされる。
発明が解決しようとする問題点 従来用いられてきたインナーリードでは、第9図に示し
た様にインナーリード長さaがデバイスホールの大きさ
2LからICチップの電極間長さ2lを引いて2で割った大き
さに等しかった。このため、ボンディング時にバンプが
つぶれた場合、第10図に示すようにインナリード17がIC
のエッジ部18に接触することがおこりやすい。インナリ
ードがICのエッジ部と接触すると、ICが誤動作するため
不良とみなされる。
そこで、ICのエッジ部とリードが接触しないようにする
ために、ICとリードの下面と同一にならないような位置
関係として接合することが考えられるが、インナリード
の長さを(1)式に示した関係に基づいて設計製作した
場合、インナーリードのボンディング位置が、ボンディ
ング中心位置からずれ、接合が不十分になったり、張力
がインナリードにかかり、信頼性を低下させる原因とな
る。
問題点を解決するための手段 上記問題点を解決するために、本発明のフィルムキャリ
アは、インナリードのデバイスホール端部からボンディ
ング部中心までの長さを、デバイスホール開口部長さと
ICチップの第1のパッドとこれと向い合うチップ端面側
の第2のパッドとの前記チップ端面に対して垂直な方向
の距離との差の半分と比べて、20〜100μm長くしたこ
とを特徴とするものである。
作用 本発明の技術的手段による作用は以下のようになる。
すなわち、インナリードのボンディング部中心が従来よ
りデバイスホール中央よりに移動するので、フィルムキ
ャリアの配線面とICチップのパッド面とに段差をつけて
接合した場合に、フィルムキャリアのインナリードのボ
ンディング部中心と、ICチップのバンプ位置を等しくす
ることができる。
また、フィルムキャリア配線面とICチップのパッド面と
の段差分だけインナリードは変形し、インナリードはデ
バイスホールつけ根側に近づくに従ってICチップのパッ
ド面から離れるのでICのエッジとインナリードの接触が
なくなる。また、インナリードをあらかじめ長くしてボ
ンディングしているためリードとバンプの接合は確実に
行なわれ、更にリードにストレスが残らないため、信頼
性も向上する。
一方インナリードの延長量を100μmを超える値とする
と、ボンディング時にリードの変形する量にばらつきが
生じ、各リードとバンプの接合強度が一様にならない。
このため初期におけるICのエッジとインナリードとの接
触は減少し不良率も低下するが、信頼性試験における不
良発生率が増加してしまうため、延長量は100μm以下
でなければならない。
実 施 例 以下本発明の一実施例を図面にもとづいて説明する。第
1図は本発明の第1の実施例で、表1に各々の長さ関係
を示す。同図aにおいて2LX及び2LYはデバイスホール21
のフィルムキャリア走行方向と垂直な方向と平行な方向
の長さを示す。又、同図bにおいて2lX及び2lYはICチッ
プ22上に形成されている第1のバンプ23aとこれと向か
いあう端面側の第2のバンプ23bとのフィルムキャリア
走行方向と垂直な方向の長さ及び第3のバンプ23cとこ
れと向かいあう端面側の第4のバンプ23dとのフィルム
キャリア走行方向と平行な方向の長さであり、X及びY
は前記ICチップ22の外形の長さである。同図cにおい
て、aはフィルム24のデバイスホール側端24aよりイン
ナリード25のボンディング中心26までの長さである。
aの値を1.000mm,1.005mm,1.020mm,1.044mm,1.077mm,1.
118mmの6種としたインナリードを持つフィルムキャリ
アを用意し実験を行なった。第1図cにおける破線は、
リードが第1式を満たす場合、すなわちa=1.000mmの
場合に相当する。その結果、第2図に白丸で示すような
結果が得られた。ボンディングは、150℃に予熱したIC
の金バンプに対して1リードあたり20gfの力で、約1秒
間,さらに80gfの力で約2秒間、380〜390℃に加熱した
ツールで一括圧着している。
第2図から明らかな様に1.000mmのとき、すなわち
(1)式で表わされる関係でインナリードが作られてい
るときの不良率は約9%であるが、aの値を5μm大き
くすると約3%と不良率は減少し、aの値を20μm大き
くすると約1%の不良率となる。さらに、aの値を44μ
m,77μm大きくした場合には不良率は0.5%まで減少し
た。
一方第2図に黒丸で示した値は130℃(6時間)−30
℃(6時間)のヒートサイクル試験1000時間後の不良率
である。ヒートサイクル後、aの値が(1)式で表され
る場合には不良率は約19%であり、aの値を1.044mmと
すると約1%の不良率となった。しかし、aの値を1.11
8mmまで延伸すると再び不良が増加し、約3%まで不良
率は増加した。
次に本発明の第2の実施例について第3図に基づいて説
明する。第1の実施例では、第1図cにおけるaの値
を、ボンディング部の大きさをそのままにして大きくし
た場合であるが、本実施例では、第3図に示すようにイ
ンナリード27のうち、ボンディング部27aを延伸したも
のである。
本実施例においても、表1に示されるようなチップと、
デバイスホールを持つフィルムキャリアによって接合の
実験を行なった。ボンディング条件及びaの値も第1の
実施例と同じ値にして実験を行なったところ、第4図に
示すような不良発生率が得られた。この場合もa=1.02
0mmにすると、a=1.000mmのときと比較して不良率約0.
5%とおよそ20分の1まで減少した。しかしながらa=
1.118mmとリードが長くなるとやや不良率が上昇し約2
%となった。
以上の実施例では、(1)式におけるaの値が1.000mm,
すなわち従来ではインナリードのボンディングの中心か
らリードのつけ根までの長さが1.000mmであった場合に
ついて説明してきたが、これを他の値に変えたときの不
良発生率は第5図のようになった。第5図において白三
角,白丸,白四角は初期における不良率で、黒三角,黒
丸、黒四角はヒートサイクル試験(120℃6時間−30
℃6時間計1000時間)後の不良率である。三角は、イン
ナリードのボンディング中心からつけ根までの従来法に
よる長さが0.500mmのとき、丸は1.000mmのとき四角は1.
500mmのときである。グラフの縦軸は不良率で、横軸は
従来法と比較したリードの延伸量である。
最後にボンディング工程を第6図により説明する。
(1) フィルムキャリア31はICチップ33のバンプ34の
ツール側の面からDだけ離れたところに保持される(同
図a)。
(2) インナリード32はツール30にあたり変形をはじ
める(同図b)。
(3) ツール30の移動に伴いバンプ34とインナリード
32は接触し、ツールに加熱及び加圧することにより接合
は完了する(同図c)。
このようにしてリードを延長しても一度のツール動作で
ボンディングが可能である。
発明の効果 以上のように本発明は、フィルムキャリアにおいて、イ
ンナリードのデバイスホール端部からボンディング部中
心までの長さを、デバイスホール開口部長さと、ICチッ
プの第1のパッドとこれと向いあうチップ端面側の第2
のパッドとの前記チップ端面に対して垂直な方向の距離
との差の半分に比べて20〜100μm長くしたことによ
り、インナリードボンディング時における接合の初期不
良を減少し、また、信頼性を向上させることができるも
のである。
【図面の簡単な説明】
第1図及び第2図は本発明の第1実施例を示し、第1図
aはデバイスホールの長さ関係を示すフィルムキャリア
の平面図、同図bはチップの長さ関係を示す平面図、同
図cはインナリードの平面図、第2図は不良率とインナ
リードの長さ関係を示すグラフ、第3図及び第4図は本
発明の第2実施例を示し、第3図はインナリードの平面
図、第4図は不良率とインナリードの長さの関係を示す
グラフ、第5図はさらにインナリードの基本長さを変え
た実施例における不良率とインナリードの長さの関係を
示すグラフ、第6図は本発明のフィルムキャリアを用い
た場合の工程を示す断面図、第7図〜第10図は従来例を
示し、第7図はフィルムキャリアの平面図、第8図はイ
ンナリードの平面図、第9図はICチップを実装したフィ
ルムキャリアの断面図、第10図は不良実装例を示す要部
断面図である。 24,28,31……フィルム、2……デバイスホール、25,27,
32……インナリード、23a,23b,23c,23d,34……バンプ、
22,33……ICチップ。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】インナリードのデバイスホール端部からボ
    ンディング部中心までの長さを、デバイスホール開口部
    長さと、ICチップの第1のパッドとこれと向い合うチッ
    プ端面側の第2のパッドとの前記チップ端面に対して垂
    直な方向の距離との差の半分に比べて20〜100μm長く
    したことを特徴とするフィルムキャリア。
JP62122912A 1987-05-20 1987-05-20 フイルムキヤリア Expired - Lifetime JPH0793344B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62122912A JPH0793344B2 (ja) 1987-05-20 1987-05-20 フイルムキヤリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62122912A JPH0793344B2 (ja) 1987-05-20 1987-05-20 フイルムキヤリア

Publications (2)

Publication Number Publication Date
JPS63288033A JPS63288033A (ja) 1988-11-25
JPH0793344B2 true JPH0793344B2 (ja) 1995-10-09

Family

ID=14847680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62122912A Expired - Lifetime JPH0793344B2 (ja) 1987-05-20 1987-05-20 フイルムキヤリア

Country Status (1)

Country Link
JP (1) JPH0793344B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3033227B2 (ja) * 1990-05-08 2000-04-17 セイコーエプソン株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5370766A (en) * 1976-12-07 1978-06-23 Nec Corp Semiconductor device
JPS5712529A (en) * 1980-06-25 1982-01-22 Matsushita Electric Ind Co Ltd Film carrier type semiconductor mounting device
JPS59139636A (ja) * 1983-01-20 1984-08-10 Matsushita Electric Ind Co Ltd ボンデイング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5370766A (en) * 1976-12-07 1978-06-23 Nec Corp Semiconductor device
JPS5712529A (en) * 1980-06-25 1982-01-22 Matsushita Electric Ind Co Ltd Film carrier type semiconductor mounting device
JPS59139636A (ja) * 1983-01-20 1984-08-10 Matsushita Electric Ind Co Ltd ボンデイング方法

Also Published As

Publication number Publication date
JPS63288033A (ja) 1988-11-25

Similar Documents

Publication Publication Date Title
KR100753751B1 (ko) 반도체 집적 회로 장치
KR940004246B1 (ko) Tab 테이프와 반도체칩을 접속하는 방법 및 그것에 사용하는 범프시이트와 범프 부착 tab 테이프
JP2735022B2 (ja) バンプ製造方法
JPH03183139A (ja) ワイヤボンディング方法
JP2626621B2 (ja) 半導体装置の製造方法
JPH0793344B2 (ja) フイルムキヤリア
JP2001210676A (ja) 半導体装置およびその製造方法
JP3389712B2 (ja) Icチップのバンプ形成方法
JP2798040B2 (ja) 半導体装置の製造方法
JP3877648B2 (ja) テープキャリアおよびそれを用いたテープキャリアパッケージの製造方法
JP2976947B2 (ja) バンプ形成方法
JPS6086853A (ja) 半導体装置の製造方法
JP4031899B2 (ja) 電子部品実装用フィルムキャリアテープの製造方法
JP3020093B2 (ja) ボンディング方法
JP3061017B2 (ja) 集積回路装置の実装構造およびその実装方法
JPH06151512A (ja) Tabテープおよびtabインナーリードの接合方法
JP3075680B2 (ja) 半導体装置および半導体装置の製造方法
JP3445687B2 (ja) 半導体チップの実装方法
JPH05235108A (ja) フィルムキャリアテープの製造方法
JP3344537B2 (ja) テープキャリアパッケージの製造方法
JPH05198615A (ja) 半導体装置の製造方法
JPS6038869B2 (ja) 半導体装置の製造方法
JPH0563026A (ja) フイルムキヤリア半導体装置
JPH02156648A (ja) Tab用テープキャリア
JPS63255928A (ja) 半導体チツプの接合方法