JPS63255928A - 半導体チツプの接合方法 - Google Patents
半導体チツプの接合方法Info
- Publication number
- JPS63255928A JPS63255928A JP9122687A JP9122687A JPS63255928A JP S63255928 A JPS63255928 A JP S63255928A JP 9122687 A JP9122687 A JP 9122687A JP 9122687 A JP9122687 A JP 9122687A JP S63255928 A JPS63255928 A JP S63255928A
- Authority
- JP
- Japan
- Prior art keywords
- capillary
- fpc
- chip
- bonding
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000011806 microball Substances 0.000 claims description 19
- 235000012054 meals Nutrition 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 10
- 239000011805 ball Substances 0.000 description 8
- 229910001111 Fine metal Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
Landscapes
- Manufacturing Of Electrical Connectors (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はペアチップＩＣをフレキシブルプリント基板（
ＦＰＣ）に実装する方法に関する。
ＦＰＣ）に実装する方法に関する。
〈従来の技術〉
ベアチップＩＣを硬質プリント基板や厚膜セラミック基
板等に直接実装する方法として、ワイヤボンディング法
やフリップチップポンディング法がある。第３図は前記
ワイヤボンディング法でペアチップＩＣ＋を硬質プリン
ト基板２に実装した例を示す断面図である。基板２の一
生面上にはペアチップＩＣ＋が接着され、該ベアチップ
ＩＣＩの周辺には導体３パターンが形成されている。ペ
アチップＩＣＩ上にポンディグ用電極部としてパッド４
が形成され、パッド４と導体３とは金、アルミ或いは銅
等の金属細線５で接合されている。
板等に直接実装する方法として、ワイヤボンディング法
やフリップチップポンディング法がある。第３図は前記
ワイヤボンディング法でペアチップＩＣ＋を硬質プリン
ト基板２に実装した例を示す断面図である。基板２の一
生面上にはペアチップＩＣ＋が接着され、該ベアチップ
ＩＣＩの周辺には導体３パターンが形成されている。ペ
アチップＩＣＩ上にポンディグ用電極部としてパッド４
が形成され、パッド４と導体３とは金、アルミ或いは銅
等の金属細線５で接合されている。
また、第４図は上記フリップチップポンディング法を用
いてベアチップＩＣＩを硬質プリント基板２に実装した
例を示す断面図である。基板２の一生面上に、導体３の
パターンが形成され、該導体３上にバンプ６ａが形成さ
れている。一方、ペアチップＩＣ＋の一生面上にボンデ
ィング用の電極部としてパッド４が形成され、該パッド
４上にバンプ６ｂが形成されている。上記バング６ａと
バンプ６ｂとを位置合わせした後、バング６ａ。
いてベアチップＩＣＩを硬質プリント基板２に実装した
例を示す断面図である。基板２の一生面上に、導体３の
パターンが形成され、該導体３上にバンプ６ａが形成さ
れている。一方、ペアチップＩＣ＋の一生面上にボンデ
ィング用の電極部としてパッド４が形成され、該パッド
４上にバンプ６ｂが形成されている。上記バング６ａと
バンプ６ｂとを位置合わせした後、バング６ａ。
６ｂを加熱溶融すると、第４図の如くバンプ６ ａ ＋
６ｂは一体となってバング６となり、ペアチップＩＣ＋
と硬質基板２の接合が完了する。
６ｂは一体となってバング６となり、ペアチップＩＣ＋
と硬質基板２の接合が完了する。
ところが、前記フリッグチッズボンディング法は、ペア
チップＩＣＩ製造段階で、ペアチップＩＣＩにバンプを
形成し、フリラグチップＩＣとする必要があり、ペアチ
ップＩＣ＋の用途が限定されて汎用性に乏しくなるため
、実際にはペアチップＩＣ＋と硬質基板２の接合法とし
てワイヤボンディング法が一般に広く用いられている。
チップＩＣＩ製造段階で、ペアチップＩＣＩにバンプを
形成し、フリラグチップＩＣとする必要があり、ペアチ
ップＩＣ＋の用途が限定されて汎用性に乏しくなるため
、実際にはペアチップＩＣ＋と硬質基板２の接合法とし
てワイヤボンディング法が一般に広く用いられている。
このため、保持基板として硬質プリント基板や厚膜セラ
ミック基板に代わってＦＰＣを用いる場合にもＦＰＣと
ペアチップＩＣの接合にはワイヤボンディング法を採用
してワイヤボンダを共用することが多い。
ミック基板に代わってＦＰＣを用いる場合にもＦＰＣと
ペアチップＩＣの接合にはワイヤボンディング法を採用
してワイヤボンダを共用することが多い。
第５図はＦＰＣにペアチップＩＣを搭載した例を示す断
面図である。ワイヤボンディング法にてＦＰＣ７にペア
チップＩＣ＋を搭載する際、ＦＰＣに直接ボンディング
すると、ＦＰＣが撓んだ時、ワイヤにストレスがかかっ
て断線等の不良が発生することがある。そこでこのよう
な不良を防ぐため、第５図の如くペアチップＩＣ＋を硬
質基板２に接着し、ペアチップＩＣ＋の載った硬質基板
２をＦＰＣ７に固定し、次いでペアチップＩ ＣＩ−ｋ
ＦＰＣ７をワイヤボンディングする方法が採られている
。
面図である。ワイヤボンディング法にてＦＰＣ７にペア
チップＩＣ＋を搭載する際、ＦＰＣに直接ボンディング
すると、ＦＰＣが撓んだ時、ワイヤにストレスがかかっ
て断線等の不良が発生することがある。そこでこのよう
な不良を防ぐため、第５図の如くペアチップＩＣ＋を硬
質基板２に接着し、ペアチップＩＣ＋の載った硬質基板
２をＦＰＣ７に固定し、次いでペアチップＩ ＣＩ−ｋ
ＦＰＣ７をワイヤボンディングする方法が採られている
。
〈発明が解決しようとする問題点〉
上述の如く、ペアチップＩＣを硬質基板に接着し、この
ペアチップＩＣの載った硬質基板ｉ ＦＰＣに固定した
後、ペアチップＩＣ（！：ＦＰＣとをワイヤボンディン
グ法にて接合すると、ワイヤボンダを種々の保持基板へ
のペアチップＩＣの接合に共用できるという利点はある
が、ＦＰＣ本来の特徴である可撓性を活かすことができ
ず、実用的といえないという問題がある。
ペアチップＩＣの載った硬質基板ｉ ＦＰＣに固定した
後、ペアチップＩＣ（！：ＦＰＣとをワイヤボンディン
グ法にて接合すると、ワイヤボンダを種々の保持基板へ
のペアチップＩＣの接合に共用できるという利点はある
が、ＦＰＣ本来の特徴である可撓性を活かすことができ
ず、実用的といえないという問題がある。
く問題点を解決するための手段〉
本発明は上述する問題点を解決するだめになされたもの
で、保持基板上に形成した配線と半導体チップ上に形成
したＮ 極部とを接合する際、上記電極部上に配置した
キャピラリから金属細線を繰り出し、前記金属細線の先
端に微小ボールを作る工程と、前記キャピラリと金属細
線とを下降させて前記微小ボールと上記電極部、及びキ
ャピラリと微小ボールとを夫々接触させ、微小ボールと
電極部とを接合する工程と、前記キャピラリを上昇させ
、前記金属細線を引き上げて、金属細線と前記微小ボー
ルとを切断する工程と、前記半導体チップ上の微小ボー
ルと前記保持基板上の配線とを位置合わせして接触させ
、接合する工程とからなる半導体チップの接合方法を提
供するものである。
で、保持基板上に形成した配線と半導体チップ上に形成
したＮ 極部とを接合する際、上記電極部上に配置した
キャピラリから金属細線を繰り出し、前記金属細線の先
端に微小ボールを作る工程と、前記キャピラリと金属細
線とを下降させて前記微小ボールと上記電極部、及びキ
ャピラリと微小ボールとを夫々接触させ、微小ボールと
電極部とを接合する工程と、前記キャピラリを上昇させ
、前記金属細線を引き上げて、金属細線と前記微小ボー
ルとを切断する工程と、前記半導体チップ上の微小ボー
ルと前記保持基板上の配線とを位置合わせして接触させ
、接合する工程とからなる半導体チップの接合方法を提
供するものである。
く作 用〉
本発明により、保持基板と半導体チップとを接合する際
、フリップチップ法のように半導体チップ製造工程で金
属バングを形成した半導体チップを用いることなく、半
導体チップの電極部上に金属の微小ボールを形成し、こ
の電極上の微小ボールを用いて保持基板と接合すること
が可能になる。
、フリップチップ法のように半導体チップ製造工程で金
属バングを形成した半導体チップを用いることなく、半
導体チップの電極部上に金属の微小ボールを形成し、こ
の電極上の微小ボールを用いて保持基板と接合すること
が可能になる。
〈実施例〉
以下、図面を用いて本発明の実施例を詳述するが、本発
明はこれに限定されるものではない。
明はこれに限定されるものではない。
第１図（ａ） −（ｅ）と第２図（ａ）、（ｂ）は本発
明の一実施例を示す断面図である。第１図（ａ）の如く
、ワイヤボンダの保持台（図示せず）上にペアチップＩ
Ｃ＋を載置し、ペアチップＩＣＩの一生面上に形成した
電極部をなすパッド４の上部に、真中に細い穴の開いた
圧着工具であるキャピラリ８を配置し、該キャピラリ８
の穴を通して金、銅或いはアルミからなる金属細線５を
所定の長さだけ繰シ出す。
明の一実施例を示す断面図である。第１図（ａ）の如く
、ワイヤボンダの保持台（図示せず）上にペアチップＩ
Ｃ＋を載置し、ペアチップＩＣＩの一生面上に形成した
電極部をなすパッド４の上部に、真中に細い穴の開いた
圧着工具であるキャピラリ８を配置し、該キャピラリ８
の穴を通して金、銅或いはアルミからなる金属細線５を
所定の長さだけ繰シ出す。
次に第１図（ｂ）の如く、トーチ電極ＩＯを金属細線５
の先端と所定の間隔をあけて配置し、前記トーチ電極１
０に高電圧をかけて放電させると、金属細線５の先端に
微小ボール１１が形成される。次いで、第１図（ｃ）の
如く、キャピラリ８と金属細線５とを下降させ、キャピ
ラリ８と微小ボールＩ＋。
の先端と所定の間隔をあけて配置し、前記トーチ電極１
０に高電圧をかけて放電させると、金属細線５の先端に
微小ボール１１が形成される。次いで、第１図（ｃ）の
如く、キャピラリ８と金属細線５とを下降させ、キャピ
ラリ８と微小ボールＩ＋。
及び微小ボールＩＩとパッド４とを接触させ、キャピラ
リ８により微小ボールＩＩに超音波振動と熱或いはいず
れか一方と所定の荷重とを印加し、更にペアチップＩＣ
＋の裏面側の保持台とから熱を加えて微小ポール１１を
パッド４に接合する。
リ８により微小ボールＩＩに超音波振動と熱或いはいず
れか一方と所定の荷重とを印加し、更にペアチップＩＣ
＋の裏面側の保持台とから熱を加えて微小ポール１１を
パッド４に接合する。
次に第１図（ｄ）の如く、キャピラリ８を所定の高さま
で上昇させ、金属細線５を引き上げると、第１図（ｅ）
の如く金属細線５と微小ボール１１とが切断される。
で上昇させ、金属細線５を引き上げると、第１図（ｅ）
の如く金属細線５と微小ボール１１とが切断される。
第１１（ａ）〜（ｅ）で説明した微小ポール形成のため
の一連の動作を終了した後、ベアチップＩＣＩの他のパ
ッドの上部にキャピラリ８を移動し、再び上述の一連の
動作を繰シ返す。こうしてベアチップＩＣＩの必要なパ
ッド全てに微小ボールを形成する。
の一連の動作を終了した後、ベアチップＩＣＩの他のパ
ッドの上部にキャピラリ８を移動し、再び上述の一連の
動作を繰シ返す。こうしてベアチップＩＣＩの必要なパ
ッド全てに微小ボールを形成する。
第２図（ａ）の如（、ＦＰＣ７の一生面上には接合電極
をなす導体３パターンが形成されている。ワイヤボンダ
の保持台（図示せず）上に微小ボールＩ＋を形成したペ
アチッグＩＣＩ’ｉ載せ、ペアチップＩＣ＋の微小ボー
ル１１形成面上にＦＰＣ７の導体３形成面を向きあわせ
、微小ボール１１と導体３の位置合わせを行ない、接触
させた後、ＦＰＣ７の導体３形成領域裏面上にキャピラ
リ＋２を配置し、該キャピラリＩ２からＦＰＣ７に超音
波振動と熱或いはいずれか一方と、所定の荷重とを印加
し、更に保持台からは熱を印加して微小ボール１１と導
体３との接合を行なう。こうして、ベアチップＩＣＩと
ＦＰＣ７とを接合し、最後にベアチップＩＣＩを保護す
るために第２図（ｂ）の如く、ベアチップＩＣＩをシリ
コン、エポキシ等の樹脂Ｉ３で覆ってパッケージングす
る。
をなす導体３パターンが形成されている。ワイヤボンダ
の保持台（図示せず）上に微小ボールＩ＋を形成したペ
アチッグＩＣＩ’ｉ載せ、ペアチップＩＣ＋の微小ボー
ル１１形成面上にＦＰＣ７の導体３形成面を向きあわせ
、微小ボール１１と導体３の位置合わせを行ない、接触
させた後、ＦＰＣ７の導体３形成領域裏面上にキャピラ
リ＋２を配置し、該キャピラリＩ２からＦＰＣ７に超音
波振動と熱或いはいずれか一方と、所定の荷重とを印加
し、更に保持台からは熱を印加して微小ボール１１と導
体３との接合を行なう。こうして、ベアチップＩＣＩと
ＦＰＣ７とを接合し、最後にベアチップＩＣＩを保護す
るために第２図（ｂ）の如く、ベアチップＩＣＩをシリ
コン、エポキシ等の樹脂Ｉ３で覆ってパッケージングす
る。
上記本実施例において、ペアチップＩＣに形成した微小
ボールとＦＰＣに形成した導体との接合ｉ１つずつ行な
ったが、本発明はこれに限定されるものではなく、複数
個の接合を同時に行ない得るキヤビンＩＪ ｅ用いて、
ＦＰＣに同時に複数個のベアチップＩＣの接合を行なっ
てもよい。
ボールとＦＰＣに形成した導体との接合ｉ１つずつ行な
ったが、本発明はこれに限定されるものではなく、複数
個の接合を同時に行ない得るキヤビンＩＪ ｅ用いて、
ＦＰＣに同時に複数個のベアチップＩＣの接合を行なっ
てもよい。
また、上記本実施例におけるペアチップＩＣのパッド上
への微小ボールの形成は、ワイヤボンディング法で一般
に用いられているワイヤボンダのソフトの１０グラムを
若干変更するだけで可能であり、ＦＰＣにおいても従来
のペアチップＩＣ。
への微小ボールの形成は、ワイヤボンディング法で一般
に用いられているワイヤボンダのソフトの１０グラムを
若干変更するだけで可能であり、ＦＰＣにおいても従来
のペアチップＩＣ。
従来のワイヤボンダの治具を共用してＦＰＣの特徴を活
かした接合を行なうことが可能となる。
かした接合を行なうことが可能となる。
〈発明の効果〉
本発明により、保持基板と半導体チップとの接合を金属
細線から形成した微小ボールで行なうことになって、ワ
イヤボンダを従来公知のワイヤボンディング法以外の接
合方法と共用することが可能になる上、保持基板がＦＰ
Ｃであっても、ＦＰＣの特徴である可撓性を活かした接
合を行なえる。
細線から形成した微小ボールで行なうことになって、ワ
イヤボンダを従来公知のワイヤボンディング法以外の接
合方法と共用することが可能になる上、保持基板がＦＰ
Ｃであっても、ＦＰＣの特徴である可撓性を活かした接
合を行なえる。
したがって本発明はワイヤボンダの広範囲の利用及び半
導体チップの保持基板への実装に対する高信頼性に寄与
するものである。
導体チップの保持基板への実装に対する高信頼性に寄与
するものである。
第１図（ａ） −（ｅ）及び第２図（ａ）、（ｂ）は本
発明の一実施例を説明するための断面図、第３図〜第５
図は従来例を説明するための断面図である。 ｌ：ベアチップＩＣ，″２：硬質基板、３：導体、４：
パッド、５：金属細線、６：バンプ、７：ＦＰＣ，８，
１２：キャピラリ、ＩＯ＝トーチ電極、１１：微小ボー
ル、１３：樹脂。 代理人 弁理士 杉 山 毅 至（他１名）ｇｋ３ ｇ 第４ 図 第５図
発明の一実施例を説明するための断面図、第３図〜第５
図は従来例を説明するための断面図である。 ｌ：ベアチップＩＣ，″２：硬質基板、３：導体、４：
パッド、５：金属細線、６：バンプ、７：ＦＰＣ，８，
１２：キャピラリ、ＩＯ＝トーチ電極、１１：微小ボー
ル、１３：樹脂。 代理人 弁理士 杉 山 毅 至（他１名）ｇｋ３ ｇ 第４ 図 第５図
Claims (1)
- 【特許請求の範囲】 １、保持基板上に形成した配線と、半導体チップ上に形
成した電極部とを接合する際、 前記電極部上に配置したキャピラリから金属細線を繰り
出し、前記金属細線の先端に微小ボールを作る工程と、 前記キャピラリと金属細線とを下降させて前記微小ボー
ルと上記電極部、及びキャピラリと微小ボールとを夫々
接触させ、微小ボールと電極部とを接合する工程と、 前記キャピラリを上昇させ、前記金属細線を引き上げて
、金属細線と前記微小ボールとを切断する工程と、 前記半導体チップ上の微小ボールと前記保持基板上の配
線とを位置合わせして接触させ、接合する工程とからな
ることを特徴とする半導体チップの接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9122687A JPS63255928A (ja) | 1987-04-14 | 1987-04-14 | 半導体チツプの接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9122687A JPS63255928A (ja) | 1987-04-14 | 1987-04-14 | 半導体チツプの接合方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63255928A true JPS63255928A (ja) | 1988-10-24 |
Family
ID=14020508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9122687A Pending JPS63255928A (ja) | 1987-04-14 | 1987-04-14 | 半導体チツプの接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63255928A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124277A (en) * | 1990-01-10 | 1992-06-23 | Mitsubishi Denki Kabushiki Kaisha | Method of ball bonding to non-wire bonded electrodes of semiconductor devices |
-
1987
- 1987-04-14 JP JP9122687A patent/JPS63255928A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124277A (en) * | 1990-01-10 | 1992-06-23 | Mitsubishi Denki Kabushiki Kaisha | Method of ball bonding to non-wire bonded electrodes of semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6624059B2 (en) | Method of improving interconnect of semiconductor devices by utilizing a flattened ball bond | |
| US5960262A (en) | Stitch bond enhancement for hard-to-bond materials | |
| US6387714B1 (en) | Die-to-insert permanent connection and method of forming | |
| JPH08510358A (ja) | 集積回路チップと基板との相互接続 | |
| KR950701770A (ko) | 몇몇 집적회로 구성요소를 서로 본드 와이어 접속시키는 방법 및 장치(a method of and arrangement for bond wire connecting together gertain integrated circuit components) | |
| JPH0234949A (ja) | 半導体装置の実装方法 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JPS5835935A (ja) | 半導体装置及びその製造方法 | |
| JP2674536B2 (ja) | チップキャリア半導体装置及びその製造方法 | |
| US6404063B2 (en) | Die-to-insert permanent connection and method of forming | |
| KR940027134A (ko) | 반도체집적회로장치의 제조방법 | |
| JPS63255928A (ja) | 半導体チツプの接合方法 | |
| JPH0799202A (ja) | ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法 | |
| JP3508478B2 (ja) | 半導体装置の製造方法 | |
| JP3887993B2 (ja) | Ｉｃチップと回路基板との接続方法 | |
| JPH0645402A (ja) | 配線基板の接続方法及び配線基板 | |
| JPH05326601A (ja) | ワイヤボンディング方法 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JP3397045B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04127547A (ja) | Ｌｓｉ実装構造体 | |
| JPH11224915A (ja) | 半導体接続用基板 | |
| JPH03116735A (ja) | フリップチップ用ｉｃ及びその製造方法 | |
| JP3389712B2 (ja) | Ｉｃチップのバンプ形成方法 | |
| JPH04123434A (ja) | バンプ形成方法 | |
| JPH0574867A (ja) | Ｔａｂテープ |