JPS6038869B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6038869B2
JPS6038869B2 JP52135531A JP13553177A JPS6038869B2 JP S6038869 B2 JPS6038869 B2 JP S6038869B2 JP 52135531 A JP52135531 A JP 52135531A JP 13553177 A JP13553177 A JP 13553177A JP S6038869 B2 JPS6038869 B2 JP S6038869B2
Authority
JP
Japan
Prior art keywords
semiconductor device
bonding
leads
manufacturing
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52135531A
Other languages
English (en)
Other versions
JPS5468165A (en
Inventor
隆 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP52135531A priority Critical patent/JPS6038869B2/ja
Publication of JPS5468165A publication Critical patent/JPS5468165A/ja
Publication of JPS6038869B2 publication Critical patent/JPS6038869B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 この発明は半導体装置の突起電極に数の外部リードを熱
と圧力により同時接続するための方法に関するものであ
る。
従来、半導体装置に外部リードを接続する方法として、
半導体装置上の電極にワイヤポンデイングし、このリー
日こよって外部素子や装置との接続を行なっていたが、
近年のように半導体装置の集積度が向上し、これに接続
すべきリードの本数が増加するようになると、一点一点
のボンディングでは手間がかかり原価低減の障害となっ
てきた。
そこで、半導体装置に多数本の外部リードを正確に且つ
経済的に接続する方法として、半導体装置の電極を突起
状に形成し、この電極に接続されるべき端部を揃えた外
部リードフレーム・パタンを設けておき、これらを目合
わせして加熱・加圧し、全リードを同時に接続する方法
が開発されてきた。第1図a〜cにこの方式による接続
法の一例を示す。
a図には、基板1上に配列された半導体装置2に絶縁性
フィルム3上に形成されたりードフレーム4及び加圧・
加熱拾具(以下ヒーター チップと呼称)5が目合わせ
してある状態を示してある。
基板は前後・左右に動くことができるようになっており
、ヒーター チップの真下に特定の半導体装置を持って
いくことができる。また、リードフレームは同一パタン
を連続的に形成し長尺化することにより、この位置に自
動的に送られるようになっている。半導体装置、リード
フレーム、ヒーター チップの3者の位置が合うと、
b図のように、ヒーター チップにより、半導体装置上
の突起電極(以下バンプと呼称)6とりード先端の接触
部に圧力と熱を加えボンディングを行う。リード フレ
ームは鋼材に錫めつきしたものを用い、バンプは金で形
成すればAu/Snの合金ができ容易にボンディングが
行える。また、錫めつきの代わりに金めつきを施し、A
u/Auの熱圧着により接続してもよい。このようにし
て接続が完了すると、ヒーター チップが持ち上がり、
基板が下方に下がって、ボンディングされた半導体装置
は基板から分離される。この後、リード フレーム及び
半導体装置が送られ、次のボンディングが行なわれる。
こうして半導体装置のボンディングがワイヤボンディン
グに比べて著しく簡略化され作業時間が短縮されるよう
になったが、次のような問題があつた。
{1’主にリードを錫めつきや半田めつきして熱により
フローさせてボンディングする場合、第2図aに示すよ
うに、リードが隣の半導体装置のバンプに接触し、溶け
た錫や半田でその部分が接続されてしまい、第2図bの
ように、1つのりードフレーム・パターンに2ケ以上の
半導体装置が接続されることがある。
■ 特にAu/Auの熱圧着の場合はボンディングの圧
力を高くする必要があるので、リード及びバンプの変形
が大きい。
そのため、第3図のように半導体装置の縁とIJ−ドと
のすき間がほとんどなくなるか、または接触することが
あり、半導体装置の信頼性を低下させる原因となる。こ
れらの問題の1つの解決策としてリードとバンプとの距
離を大きくとってボンディングする方法があるが、この
方法だとかえってバンプからリードがずれてボンディン
グされることがあり、歩留低下の原因となる。本発明は
、上記従来の欠点を除去する半導体装置の製造方法を提
供するものである。
即ち、ボンディングの際にヒーターチップの縁をバンプ
の上で当てることにより、リードが浮き上がるように変
形させ、半導体装置の緑及び隣の半導体装置のバンプと
りードとのすき間が大きくなるようにしたものである。
以下に本発明の実施例を図面を用いて説明する。
第4図にバンプが半導体装置の各辺に沿って平行に配列
されている例を平面図で示してあり、この種の半導体装
置のバンプの最外部を結ぶ四辺形を破線で記入してある
。この破線の四辺形よりも小さな四辺形のヒーターチッ
プでボンディングした場合の様子を示したのが第5図で
ある。バンプの内側半分はヒーターチップで圧力が加え
られているので潰れ、外側半分はその本来の高さを維持
する。そのため、半導体装置の縁の部分では、リードと
のすき間がバンプ本来の高さ分だけあくだけでなく、リ
ードはバンプの外側半分の部分を支点として内側では沈
むので外側では持ち上がり、そのすき間は更に大きくな
る。これと同じ理由で、隣の半導体装置のバンプとの距
離も大きくすることができる。また、ヒーターチップを
小さくする代わりにバンプを外方に大きくしても、バン
プとヒーターチップとの相対的な関係は同じであり同機
な効果がある。
その上、ヒーターチップが多少ずれても、リードとバン
プとの最低限の接続面積は保たれるのでボンディング強
度を弱めずにできる。以上の説明から明らかなように、
この発明に係る半導体装置の製造方法によれば、同一リ
ードフレームに2ケ以上の半導体装置が接続されるのを
防ぎ、且つ半導体装置の縁でのショートを起すことがな
くなるので、製造歩留が上がり、製品の信頼性を向上さ
せることができる。
【図面の簡単な説明】
第1図a〜cは従来の製造方法を示す断面図、第2図a
,b及び第3図は従来の製造方法の欠点を説明するため
の断面図、第4図はこの発明に係る半導体装置のバンプ
配列の一例を示した平面図、第5図はこの発明を実施し
た場合のボンディング部分の様子を示した断面図である
。 1・・・・・・基板、2・・・・・・半導体装置、3・
・・・・・絶縁性フイルム、4……リードフレーム、5
……ヒーター チップ、6……/ぐンプ。 第3図 菊’図 弟2図 第4図 糸5図

Claims (1)

    【特許請求の範囲】
  1. 1 上面が方形の半導体装置が基板上に連続して複数個
    配列され、半導体装置の各辺に沿つて配列された複数の
    突起電極にその配列に合わせてこれらに接続されるべき
    接続端部を揃えた外部リードフレームを圧力と温度によ
    り同時に接続する過程において、前記突起電極の最外部
    を結ぶ平面形状よりも小さな平面形状の治具により少な
    くとも前記突起電極の最外部よりはみ出さない位置で加
    圧し、前記の同時接続を達成することを特徴とする半導
    体装置の製造方法。
JP52135531A 1977-11-10 1977-11-10 半導体装置の製造方法 Expired JPS6038869B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52135531A JPS6038869B2 (ja) 1977-11-10 1977-11-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52135531A JPS6038869B2 (ja) 1977-11-10 1977-11-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5468165A JPS5468165A (en) 1979-06-01
JPS6038869B2 true JPS6038869B2 (ja) 1985-09-03

Family

ID=15153940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52135531A Expired JPS6038869B2 (ja) 1977-11-10 1977-11-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6038869B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376019U (ja) * 1986-11-04 1988-05-20

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5615049A (en) * 1979-07-18 1981-02-13 Fujitsu Ltd Manufacture of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376019U (ja) * 1986-11-04 1988-05-20

Also Published As

Publication number Publication date
JPS5468165A (en) 1979-06-01

Similar Documents

Publication Publication Date Title
US6624059B2 (en) Method of improving interconnect of semiconductor devices by utilizing a flattened ball bond
JPH0758722B2 (ja) 半導体装置のチップボンディング方法
US6474532B2 (en) Apparatus for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies
JP3833136B2 (ja) 半導体構造およびボンディング方法
JPS6349900B2 (ja)
JPH05136202A (ja) 半導体パツケージ及びその製造方法
JPH01293626A (ja) フレキシブル配線板におけるワイヤボンディング法
JP2623578B2 (ja) 半導体集積回路装置
JPS6038869B2 (ja) 半導体装置の製造方法
JP3198555B2 (ja) 半導体装置の実装方法
JPH01244630A (ja) 半導体ペレットのボンディング方法
JPH0350736A (ja) 半導体チップのバンプ製造方法
JPS63289844A (ja) 半導体装置のバンプ電極
JP3389712B2 (ja) Icチップのバンプ形成方法
JPH0955404A (ja) Tabテープ及び半導体装置
JP2698452B2 (ja) 樹脂封止型半導体装置及びその組立方法
JPH0525236Y2 (ja)
JP3550946B2 (ja) Tab型半導体装置
JPS63239852A (ja) 半導体装置
JPH0562977A (ja) 集積回路装置用バンプ電極
JP3674550B2 (ja) 半導体装置
JPS61287138A (ja) 半導体装置
JPH04280439A (ja) 半導体装置およびその製造方法
JPH0917938A (ja) 半導体チップの固定構造及び半導体装置の製造方法
JPH09148707A (ja) プリント基板と、その電子部品実装方法