CN212113704U - 一种可提高载流能力的芯片封装结构 - Google Patents

一种可提高载流能力的芯片封装结构 Download PDF

Info

Publication number
CN212113704U
CN212113704U CN202020985293.4U CN202020985293U CN212113704U CN 212113704 U CN212113704 U CN 212113704U CN 202020985293 U CN202020985293 U CN 202020985293U CN 212113704 U CN212113704 U CN 212113704U
Authority
CN
China
Prior art keywords
lead
chip
packaging structure
carrying capacity
chip packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020985293.4U
Other languages
English (en)
Inventor
何锦文
唐和明
官名浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN202020985293.4U priority Critical patent/CN212113704U/zh
Application granted granted Critical
Publication of CN212113704U publication Critical patent/CN212113704U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Abstract

本实用新型公开一种可提高载流能力的芯片封装结构，该芯片封装结构包括：引线框架，其包括基岛；芯片，其具有源极；所述芯片焊接于所述基岛；第一金属桥，其两端分别具有第一焊接部和第一引出部，所述第一焊接部通过导电焊材层焊接于所述源极，所述第一引出部用于与外部的电路载体电连接。本实用新型的可提高载流能力的芯片封装结构，通过第一金属桥将电流由芯片源极引出至芯片封装结构外，所述第一金属桥能够提供面积更大的可焊区域，从而能够提高芯片封装结构的载流能力。

Description

一种可提高载流能力的芯片封装结构
技术领域
本实用新型涉及半导体封装技术领域，尤其涉及一种可提高载流能力的芯片封装结构。
背景技术
功率半导体器件的发展方向是能承载更大电流，如此，要求芯片封装结构也需要具有高载流能力。特别是在市场上广泛应用的第三代半导体，由于第三代半导体器件SiC芯片本身可以承受比目前硅基芯片更大电流，所以相应的封装设计结构也需要满足大电流需求。
芯片源极是输出大电流的端口，目前市面上多采用金属线作为连接芯片源极和源极引出脚的电连接件；现有技术中的芯片封装结构，如图1所示，一般包括引线框架10和芯片20，芯片20的背面通过结合材料焊接于引线框架10的基岛11，芯片20正面的源极21通过源极连接金属线51与引线框架10的源极管脚电连接，芯片20正面的栅极22通过栅极连接金属线52与引线框架10的栅极管脚12电连接，为了提高芯片封装结构的载流能力，增加了源极连接金属线51的数量，并增大了源极连接金属线51的线径，但是，这种芯片封装结构的载流能力仍然有限，无法满足更高的载流需求。
实用新型内容
本实用新型实施例的一个目的在于：提供一种可提高载流能力的芯片封装结构，其通过第一金属桥将电流由芯片源极引出至芯片封装结构外。
本实用新型实施例的另一个目的在于：提供一种可提高载流能力的芯片封装结构，其能够提高芯片封装结构的载流能力。
为达上述目的，本实用新型采用以下技术方案：
一种可提高载流能力的芯片封装结构，包括：
引线框架，其包括基岛；
芯片，其具有源极；所述芯片焊接于所述基岛；
第一金属桥，其两端分别具有第一焊接部和第一引出部，所述第一焊接部通过导电焊材层焊接于所述源极，所述第一引出部用于与外部的电路载体电连接。
作为优选，所述芯片的背面与所述基岛焊接，所述芯片的正面设置有所述源极以及栅极，所述芯片封装结构还包括栅极引出端，所述栅极与所述栅极引出端电连接。
作为优选，所述栅极引出端为设置在所述引线框架上的栅极管脚，所述栅极通过栅极连接金属线与所述栅极管脚电连接。
作为优选，所述栅极引出端为第二金属桥，所述第二金属桥的两端分别为第二焊接部和第二引出部，所述第二焊接部通过导电焊接材层焊接于所述栅极，所述第二引出部用于与外部的电路载体电连接。
作为优选，所述第一金属桥为铜桥或石墨烯复合铜桥，所述第二金属桥为铜桥或石墨烯复合铜桥。
作为优选，所述第一引出部的宽度与所述第二引出部的宽度相同。
作为优选，所述第一金属桥远离所述第一焊接部的一端为第一引出端，所述第一引出出端包括两个第一引出部，相邻两个第一引出部之间具有分叉间隔；所述第一引出部的宽度小于所述第一焊接部的宽度。
作为优选，所述第一金属桥的一端为第一焊接端，另一端为第一引出端；所述第一焊接端的宽度大于所述第一引出端的宽度，所述第一引出端包括一个所述第一引出部。
作为优选，所述第一焊接部的面积占所述源极的面积的40％至95％。
作为优选，还包括封装体，所述封装体包裹所述芯片、所述引线框架和所述第一金属桥的一部分，所述第一引出部露出所述封装体外。
本实用新型的有益效果为：该可提高载流能力的芯片封装结构，通过第一金属桥将电流由芯片源极引出至芯片封装结构外，所述第一金属桥能够提供更大的可焊区域，从而能够提高芯片封装结构的载流能力。
附图说明
下面根据附图和实施例对本实用新型作进一步详细说明。
图1为现有技术中的芯片封装结构示意图；
图2为本实用新型实施例所述芯片封装结构的所述芯片的结构示意图；
图3为本实用新型其一实施例所述芯片封装结构的结构示意图；
图4为本实用新型又一实施例所述芯片封装结构的结构示意图；
图5为本实用新型另一实施例所述芯片封装结构的结构示意图；
图6为本实用新型再一实施例所述芯片封装结构的结构示意图。
图中：10、引线框架；11、基岛；12、栅极管脚；20、芯片；21、源极；22、栅极；30、第一金属桥；31、第一焊接部；32、第一引出部；40、第二金属桥；41、第二焊接部；42、第二引出部；51、源极连接金属线；52、栅极连接金属线。
具体实施方式
为使本实用新型解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本实用新型实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
在本实用新型的描述中，除非另有明确的规定和限定，术语“相连”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
本实用新型提出一种可提高载流能力的芯片封装结构，其通过第一金属桥30将电流由芯片20源极21引出至芯片封装结构外，所述第一金属桥30能够提供更大的过流面积，从而能够提高芯片封装结构的载流能力。
如图2-6所示，在本实用新型的芯片封装结构的一实施例中，该可提高载流能力的芯片封装结构，包括：
引线框架10，其包括基岛11；
芯片20，其正面具有源极21；所述芯片20焊接于所述基岛11；
第一金属桥30，其两端分别具有第一焊接部31和第一引出部32，所述第一焊接部31通过导电焊材层焊接于所述源极21；所述第一引出部32作为引出脚，以用于与外部的电路载体电连接。
具体地，本实用新型的所述芯片20为功率芯片20，如SiC芯片20。
具体地，所述第一焊接部31为所述第一金属桥30覆盖于所述芯片20上并通过导电焊材层与所述源极21焊接的部分。导电焊材层由导电焊接材料固化形成，导电焊接材料可以为但不限于锡膏或导电胶。
其中，可以理解的是，所述芯片20可以为但不限于扁平型芯片20；电路载体可以为但不限于电路板。
具体地，所述芯片20的背面通过焊材层焊接固定于所述基岛11，所述基岛11给所述芯片20提供物理支撑。所述焊材层由焊接结合材料固化形成，焊接结合材料可以为但不限于导电银浆材料与不导电的树脂材料的混合物。
进一步地，所述芯片20的背面具有背面电极，所述背面电极通过焊材层焊接于所述基岛11；当所述背面电极为漏极时，所述漏极与所述基岛11通过导电焊材层连接；此时，所述基岛11作为所述封装结构的漏极端与外部的电路载体或用电子器件连接。
本实用新型提出的芯片封装结构，所述第一金属桥30的所述第一引出部32用于伸出所述封装结构，以与外部的电路载体电连接。相对于现有的封装技术，本实用新型的所述芯片封装结构，由于工艺的限制，相同面积的所述源极21上，可焊接的所述第一金属桥30的截面积，远远大于可焊接的金属线的截面积，所述第一金属桥30能够提供更大的过流面积，能够承载更大的电流；如此，本实用新型通过所述第一金属桥30将电流由芯片20源极21引出至芯片封装结构外，能够提高芯片封装结构的载流能力。
进一步地，在本实用新型的芯片封装结构的又一实施例中，所述芯片20的正面还具有栅极22；所述芯片封装结构还包括栅极引出端，所述栅极22与所述栅极引出端电连接。
其中，所述芯片20的所述栅极22与所述栅极引出端，至少可以通过如下任一实施方式实现：
实施方式一：如图3、图4所示，所述栅极引出端为设置在所述引线框架10上的栅极管脚12，所述芯片封装结构还包括栅极连接金属线52，所述栅极22通过所述栅极连接金属线52与所述栅极管脚12电连接。
具体地，所述引线框架10还包括连接框架，所述栅极管脚12通过所述连接框架连接于所述基岛11，所述栅极管脚12与所述基岛11之间具有绝缘间隔带。
实施方式二：如图5、图6所示，所述栅极引出端为第二金属桥40，所述第二金属桥40的两端分别为第二焊接部41和第二引出部42，所述第二焊接部41通过导电焊接材层焊接于所述栅极22，所述第二引出部42用于与外部的电路载体电连接。如此设置，可采用同样的焊接工艺焊接所述第一金属桥30和所述第二金属桥40，相对于上述的实施方式一而言，可以简化生产流程。
具体地，所述第二焊接部41为所述第二金属桥40覆盖于所述芯片20上并通过导电焊材层与所述栅极22焊接的部分。所述第二焊接部41的面积占所述栅极22的面积的40％至95％。
具体地，所述第一金属桥30的材质与所述第二金属桥40的材质相同；所述第一金属桥30与所述第二金属桥40均为铜桥，或所述第一金属桥30与所述第二金属桥40均为石墨烯复合铜桥。如此设置，可以进一步简化生产流程。
进一步地，在本实用新型的芯片封装结构的又一实施例中，所述第一金属桥30为铜桥或石墨烯复合铜桥，所述第二金属桥40为铜桥或石墨烯复合铜桥。由于铜的电阻远小于铝，所以在截面积相同时，采用铜或铜复合材料的金属桥的所述芯片封装结构可以承载更大的电流。
优选地，所述第一金属桥30为石墨烯复合铜桥和/或所述第二金属桥40为石墨烯复合铜桥，所述石墨烯复合铜桥具有更优良的导电性和热传导性，有利于提高所述芯片封装结构的可靠性。
进一步地，在本实用新型的芯片封装结构的又一实施例中，所述芯片封装结构还包括封装体(图未示出)，所述封装体包裹所述芯片20、所述引线框架10、所述第一焊接部31和所述第二焊接部41；所述第一引出部32与所述第二引出部42伸出所述封装体，以作为所述芯片封装结构的外露引脚，以用于与外部的电路载体电连接；所述封装体由环氧树脂封装材料固化形成。
进一步地，所述第一引出部32的宽度与所述第二引出部42的宽度相同，且二者均被配置为与外部电路载体上的每个焊区的宽度相匹配，以使得所述芯片封装结构在应用时，所述第一引出部32、所述第二引出部42能够可靠焊接于外部的电路载体。
进一步地，如图3、图5所示，在本实用新型的芯片封装结构的所述第一金属桥30的一种实施例中，所述第一金属桥30远离所述第一焊接部31的一端为第一引出端，所述第一引出出端包括两个第一引出部32，相邻两个第一引出部32之间具有分叉间隔；所述第一引出部32的宽度小于所述第一焊接部31的宽度；也即，所述第一金属桥30的所述第一引出端通过分叉设计，通过在所述第一引出端的中部加工形成一道分叉间隔，使得所述第一引出端形成两个宽度相同的所述第一引出部32，也即，使得所述第一引出端形成两个源极21引出脚；如此设置，能够使得所述第一引出部32的宽度与电路载体上的焊区的宽度相同，便于二者焊接结合，使得该芯片封装结构在应用时，便于实现所述芯片封装结构与电路载体的焊接。
进一步地，如图4、图6所示，在本实用新型的芯片封装结构的所述第一金属桥30的又一种实施例中，所述第一金属桥30的所述第一引出端不做分叉设计，即所述第一引出端的宽度与所述第一焊接部31的宽度保持基本相同(所述第一引出端与所述第一焊接部31的宽度比为0.8至1)，如此，该芯片封装结构在应用时，仅需要将电路载体上的用于焊接所述第一引出部32的焊区的尺寸进行适应性修改即可。
进一步地，在本实用新型的芯片封装结构的所述第一金属桥30的另一种实施例中，所述第一金属桥30的一端为第一焊接端，另一端为第一引出端；所述第一焊接端的宽度大于所述第一引出端的宽度，所述第一引出端包括一个所述第一引出部32，也即，所述第一金属桥30呈凸形设计，所述第一金属桥30的第一焊接端的宽度大于所述第一引出端的宽度。
进一步地，在本实用新型的芯片封装结构的另一实施例中，为了保证所述芯片封装结构的高载流能力，所述第一焊接部31的面积占所述源极21的面积的40％至95％，在实际制造过程中，技术人员可以根据实际需求调整所述第一金属桥30的尺寸，同时调节所述第一金属桥30覆盖于所述芯片20上的面积的大小，从而调整所述第一焊接部31的大小，以调整该芯片封装结构的载流。
于本文的描述中，需要理解的是，术语“上”、“下”、“左、”“右”等方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述和简化操作，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”，仅仅用于在描述上加以区分，并没有特殊的含义。
在本说明书的描述中，参考术语“一实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以适当组合，形成本领域技术人员可以理解的其他实施方式。
以上结合具体实施例描述了本实用新型的技术原理。这些描述只是为了解释本实用新型的原理，而不能以任何方式解释为对本实用新型保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本实用新型的其它具体实施方式，这些方式都将落入本实用新型的保护范围之内。

Claims (10)

1.一种可提高载流能力的芯片封装结构，其特征在于，包括：
引线框架(10)，其包括基岛(11)；
芯片(20)，其具有源极(21)；所述芯片(20)焊接于所述基岛(11)；
第一金属桥(30)，其两端分别具有第一焊接部(31)和第一引出部(32)，所述第一焊接部(31)通过导电焊材层焊接于所述源极(21)，所述第一引出部(32)用于与外部的电路载体电连接。
2.根据权利要求1所述的可提高载流能力的芯片封装结构，其特征在于，所述芯片(20)的背面与所述基岛(11)焊接，所述芯片(20)的正面设置有所述源极(21)以及栅极(22)，所述芯片封装结构还包括栅极引出端，所述栅极(22)与所述栅极引出端电连接。
3.根据权利要求2所述的可提高载流能力的芯片封装结构，其特征在于，所述栅极引出端为设置在所述引线框架(10)上的栅极管脚(12)，所述栅极(22)通过栅极连接金属线(52)与所述栅极管脚(12)电连接。
4.根据权利要求2所述的可提高载流能力的芯片封装结构，其特征在于，所述栅极引出端为第二金属桥(40)，所述第二金属桥(40)的两端分别为第二焊接部(41)和第二引出部(42)，所述第二焊接部(41)通过导电焊接材层焊接于所述栅极(22)，所述第二引出部(42)用于与外部的电路载体电连接。
5.根据权利要求4所述的可提高载流能力的芯片封装结构，其特征在于，所述第一金属桥(30)为铜桥或石墨烯复合铜桥，所述第二金属桥(40)为铜桥或石墨烯复合铜桥。
6.根据权利要求4或5所述的可提高载流能力的芯片封装结构，其特征在于，所述第一引出部(32)的宽度与所述第二引出部(42)的宽度相同。
7.根据权利要求1-5任一项所述的可提高载流能力的芯片封装结构，其特征在于，所述第一金属桥(30)远离所述第一焊接部(31)的一端为第一引出端，所述第一引出端包括两个第一引出部(32)，相邻两个第一引出部(32)之间具有分叉间隔；所述第一引出部(32)的宽度小于所述第一焊接部(31)的宽度。
8.根据权利要求1-5任一项所述的可提高载流能力的芯片封装结构，其特征在于，所述第一金属桥(30)的一端为第一焊接端，另一端为第一引出端；所述第一焊接端的宽度大于所述第一引出端的宽度，所述第一引出端包括一个所述第一引出部(32)。
9.根据权利要求1-5任一项所述的可提高载流能力的芯片封装结构，其特征在于，所述第一焊接部(31)的面积占所述源极(21)的面积的40％至95％。
10.根据权利要求1-5任一项所述的可提高载流能力的芯片封装结构，其特征在于，还包括封装体，所述封装体包裹所述芯片(20)、所述引线框架(10)和所述第一金属桥(30)的一部分，所述第一引出部(32)露出所述封装体外。
CN202020985293.4U 2020-06-02 2020-06-02 一种可提高载流能力的芯片封装结构 Active CN212113704U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202020985293.4U CN212113704U (zh) 2020-06-02 2020-06-02 一种可提高载流能力的芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202020985293.4U CN212113704U (zh) 2020-06-02 2020-06-02 一种可提高载流能力的芯片封装结构

Publications (1)

Publication Number Publication Date
CN212113704U true CN212113704U (zh) 2020-12-08

Family

ID=73614323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202020985293.4U Active CN212113704U (zh) 2020-06-02 2020-06-02 一种可提高载流能力的芯片封装结构

Country Status (1)

Country Link
CN (1) CN212113704U (zh)

Similar Documents

Publication Publication Date Title
CN112701095B (zh) 一种功率芯片堆叠封装结构
CN209804635U (zh) 利于焊接的大电流半导体功率器件
CN102842549B (zh) 四方扁平无引脚的功率mosfet封装体
CN212113704U (zh) 一种可提高载流能力的芯片封装结构
CN113517244A (zh) 一种功率半导体模块的新型封装结构
CN110416200B (zh) 一种功率模块封装结构及制作方法
CN205336219U (zh) 光伏接线盒和二极管
CN212033002U (zh) 一种qfn封装导热焊盘及具有其的qfn封装结构
CN212113711U (zh) 一种引线框架及to封装结构
CN212084994U (zh) 一种并联封装的器件组
CN213958945U (zh) 一种紧凑型高压mos管
CN212907709U (zh) 二极管器件结构
CN209785910U (zh) 大电流半导体功率器件
CN211428165U (zh) 一种高散热、高可靠性igbt功率模块结构
CN209045529U (zh) 一种功率半导体器件封装结构
CN101231982B (zh) 一种半导体器件封装结构
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN112687676A (zh) 压接式igbt子模组及压接式igbt模块
CN218039187U (zh) 一种应用于平面型功率器件的封装结构
CN212084990U (zh) 一种半导体封装件及pcb板
CN214313181U (zh) 一种大电流场效应晶体管
CN211045412U (zh) 一种压接型SiC功率模块封装结构
CN216958015U (zh) 导电连接片及芯片封装结构
CN211980432U (zh) 一种可贴装的串联电容
CN209232764U (zh) 一种二极管的三脚封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant