CN216958015U - 导电连接片及芯片封装结构 - Google Patents
导电连接片及芯片封装结构 Download PDFInfo
- Publication number
- CN216958015U CN216958015U CN202220313938.9U CN202220313938U CN216958015U CN 216958015 U CN216958015 U CN 216958015U CN 202220313938 U CN202220313938 U CN 202220313938U CN 216958015 U CN216958015 U CN 216958015U
- Authority
- CN
- China
- Prior art keywords
- chip
- solder
- groove
- recess
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型涉及半导体封装技术领域,公开了一种导电连接片及芯片封装结构,导电连接片包括芯片连接部,芯片连接部包括相对的第一面和第二面,第一面为芯片连接面,第一面上设置有凹槽,凹槽的底部设置有连通第二面的通孔。由于导电连接片的第一面上设置有凹槽,且凹槽底部设置有通孔,因此,当芯片连接部的第一面与芯片连接时,第一面上的凹槽可以对连接所用的焊料起到较好的限位作用,即,将焊料限制在凹槽内部,避免焊料溢出至第一面上凹槽之外的区域、到达芯片边缘造成短路的问题,并且,当焊料较多时,其可通过凹槽底部的通孔溢出至芯片连接部的第二面,同时排出凹槽内多余的空气,当焊料固化之后可提高导电连接片与芯片之间的结合力。
Description
技术领域
本申请涉及半导体封装技术领域,特别涉及一种导电连接片及芯片封装结构。
背景技术
在目前的半导体封装技术中,常常通过导线将芯片上的电极与导线框架上的电极引脚连接,进而形成芯片与导线框架之间的通路,以实现芯片的电性引出。随着技术的发展,目前已经出现采用导电连接片(例如clip铜片等)替代导线的方式,以导电连接片作为芯片和导线框架之间的连接桥梁,然而,在该封装方式中,导电连接片与芯片的接触面积越大,封装所引入的电阻就越小,在市场对电性要求越来越高的情况下,导电连接片的面积也越来越大,导电连接片的边缘距离芯片边缘越来越近,这将导致导电连接片与芯片之间连接用的焊料溢出至芯片边缘的风险较大,极易造成短路风险。
发明内容
基于此,有必要针对上述技术问题,提供一种导电连接片及芯片封装结构。
一种导电连接片,用于芯片的电性引出,所述导电连接片包括芯片连接部,所述芯片连接部包括相对的第一面和第二面,所述第一面为芯片连接面,所述第一面上设置有凹槽,所述凹槽的底部设置有连通所述第二面的通孔。
在其中一个实施例中,所述凹槽的深度为所述芯片连接部的厚度的一半。
在其中一个实施例中,所述凹槽的边缘与所述第一面的边缘之间的距离大于或等于所述芯片连接部的厚度。
在其中一个实施例中,所述凹槽的形状包括长方形或椭圆形。
在其中一个实施例中,所述通孔位于所述凹槽的底部的中心位置。
在其中一个实施例中,所述通孔的形状包括圆形或十字形状。
一种芯片封装结构,包括如前所述的导电连接片,所述第一面与芯片之间通过焊料连接,所述凹槽对所述焊料进行限位。
在其中一个实施例中,所述焊料的体积大于所述凹槽的内部体积,超出所述凹槽的内部体积的焊料经所述通孔溢出至所述第二面。
在其中一个实施例中,所述焊料包括锡膏。
在其中一个实施例中,所述芯片为功率半导体芯片,所述芯片封装结构还包括引线框架,所述芯片的一面连接所述引线框架的基底,所述芯片的另一面连接所述导电连接片的所述第一面。
上述导电连接片及芯片封装结构,由于导电连接片用于与芯片连接的第一面上设置有凹槽,且凹槽底部设置有通孔,因此,当芯片连接部的第一面与芯片连接时,第一面上的凹槽可以对连接所用的焊料起到较好的限位作用,即,将焊料限制在凹槽内部,避免焊料溢出至第一面上凹槽之外的区域、到达芯片边缘造成短路的问题,并且,当焊料较多时,其可通过凹槽底部的通孔溢出至芯片连接部的第二面,同时能够排出凹槽内多余的空气,当焊料固化之后可提高导电连接片与芯片之间的结合力。
附图说明
图1是传统技术中导电连接片的结构示意图;
图2是传统技术中使用图1中导电连接片的芯片封装结构的结构示意图;
图3是本申请一实施例提供的导电连接片的结构示意图;
图4是本申请另一实施例提供的芯片封装结构的结构示意图。
附图标记说明:
100、导电连接片;110、芯片连接部;111、第一面;112、第二面;113、凹槽;114、通孔;A、位置点;L、最短距离;200、芯片;210、焊料;300、引线框架。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本申请更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本申请可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本申请发生混淆,对于本领域公知的一些技术特征未进行描述。应当理解的是,本申请能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本申请的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为"在…上"、"连接到"其它元件或层时,其可以直接地在其它元件或层上、连接其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为"直接在…上"、"直接连接到"其它元件或层时,则不存在居间的元件或层。尽管可使用术语第一、第二等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本申请教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在……之下”、“在下面”、“下面的”、“在……之上”、“在上面”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在……之下”、“在下面”、“下面的”元件或特征将取向为在其它元件或特征“上”。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。
在此使用时,单数形式的"一"、"一个"和"所述/该"也意图包括复数形式,除非上下文清楚的指出另外的方式。还应明白术语“包括”用于确定可以特征、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语"和/或"包括相关所列项目的任何及所有组合。
正如背景技术中所述,在以导电连接片100(例如clip铜片等)作为芯片200与导线框架之间的连接桥梁的方式中,导电连接片100与芯片200的接触面积越大,所引入的电阻越小,为了满足当前对电学性能的高要求,往往将导电连接片100设置成较大面积,从而最大程度降低引入的电阻,但是,这将使得导电连接片100的边缘距离芯片200边缘较近,导电连接片100与芯片200之间所用连接焊料210溢出至芯片200边缘的风险显著增大,极易造成芯片200短路。图1为传统的导电连接片100的结构示意图,图2为传统的导电连接片100与芯片200连接的芯片200封装结构示意图,由图2可看出,通过传统的导电连接片100与芯片200连接时,两者连接所用的焊料210会溢出导电连接片100,存在溢出至芯片200边缘的风险,易造成芯片200短路。
基于此,本申请提供一种导电连接片及芯片封装结构,以避免导电连接片100与芯片200连接时,连接用焊料210溢出至芯片200边缘而造成短路的问题。
以下结合附图和具体实施例对本申请提出的技术方案作进一步详细说明。根据下面说明,本申请的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本申请实施例的目的。
在一个实施例中,提供了一种导电连接片,该导电连接片100可以用于芯片200的电性引出,例如,可以通过该导电连接片100将芯片200的电极与引线框架300上的电极引脚相连,进而实现芯片200的电性引出。本实施例提供的导电连接片100可以包括clip铜片等。
图3为本实施例提供的导电连接片100的结构示意图。如图3所示,本实施例提供的导电连接片100包括芯片连接部110,芯片连接部110包括相对的第一面111和第二面112,第一面111为芯片连接面,第一面111上设置有凹槽113,凹槽113的底部设置有连通第二面112的通孔114。
其中,芯片连接部110用于连接芯片200,芯片连接部110包括相对的正面和背面,本实施例中,将芯片连接部110的背面定义为第一面111,将芯片连接部110的正面定义为第二面112。芯片连接部110的第一面111为芯片连接面,即,在实际应用中,将芯片连接部110的第一面111与芯片200连接,具体连接方式可以包括焊接方式等,在采用焊接方式连接芯片200与芯片连接部110的第一面111时,芯片200与芯片连接部110的第一面111之间填充有焊料210,由于芯片连接部110的第一面111上设置有凹槽113,因此焊料210可以被限制于凹槽113内部,避免焊料210溢出至第一面111上凹槽113之外的区域、到达芯片200边缘造成短路的问题。同时,由于凹槽113的底部设置有通孔114,因此,当焊料210较多时,超出凹槽113体积的焊料210可以通过凹槽113底部的通孔114溢出至芯片连接部110的第二面112,而不会从芯片连接部110的第一面111溢出至芯片200边缘,同时,多余的焊料210经通孔114溢出时,也能够排出凹槽113内多余的空气,提高凹槽113内焊料210的致密程度,当焊料210固化之后可有效提高导电连接片100与芯片200之间的结合力。
本实施例中,凹槽113的深度不宜过小也不宜过大。若凹槽113的深度过小,则凹槽113内部只能容纳少量的焊料210,一方面无法保证芯片连接部110与芯片200之间的稳固连接,另一方面也无法对常规用量的焊料210起到限位作用,焊料210依然会溢出至芯片200边缘;若凹槽113的深度过大,则使用常规用量的焊料210时,焊料210无法填满凹槽113,凹槽113内或焊料210内存在空气,无法保证芯片200与芯片连接部110的连接稳固性,若保证焊料210能够填满凹槽113,则焊料210的用量较大,提高了成本。
基于上述考虑,在其中一个实施例中,凹槽113的深度设置为芯片连接部110的厚度的一半,即在芯片连接部110的第一面111形成半蚀刻凹槽,由此,既可以对焊料210起到有效限位作用,使其不会从第一面111溢出,同时也能够与焊料210的常规用量相匹配,无需消耗大量的焊料210。
可以理解的是,由于实际工艺的误差,凹槽113的深度并非绝对为芯片连接部110的厚度的一半,可能会存在些许误差,但并不影响本方案的实施,依然属于本申请的保护范围。
另外,本实施例中,凹槽113的设置位置较为关键,尤其是当凹槽113的边缘距离芯片连接部110的第一面111的边缘较近时,焊料210极有可能由凹槽113的边缘溢出至第一面111的边缘,进而接触到芯片200,依然可能造成短路的问题。为了避免该问题的发生,在本申请的其中一个实施例中,将凹槽113的边缘与第一面111的边缘之间的距离设置为大于或等于芯片连接部110的厚度。这里所说的凹槽113的边缘与第一面111的边缘之间的距离指的是凹槽113边缘上的各位置点A与第一面111的边缘的最短距离L,例如,凹槽113边缘上具有位置点A,位置点A与第一面111的边缘之间的最短距离L大于或等于芯片连接部110的厚度,最短距离L指的是第一面111边缘上距离位置点A最短的位置与位置点A之间的距离。即,当将凹槽113的边缘与第一面111的边缘之间的距离设置为大于或等于芯片连接部110的厚度时,能够进一步确保焊料210不会从凹槽113的边缘溢出而给芯片200带来短路的风险,同时也能够使凹槽113的体积最大化,增大填充于凹槽113内部的焊料210与芯片200表面的接触面积,增强芯片连接部110与芯片200的连接强度。
在其中一个实施例中,凹槽113的形状包括长方形或椭圆形。即,凹槽113的形状不唯一,可以设置为长方形(其中也包含特殊的长方形-正方形),也可以设置为椭圆形(其中也包含特殊的椭圆形-圆),当然,还可以将凹槽113设置为不规则形状,在此不做限制,可以根据实际需求而定。
在其中一个实施例中,通孔114位于凹槽113的底部的中心位置。当将通孔114设置在凹槽113的底部的中心位置时,在凹槽113内部焊料210由通孔114溢出时,可有助于焊料210和凹槽113内部气体的均匀排出以及凹槽113底部的均匀受力。
可以理解的是,在制备过程中,由于工艺等因素,通孔114的形成位置可能存在少许偏差,并非绝对位于凹槽113的底部的中心位置,可能会偏离凹槽113的底部的中心位置,但这并不影响本申请方案的实施,同样能够达到本申请目的,属于本申请的保护范围。
在其中一个实施例中,通孔114的形状包括圆形或十字形状。通孔114的形状不唯一,可以为圆形,也可以为十字交叉形状,或者为其他形状,对此不做限制,可根据实际需求而定。其中,通孔114的形状优选为十字形状,十字形状的设置能够有利于凹槽113内各方向焊料210的均匀溢出。
本实施例中,通孔114的口径大小不宜过大也不宜过小,过大则导致凹槽113内填充的焊料210的溢出量过多,而无法保障足够的焊料210与芯片200接触,降低芯片200与芯片连接部110之间的连接强度,过小则无法有效保障凹槽113内多余的焊料210的溢出。因此,在实际应用中,可以根据凹槽113的容纳体积以及焊料210使用量设置通孔114的口径大小。
基于同一发明构思,本实施例还提供一种芯片封装结构。
图4为本实施例提供的芯片封装结构的结构示意图。请参考图4,本实施例提供的芯片封装结构包括上述的导电连接片100;导电连接片100包括芯片连接部110,芯片连接部110包括相对的第一面111和第二面112,第一面111为芯片连接面,第一面111上设置有凹槽113,凹槽113的底部设置有连通第二面112的通孔114;其中,芯片连接部110的第一面111与芯片200之间通过焊料210连接,凹槽113对焊料210进行限位。
在实际应用中,将芯片连接部110的第一面111与芯片200连接,具体连接方式可以包括焊接方式等,在采用焊接方式连接芯片200与芯片连接部110的第一面111时,芯片200与芯片连接部110的第一面111之间填充有焊料210,由于芯片连接部110的第一面111上设置有凹槽113,因此焊料210可以被限制于凹槽113内部,避免焊料210溢出至第一面111上凹槽113之外的区域、到达芯片200边缘造成短路的问题。
在其中一个实施例中,焊料210的体积大于凹槽113的内部体积,超出凹槽113的内部体积的焊料210经通孔114溢出至第二面112。在连接芯片200与导电连接片100时,所用焊料210的体积大于凹槽113的体积时,有助于在凹槽113内填满焊料210,焊料210能够与凹槽113底部充分接触,不留气孔,以保证良好的电性引出,同时,超出凹槽113体积的焊料210可以通过凹槽113底部的通孔114溢出至芯片连接部110的第二面112,而不会从芯片连接部110的第一面111溢出至芯片200边缘,且多余的焊料210经通孔114溢出时,也能够排出凹槽113内多余的空气,提高凹槽113内焊料210的致密程度,当焊料210固化之后可有效提高导电连接片100与芯片200之间的结合力。
本实施例中,焊料210的体积可以是略大于凹槽113的内部体积,以确保排出凹槽113内多余的空气即可,无需采用过多的焊料210而造成焊料210的浪费。
本实施例中,凹槽113的深度不宜过小也不宜过大。若凹槽113的深度过小,则凹槽113内部只能容纳少量的焊料210,一方面无法保证芯片连接部110与芯片200之间的稳固连接,另一方面也无法对常规用量的焊料210起到限位作用,焊料210依然会溢出至芯片200边缘;若凹槽113的深度过大,则使用常规用量的焊料210时,焊料210无法填满凹槽113,凹槽113内或焊料210内存在空气,无法保证芯片200与芯片连接部110的连接稳固性,若保证焊料210能够填满凹槽113,则焊料210的用量较大,提高了成本。
基于上述考虑,在其中一个实施例中,凹槽113的深度设置为芯片连接部110的厚度的一半,即在芯片连接部110的第一面111形成半蚀刻凹槽,由此,既可以对焊料210起到有效限位作用,使其不会从第一面111溢出,同时也能够与焊料210的常规用量相匹配,无需消耗大量的焊料210。
可以理解的是,由于实际工艺的误差,凹槽113的深度并非绝对为芯片连接部110的厚度的一半,可能会存在些许误差,但并不影响本方案的实施,依然属于本申请的保护范围。
另外,本实施例中,凹槽113的设置位置较为关键,尤其是当凹槽113的边缘距离芯片连接部110的第一面111的边缘较近时,焊料210极有可能由凹槽113的边缘溢出至第一面111的边缘,进而接触到芯片200,依然可能造成短路的问题。为了避免该问题的发生,在本申请的其中一个实施例中,将凹槽113的边缘与第一面111的边缘之间的距离设置为大于或等于芯片连接部110的厚度。这里所说的凹槽113的边缘与第一面111的边缘之间的距离指的是凹槽113边缘上的各位置点A与第一面111的边缘的最短距离L,例如,凹槽113边缘上具有位置点A,位置点A与第一面111的边缘之间的最短距离L大于或等于芯片连接部110的厚度,最短距离L指的是第一面111边缘上距离位置点A最短的位置与位置点A之间的距离。即,当将凹槽113的边缘与第一面111的边缘之间的距离设置为大于或等于芯片连接部110的厚度时,能够进一步确保焊料210不会从凹槽113的边缘溢出而给芯片200带来短路的风险,同时也能够使凹槽113的体积最大化,增大填充于凹槽113内部的焊料210与芯片200表面的接触面积,增强芯片连接部110与芯片200的连接强度。
在其中一个实施例中,凹槽113的形状包括长方形或椭圆形。即,凹槽113的形状不唯一,可以设置为长方形(其中也包含特殊的长方形-正方形),也可以设置为椭圆形(其中也包含特殊的椭圆形-圆),当然,还可以将凹槽113设置为不规则形状,在此不做限制,可以根据实际需求而定。
在其中一个实施例中,通孔114位于凹槽113的底部的中心位置。当将通孔114设置在凹槽113的底部的中心位置时,在凹槽113内部焊料210由通孔114溢出时,可有助于焊料210和凹槽113内部气体的均匀排出以及凹槽113底部的均匀受力。
可以理解的是,在制备过程中,由于工艺等因素,通孔114的形成位置可能存在少许偏差,并非绝对位于凹槽113的底部的中心位置,可能会偏离凹槽113的底部的中心位置,但这并不影响本申请方案的实施,同样能够达到本申请目的,属于本申请的保护范围。
在其中一个实施例中,通孔114的形状包括圆形或十字形状。通孔114的形状不唯一,可以为圆形,也可以为十字交叉形状,或者为其他形状,对此不做限制,可根据实际需求而定。其中,通孔114的形状优选为十字形状,十字形状的设置能够有利于凹槽113内各方向焊料210的均匀溢出。
本实施例中,通孔114的口径大小不宜过大也不宜过小,过大则导致凹槽113内填充的焊料210的溢出量过多,而无法保障足够的焊料210与芯片200接触,降低芯片200与芯片连接部110之间的连接强度,过小则无法有效保障凹槽113内多余的焊料210的溢出。因此,在实际应用中,可以根据凹槽113的容纳体积以及焊料210使用量设置通孔114的口径大小。
在其中一个实施例中,焊料210包括锡膏。
在其中一个实施例中,芯片为功率半导体芯片,芯片封装结构还包括引线框架300,芯片200的一面连接引线框架300的基底,芯片200的另一面连接导电连接片100的第一面111。即,引线框架300的基底对芯片200起到承载作用,导电连接片100通过与芯片200连接,可实现芯片200的电性引出,例如通过导电连接片100连通芯片200电极与引线框架300上的电极引脚。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请的保护范围应以所附权利要求为准。
Claims (10)
1.一种导电连接片,其特征在于,用于芯片的电性引出,所述导电连接片包括芯片连接部,所述芯片连接部包括相对的第一面和第二面,所述第一面为芯片连接面,所述第一面上设置有凹槽,所述凹槽的底部设置有连通所述第二面的通孔。
2.根据权利要求1所述的导电连接片,其特征在于,所述凹槽的深度为所述芯片连接部的厚度的一半。
3.根据权利要求1所述的导电连接片,其特征在于,所述凹槽的边缘与所述第一面的边缘之间的距离大于或等于所述芯片连接部的厚度。
4.根据权利要求1所述的导电连接片,其特征在于,所述凹槽的形状包括长方形或椭圆形。
5.根据权利要求1所述的导电连接片,其特征在于,所述通孔位于所述凹槽的底部的中心位置。
6.根据权利要求1所述的导电连接片,其特征在于,所述通孔的形状包括圆形或十字形状。
7.一种芯片封装结构,其特征在于,包括如权利要求1-6任一项所述的导电连接片,所述第一面与芯片之间通过焊料连接,所述凹槽对所述焊料进行限位。
8.根据权利要求7所述的芯片封装结构,其特征在于,所述焊料的体积大于所述凹槽的内部体积,超出所述凹槽的内部体积的焊料经所述通孔溢出至所述第二面。
9.根据权利要求7所述的芯片封装结构,其特征在于,所述焊料包括锡膏。
10.根据权利要求7所述的芯片封装结构,其特征在于,所述芯片为功率半导体芯片,所述芯片封装结构还包括引线框架,所述芯片的一面连接所述引线框架的基底,所述芯片的另一面连接所述导电连接片的所述第一面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220313938.9U CN216958015U (zh) | 2022-02-16 | 2022-02-16 | 导电连接片及芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220313938.9U CN216958015U (zh) | 2022-02-16 | 2022-02-16 | 导电连接片及芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216958015U true CN216958015U (zh) | 2022-07-12 |
Family
ID=82290480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220313938.9U Active CN216958015U (zh) | 2022-02-16 | 2022-02-16 | 导电连接片及芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216958015U (zh) |
-
2022
- 2022-02-16 CN CN202220313938.9U patent/CN216958015U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101188226B (zh) | 芯片封装结构及其制程 | |
US7005325B2 (en) | Semiconductor package with passive device integration | |
CN100426495C (zh) | 电子装置及其制造方法 | |
US9337129B2 (en) | Semiconductor device and method of manufacturing the same | |
CN110429075B (zh) | 高密度多侧面引脚外露的封装结构及其生产方法 | |
CN211719597U (zh) | 一种具有释热防短路结构的贴片式二极管 | |
CN211719598U (zh) | 一种线路可靠的散热型贴片式二极管 | |
CN216958015U (zh) | 导电连接片及芯片封装结构 | |
CN110416200B (zh) | 一种功率模块封装结构及制作方法 | |
CN105374805A (zh) | 一种多芯片封装结构 | |
JP3993336B2 (ja) | 充電電池の保護回路モジュール | |
CN212033002U (zh) | 一种qfn封装导热焊盘及具有其的qfn封装结构 | |
CN216980249U (zh) | 一种贴片型热敏电阻 | |
CN105990299A (zh) | 一种球栅阵列封装结构及其制备方法 | |
CN211295098U (zh) | 封装结构 | |
CN218482223U (zh) | 半导体封装结构 | |
CN212084990U (zh) | 一种半导体封装件及pcb板 | |
CN212182316U (zh) | 一种无载体的半导体叠层封装结构 | |
CN209843697U (zh) | 一种半导体结构及电器元件 | |
CN216902920U (zh) | 一种应用于电子烟空气开关的芯片封装结构 | |
CN212113704U (zh) | 一种可提高载流能力的芯片封装结构 | |
CN211907439U (zh) | 一种引脚可靠的贴片式二极管 | |
CN218039187U (zh) | 一种应用于平面型功率器件的封装结构 | |
CN217822784U (zh) | 芯片封装结构及功率芯片 | |
JPH09129796A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20221213 Address after: 312000 No. 518-16, Linjiang Road, Gaobu Street, Yuecheng District, Shaoxing City, Zhejiang Province Patentee after: Jiguang Semiconductor (Shaoxing) Co.,Ltd. Address before: No. 518, Linjiang Road, Gaobu Town, Yuecheng District, Shaoxing City, Zhejiang Province Patentee before: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd. |
|
TR01 | Transfer of patent right |