CN211907439U - 一种引脚可靠的贴片式二极管 - Google Patents
一种引脚可靠的贴片式二极管 Download PDFInfo
- Publication number
- CN211907439U CN211907439U CN202020685825.2U CN202020685825U CN211907439U CN 211907439 U CN211907439 U CN 211907439U CN 202020685825 U CN202020685825 U CN 202020685825U CN 211907439 U CN211907439 U CN 211907439U
- Authority
- CN
- China
- Prior art keywords
- plate
- chip
- welding
- diode
- foot plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型系提供一种引脚可靠的贴片式二极管,包括绝缘封装体,绝缘封装体内设有二极管芯片,二极管芯片连接有第一导电引脚和第二导电引脚;第一导电引脚包括第一芯片焊板、第一竖板和第一焊脚板,第一芯片焊板上固定有加固凸环,第一芯片焊板与二极管芯片连接,第一焊脚板位于绝缘封装体外,第一焊脚板为上宽下窄的倒凸台状;第二导电引脚包括一体成型的第二芯片焊板、第二竖板和第二焊脚板,第二芯片焊板下与二极管芯片连接,第二焊脚板位于绝缘封装体外,第二焊脚板为上宽下窄的倒凸台状。本实用新型在注塑封装过程中,能够避免熔融塑料从焊脚板的边缘溢出至底部,导电引脚的导电连接性能好、可靠性高。
Description
技术领域
本实用新型涉及二极管,具体公开了一种引脚可靠的贴片式二极管。
背景技术
二极管被广泛应用于各种电子电路中,利用二极管的电阻、电容、电感等原件进行合理的连接,能够构成具有不同功能的电路。二极管的主要原理是利用PN结的单向导电性,在 PN结上加上引线和封装就成了一个二极管。
贴片式二极管是封装形成扁平状的通过焊锡贴于PCB表面的二极管封装结构,具有厚度小、焊接方便等良好性能。现有技中,贴片式二极管的两个导电引脚位于绝缘封装体的底面处,在注塑封装的过程中,熔融塑胶容易溢出至导电引脚的边缘,最后还会蔓延至导电引脚的底面,被绝缘塑胶附着于底面的导电引脚会导致导电连接性能被严重影响。
实用新型内容
基于此,有必要针对现有技术问题,提供一种引脚可靠的贴片式二极管,导电引脚的底面整洁无胶,导电连接性能好、可靠性高。
为解决现有技术问题,本实用新型公开一种引脚可靠的贴片式二极管,包括绝缘封装体,绝缘封装体内设有二极管芯片,二极管芯片的两电极分别连接有第一导电引脚和第二导电引脚;
第一导电引脚包括一体成型的第一芯片焊板、第一竖板和第一焊脚板,第一竖板的顶端与第一芯片焊板固定连接,第一竖板的底端与第一焊脚板的中心固定连接,第一芯片焊板上固定有加固凸环,第一芯片焊板通过第一焊接层与二极管芯片连接,加固凸环位于第一焊接层中,第一焊脚板位于绝缘封装体外,第一焊脚板为上宽下窄的倒凸台状,第一焊脚板的顶部设有第一封装填充槽;
第二导电引脚包括一体成型的第二芯片焊板、第二竖板和第二焊脚板,第二竖板的顶端与第二芯片焊板固定连接,第二竖板的底端与第二焊脚板的中心固定连接,第二芯片焊板下通过第二焊接层与二极管芯片连接,第二焊脚板位于绝缘封装体外,第二焊脚板为上宽下窄的倒凸台状,第二焊脚板的顶部设有第二封装填充槽。
进一步的,第一芯片焊板上固定有下加固凸块,下加固凸块位于加固凸环包围内。
进一步的,第二芯片焊板下固定有上加固凸块。
进一步的,第一竖板中设有第一加固通孔,第二竖板中设有第二加固通孔。
进一步的,第一焊脚板的底部设有第一焊接凹槽,第二焊脚板的底部设有第二焊接凹槽。
本实用新型的有益效果为:本实用新型公开一种引脚可靠的贴片式二极管,设置特殊的焊脚板结构,在注塑封装过程中,能够有效避免熔融塑料从焊脚板的边缘溢出蔓延至底部,可有效确保焊脚板的底面洁净无胶,从而确保贴片式二极管能够可靠地与PCB实现焊接相连,导电引脚的导电连接性能好、可靠性高,此外,本贴片式二极管的内部结构牢固可靠。
附图说明
图1为本实用新型的结构示意图。
图2为本实用新型中第一导电引脚的结构示意图。
附图标记为:绝缘封装体10、二极管芯片20、第一焊接层21、第二焊接层22、第一导电引脚30、第一芯片焊板31、加固凸环311、下加固凸块312、第一竖板32、第一加固通孔321、第一焊脚板33、第一封装填充槽331、第一焊接凹槽332、第二导电引脚40、第二芯片焊板41、上加固凸块411、第二竖板42、第二加固通孔421、第二焊脚板43、第二封装填充槽431、第二焊接凹槽432。
具体实施方式
为能进一步了解本实用新型的特征、技术手段以及所达到的具体目的、功能,下面结合附图与具体实施方式对本实用新型作进一步详细描述。
参考图1、图2。
本实用新型实施例公开一种引脚可靠的贴片式二极管,包括绝缘封装体10,绝缘封装体 10内设有二极管芯片20,二极管芯片20的两电极分别连接有第一导电引脚30和第二导电引脚40;
第一导电引脚30包括一体成型的第一芯片焊板31、第一竖板32和第一焊脚板33,第一竖板32的顶端与第一芯片焊板31固定连接,第一竖板32的底端与第一焊脚板33的中心固定连接,第一芯片焊板31上固定有加固凸环311,第一芯片焊板31通过第一焊接层21与二极管芯片20的底部电极连接,加固凸环311位于第一焊接层21中,通过加固凸环311能够有效提高二极管芯片20与第一导电引脚30之间连接结构的稳固性,同时能够避免第一焊接层21形状不规则,且凸环状的结构能够有效确保二极管芯片20摆放平稳不倾斜,第一焊脚板33位于绝缘封装体10外,即第一焊脚板33位于绝缘封装体10的下方,第一焊脚板33为上宽下窄的倒凸台状,第一焊脚板33的顶部设有第一封装填充槽331,部分绝缘封装体10 填充到第一封装填充槽331中,能够有效提高第一导电引脚30与绝缘封装体10之间连接结构的牢固性;
第二导电引脚40包括一体成型的第二芯片焊板41、第二竖板42和第二焊脚板43,第二竖板42的顶端与第二芯片焊板41固定连接,第二竖板42的底端与第二焊脚板43的中心固定连接,第二芯片焊板41下通过第二焊接层22与二极管芯片20的顶部电极连接,第二焊脚板43位于绝缘封装体10外,即第二焊脚板43位于绝缘封装体10的下方,第二焊脚板43为上宽下窄的倒凸台状,第二焊脚板43的顶部设有第二封装填充槽431,部分绝缘封装体10填充到第二封装填充槽431中,能够有效提高第二导电引脚40与绝缘封装体10之间连接结构的牢固性。
优选地,第一焊接层21和第二焊接层22均为焊锡层,注塑封装时,两个上宽下窄的焊脚板插入注塑模具对应的模腔凹槽中,绝缘封装体10的底面与焊脚板的顶面共面,能够有效避免注塑封装过程中,熔融塑料从焊脚板的边缘溢出蔓延至底部而影响其导电连接性能,确保焊脚板的底面洁净无胶,从而确保贴片式二极管能够可靠地与PCB实现焊接相连。
在本实施例中,第一芯片焊板31上固定有下加固凸块312,下加固凸块312位于加固凸环311包围内,下加固凸块312与加固凸环311之间形成间隙,能够有效提高二极管芯片20 的与第一导电引脚30连接结构的稳定性。
在本实施例中,第二芯片焊板41下固定有上加固凸块411,上加固凸块411位于第二焊接层22中,上加固凸块411能有效对第二焊接层22进行整形,避免第二焊接层22形状不规则。优选地,上加固凸块411和下加固凸块312关于二极管芯片20对称。
在本实施例中,第一竖板32中设有第一加固通孔321,第二竖板42中设有第二加固通孔 421,绝缘封装体10分别填充入第一加固通孔321和第二加固通孔421中,可进一步提高第一导电引脚30和第二导电引脚40分别与绝缘封装体10之间连接结构的牢固性。
在本实施例中,第一焊脚板33的底部设有第一焊接凹槽332,第二焊脚板43的底部设有第二焊接凹槽432,将二极管焊接于PCB上时,焊接凹槽能为焊锡提供容纳空间,从而确保焊锡的量充足,确保贴片式二极管和PCB之间连接结构牢固可靠。
以上所述实施例仅表达了本实用新型的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干变形和改进,这些都属于本实用新型的保护范围。因此,本实用新型专利的保护范围应以所附权利要求为准。
Claims (5)
1.一种引脚可靠的贴片式二极管,包括绝缘封装体(10),所述绝缘封装体(10)内设有二极管芯片(20),所述二极管芯片(20)的两电极分别连接有第一导电引脚(30)和第二导电引脚(40),其特征在于:
所述第一导电引脚(30)包括一体成型的第一芯片焊板(31)、第一竖板(32)和第一焊脚板(33),所述第一竖板(32)的顶端与所述第一芯片焊板(31)固定连接,所述第一竖板(32)的底端与所述第一焊脚板(33)的中心固定连接,所述第一芯片焊板(31)上固定有加固凸环(311),所述第一芯片焊板(31)通过第一焊接层(21)与所述二极管芯片(20)连接,所述加固凸环(311)位于所述第一焊接层(21)中,所述第一焊脚板(33)位于所述绝缘封装体(10)外,所述第一焊脚板(33)为上宽下窄的倒凸台状,所述第一焊脚板(33)的顶部设有第一封装填充槽(331);
所述第二导电引脚(40)包括一体成型的第二芯片焊板(41)、第二竖板(42)和第二焊脚板(43),所述第二竖板(42)的顶端与所述第二芯片焊板(41)固定连接,所述第二竖板(42)的底端与所述第二焊脚板(43)的中心固定连接,所述第二芯片焊板(41)下通过第二焊接层(22)与所述二极管芯片(20)连接,所述第二焊脚板(43)位于所述绝缘封装体(10)外,所述第二焊脚板(43)为上宽下窄的倒凸台状,所述第二焊脚板(43)的顶部设有第二封装填充槽(431)。
2.根据权利要求1所述的一种引脚可靠的贴片式二极管,其特征在于,所述第一芯片焊板(31)上固定有下加固凸块(312),所述下加固凸块(312)位于所述加固凸环(311)包围内。
3.根据权利要求1所述的一种引脚可靠的贴片式二极管,其特征在于,所述第二芯片焊板(41)下固定有上加固凸块(411)。
4.根据权利要求1所述的一种引脚可靠的贴片式二极管,其特征在于,所述第一竖板(32)中设有第一加固通孔(321),所述第二竖板(42)中设有第二加固通孔(421)。
5.根据权利要求1所述的一种引脚可靠的贴片式二极管,其特征在于,所述第一焊脚板(33)的底部设有第一焊接凹槽(332),所述第二焊脚板(43)的底部设有第二焊接凹槽(432)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020685825.2U CN211907439U (zh) | 2020-04-28 | 2020-04-28 | 一种引脚可靠的贴片式二极管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020685825.2U CN211907439U (zh) | 2020-04-28 | 2020-04-28 | 一种引脚可靠的贴片式二极管 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211907439U true CN211907439U (zh) | 2020-11-10 |
Family
ID=73270094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020685825.2U Active CN211907439U (zh) | 2020-04-28 | 2020-04-28 | 一种引脚可靠的贴片式二极管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211907439U (zh) |
-
2020
- 2020-04-28 CN CN202020685825.2U patent/CN211907439U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3165078B2 (ja) | 表面実装部品の製造方法 | |
US20130213704A1 (en) | Package structure and the method to fabricate thereof | |
CN211719598U (zh) | 一种线路可靠的散热型贴片式二极管 | |
US10204886B2 (en) | Semiconductor device | |
CN211907439U (zh) | 一种引脚可靠的贴片式二极管 | |
CN211743137U (zh) | 一种焊位牢固的贴片式二极管 | |
CN101866889B (zh) | 无基板芯片封装及其制造方法 | |
CN103400826B (zh) | 半导体封装及其制造方法 | |
CN115966522A (zh) | 一种带围坝内埋式芯片封装结构及封装方法 | |
CN211719589U (zh) | 一种防开裂的贴片式二极管 | |
CN209822681U (zh) | 一种倒装smd led封装结构 | |
CN212485342U (zh) | 一种结构可靠的贴片式二极管 | |
CN212033002U (zh) | 一种qfn封装导热焊盘及具有其的qfn封装结构 | |
CN114944375A (zh) | 一种功率器件封装结构及其制备方法 | |
JP2001118868A (ja) | 表面実装部品及びその製造方法 | |
CN112992836B (zh) | 一种铜桥双面散热的芯片及其制备方法 | |
CN114220785A (zh) | 一种具有高可靠度焊点结构的散热倒装封装结构及方法 | |
TW201804584A (zh) | 雙側電子封裝件 | |
CN216958015U (zh) | 导电连接片及芯片封装结构 | |
CN219834519U (zh) | 一种贴片元器件及电子设备 | |
CN111710769A (zh) | 一种led晶元封装结构及其制作工艺 | |
CN210349824U (zh) | 一种具有跳片结构的贴片式二极管 | |
CN213242536U (zh) | 一种数码产品芯片封装底座 | |
CN213401176U (zh) | 一种焊接牢固的贴片式半导体器件 | |
CN114628347B (zh) | 一种半导体封装结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: Room 103, building 1, No.76, Baiye Road, Liaobu Town, Dongguan City, Guangdong Province 523430 Patentee after: Xianzhike semiconductor technology (Dongguan) Co.,Ltd. Address before: Room 103, building 1, No.76, Baiye Road, Liaobu Town, Dongguan City, Guangdong Province 523430 Patentee before: Zhongzhi Semiconductor Technology (Dongguan) Co.,Ltd. |
|
CP01 | Change in the name or title of a patent holder |