CN213401176U - 一种焊接牢固的贴片式半导体器件 - Google Patents
一种焊接牢固的贴片式半导体器件 Download PDFInfo
- Publication number
- CN213401176U CN213401176U CN202022680113.4U CN202022680113U CN213401176U CN 213401176 U CN213401176 U CN 213401176U CN 202022680113 U CN202022680113 U CN 202022680113U CN 213401176 U CN213401176 U CN 213401176U
- Authority
- CN
- China
- Prior art keywords
- soldering lug
- lug
- colloid
- packaging colloid
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本实用新型系提供一种焊接牢固的贴片式半导体器件，包括封装胶体，封装胶体内设有2n个导电引脚和n个芯片；导电引脚包括依次连接的上焊片、斜立片和下焊片，上焊片和下焊片分别固定于斜立片的上下两端，下焊片的底面位于封装胶体的底面下方，下焊片从上至下远离封装胶体倾斜，封装胶体的底面下焊片之间形成有夹角α，3°≤α≤8°；各个芯片焊接固定在位于封装胶体一侧的各个上焊片的表面，各个芯片还通过导线与位于封装胶体另一侧的各个上焊片连接。本实用新型焊接于PCB板上时，下焊片与PCB板的焊盘之间形成有一个开口较大的空间，锡膏能够顺利填充到该空间中，能够有效提高应用时焊接结构的牢固性，可焊性好。
Description
技术领域
本实用新型涉及半导体器件，具体公开了一种焊接牢固的贴片式半导体器件。
背景技术
半导体器件是导电性介于良导电体与绝缘体之间，利用半导体材料特殊电性来完成特定功能的电子器件，可用来产生、控制、接收、变换、放大信号和进行能量转换。
贴片式半导体器件是通过SMT(表面贴装技术)连接于PCB板上的电子器件，由于导电引脚是直接贴装在PCB板的焊盘上，它们之间的连接结构只有覆盖在导电引脚和PCB板焊盘上的锡膏，焊接结构所能承受的侧向推力值低，且由于导电引脚贴近PCB板的焊盘表面，锡膏几乎不会到达PCB板焊盘与导电引脚之间，由于静电力、杂质颗粒的混入等原因，PCB板焊盘与导电引脚之间会形成空隙，从而导致两者之间的焊接结构不稳定，焊接结构的质量不佳。
实用新型内容
基于此，有必要针对现有技术问题，提供一种焊接牢固的贴片式半导体器件，能够有效提高应用时焊接结构的牢固性，可焊性好，焊接结构的质量高。
为解决现有技术问题，本实用新型公开一种焊接牢固的贴片式半导体器件，包括封装胶体，封装胶体内设有2n个导电引脚和n个芯片，n为正整数，各个导电引脚均匀分布于封装胶体的相对两侧；
导电引脚包括依次连接的上焊片、斜立片和下焊片，上焊片位于封装胶体内，斜立片和下焊片均位于封装胶体外，上焊片和下焊片分别固定于斜立片的上下两端，下焊片的底面位于封装胶体的底面下方，下焊片从上至下远离封装胶体倾斜，封装胶体的底面下焊片之间形成有夹角α，3°≤α≤8°；
各个芯片焊接固定在位于封装胶体一侧的各个上焊片的表面，各个芯片还通过导线与位于封装胶体另一侧的各个上焊片连接。
进一步的，封装胶体包括第一胶体和第二胶体。
进一步的，上焊片封装在第一胶体内，芯片位于上焊片的底部，芯片位于第二胶体中。
进一步的，斜立片的上下两端均为圆弧倒角，导电引脚为一体成型的结构。
进一步的，封装胶体的底面下焊片之间形成有夹角α＝5°。
本实用新型的有益效果为：本实用新型公开一种焊接牢固的贴片式半导体器件，设置导电引脚的下焊片与封装胶体的底面形成倾角，将贴片式半导体器件焊接安装于PCB板上时，下焊片与PCB板的焊盘之间形成有一个开口较大的空间，焊接过程中锡膏能够顺利填充到该空间中，从而避免焊接后下焊片与PCB板的焊盘之间形成有间隙，能够有效提高应用时焊接结构的牢固性，可焊性好，焊接结构的质量好，此外，焊接后的锡膏包裹下焊盘的各个面，能够有效提高焊接结构可承受的侧向推力值。
附图说明
图1为本实用新型的立体结构示意图。
图2为本实用新型另一实施例的立体结构示意图。
图3为本实用新型俯视角度下的内部结构示意图。
图4为本实用新型沿图3中A-A’的剖面结构示意图。
图5为本实用新型应用时的结构示意图。
附图标记为：封装胶体10、第一胶体11、第二胶体12、导电引脚20、上焊片21、斜立片22、下焊片23、芯片30、导线31、PCB板40、锡膏41。
具体实施方式
为能进一步了解本实用新型的特征、技术手段以及所达到的具体目的、功能，下面结合附图与具体实施方式对本实用新型作进一步详细描述。
参考图1至图5。
本实用新型实施例公开一种焊接牢固的贴片式半导体器件，包括封装胶体10，封装胶体10内设有2n个导电引脚20和n个芯片30，n为正整数，各个导电引脚20均匀分布于封装胶体10的相对两侧，即封装胶体10的相对两侧各设有n个导电引脚20；
每个导电引脚20都满足以下关系：导电引脚20包括依次连接的上焊片21、斜立片22和下焊片23，导电引脚20呈Z字形，上焊片21位于封装胶体10内，斜立片22和下焊片23均位于封装胶体10外，上焊片21和下焊片23分别固定于斜立片22的上下两端，斜立片22的顶端连接于上焊片21远离封装胶体10中心的一侧，斜立片22的底端连接于下焊片23靠近封装胶体10中心的一侧，下焊片23的底面位于封装胶体10的底面下方，在应用时，能够确保下焊片23能够与所连接的焊盘实现有效的接触，下焊片23从上至下远离封装胶体10倾斜，优选地，上焊片21与封装胶体10的底面平行，安装使用时，封装胶体10的底面平行于PCB板40等载体的平面，封装胶体10的底面下焊片23之间形成有夹角α，3°≤α≤8°；
各个芯片30焊接固定在位于封装胶体10一侧的各个上焊片21的表面，各个芯片30还通过导线31与位于封装胶体10另一侧的各个上焊片21连接，即芯片30的两个电极分别通过直接焊接和导线31连接不同的上焊片21，芯片30为二极管芯片30。
当n＝3时，如图1所示，本实用新型为集成了三个二极管的贴片式半导体器件；当n＝1时，如图2所示，本实用新型为贴片式二极管。
应用于PCB板40时，如图5所示，将本实用新型放置在PCB板40上，封装胶体10的底面平行于PCB板40的上表面，下焊片23位于PCB板40的焊盘上，下焊片23与PCB板40之间形成夹角α，进行焊接时，通过SMT的方式使用锡膏41对下焊片23与PCB板40的焊盘进行焊接，由于下焊片23与PCB板40的焊盘之间形成有一个开口较大的空间，锡膏41能够顺利填充到该空间中，从而确保下焊片23与PCB板40的焊盘之间的焊接结构牢固可靠，不会形成虚焊，可焊性能好，同时能够有效提高下焊片23焊接于PCB板40后所形成焊接结构可承受的侧向推力值焊接后不易脱落，SMT的良率高。
在本实施例中，封装胶体10包括第一胶体11和第二胶体12，第一胶体11位于第二胶体12的顶部。
基于上述实施例，各个上焊片21均封装在第一胶体11内，芯片30位于上焊片21的底部，芯片30位于第二胶体12中，由于导电引脚20向下延伸，设置芯片30位于上焊片21的底部，能够有效节省空间，无需额外增加第一胶体11的厚度，从而有效降低封装胶体10的厚度，更能符合电子元件轻薄化设计的需求，应用时，第一胶体11和第二胶体12分次注塑封装，能够提高应力释放效果，避免封装胶体10与导电引脚20的连接位被撕裂。
在本实施例中，斜立片22的上下两端均为圆弧倒角，导电引脚20为一体成型的结构，通过冲压能够获得一体成型的上焊片21、斜立片22和下焊片23结构，上焊片21、斜立片22和下焊片23的连接处为圆弧弯折结构，能够有效提高其稳定性。
在本实施例中，封装胶体10的底面下焊片23之间形成有夹角α＝5°，能够进一步提高焊接的稳定性。
以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。
Claims (5)
1.一种焊接牢固的贴片式半导体器件，其特征在于，包括封装胶体(10)，所述封装胶体(10)内设有2n个导电引脚(20)和n个芯片(30)，n为正整数，各个所述导电引脚(20)均匀分布于所述封装胶体(10)的相对两侧；
所述导电引脚(20)包括依次连接的上焊片(21)、斜立片(22)和下焊片(23)，所述上焊片(21)位于所述封装胶体(10)内，所述斜立片(22)和所述下焊片(23)均位于所述封装胶体(10)外，所述上焊片(21)和所述下焊片(23)分别固定于所述斜立片(22)的上下两端，所述下焊片(23)的底面位于所述封装胶体(10)的底面下方，所述下焊片(23)从上至下远离所述封装胶体(10)倾斜，所述封装胶体(10)的底面所述下焊片(23)之间形成有夹角α，3°≤α≤8°；
各个所述芯片(30)焊接固定在位于所述封装胶体(10)一侧的各个所述上焊片(21)的表面，各个所述芯片(30)还通过导线(31)与位于所述封装胶体(10)另一侧的各个所述上焊片(21)连接。
2.根据权利要求1所述的一种焊接牢固的贴片式半导体器件，其特征在于，所述封装胶体(10)包括第一胶体(11)和第二胶体(12)。
3.根据权利要求2所述的一种焊接牢固的贴片式半导体器件，其特征在于，所述上焊片(21)封装在所述第一胶体(11)内，所述芯片(30)位于所述上焊片(21)的底部，所述芯片(30)位于所述第二胶体(12)中。
4.根据权利要求1所述的一种焊接牢固的贴片式半导体器件，其特征在于，所述斜立片(22)的上下两端均为圆弧倒角，所述导电引脚(20)为一体成型的结构。
5.根据权利要求1所述的一种焊接牢固的贴片式半导体器件，其特征在于，所述封装胶体(10)的底面所述下焊片(23)之间形成有夹角α＝5°。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022680113.4U CN213401176U (zh) | 2020-11-18 | 2020-11-18 | 一种焊接牢固的贴片式半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022680113.4U CN213401176U (zh) | 2020-11-18 | 2020-11-18 | 一种焊接牢固的贴片式半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN213401176U true CN213401176U (zh) | 2021-06-08 |
Family
ID=76194534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202022680113.4U Active CN213401176U (zh) | 2020-11-18 | 2020-11-18 | 一种焊接牢固的贴片式半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN213401176U (zh) |
-
2020
- 2020-11-18 CN CN202022680113.4U patent/CN213401176U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103887292B (zh) | 堆叠式双芯片封装结构及其制备方法 | |
| CN206532771U (zh) | 散热型半导体器件 | |
| CN213401176U (zh) | 一种焊接牢固的贴片式半导体器件 | |
| JP2009099905A5 (zh) | ||
| CN214753836U (zh) | 一种led倒装芯片、电路板 | |
| CN212113711U (zh) | 一种引线框架及to封装结构 | |
| CN212084994U (zh) | 一种并联封装的器件组 | |
| CN210245488U (zh) | 非接触式上下芯片封装结构 | |
| CN209785910U (zh) | 大电流半导体功率器件 | |
| CN214542227U (zh) | 一种高功率密度的二极管 | |
| CN206789535U (zh) | 一种电力电子器件的扇出型封装结构 | |
| CN104966774A (zh) | 一种倒扣式小尺寸大功率led封装结构 | |
| CN213483735U (zh) | 一种双向瞬态电压抑制二极管 | |
| CN210325752U (zh) | Qfn封装器件结构 | |
| CN216354187U (zh) | 一种集成电路ic芯片封装器件 | |
| CN212182316U (zh) | 一种无载体的半导体叠层封装结构 | |
| CN212182318U (zh) | 大功率桥堆整流器 | |
| CN212625569U (zh) | 多芯片叠片的贴片二极管 | |
| CN211957628U (zh) | 贴片式芯片封装结构 | |
| CN212517189U (zh) | 新型共阴二极管封装结构 | |
| CN218482223U (zh) | 半导体封装结构 | |
| CN211957632U (zh) | 整流桥堆器件 | |
| CN212113704U (zh) | 一种可提高载流能力的芯片封装结构 | |
| CN212542422U (zh) | 低电压tvs二极管器件 | |
| CN218385251U (zh) | 具有倾斜状电极的倒装芯片、led显示模块及led封装体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |