CN212517189U - 新型共阴二极管封装结构 - Google Patents

新型共阴二极管封装结构 Download PDF

Info

Publication number
CN212517189U
CN212517189U CN202021163233.0U CN202021163233U CN212517189U CN 212517189 U CN212517189 U CN 212517189U CN 202021163233 U CN202021163233 U CN 202021163233U CN 212517189 U CN212517189 U CN 212517189U
Authority
CN
China
Prior art keywords
copper substrate
copper
pad
chip
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021163233.0U
Other languages
English (en)
Inventor
郑文江
许海东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Shenghua Semiconductor Co Ltd
Original Assignee
Jiangsu Shenghua Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Shenghua Semiconductor Co Ltd filed Critical Jiangsu Shenghua Semiconductor Co Ltd
Priority to CN202021163233.0U priority Critical patent/CN212517189U/zh
Application granted granted Critical
Publication of CN212517189U publication Critical patent/CN212517189U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种新型共阴二极管封装结构，包括：基体；铜基板，所述铜基板连接于基体上；芯片，两个所述芯片并排焊接于铜基板上；阳极引脚，所述阳极引脚头部通过铜连臂焊接于芯片上；阴极引脚，所述阴极引脚头部焊接于铜基板上，所述阴极引脚位于两个阳极引脚中间；其中，所述阳极引脚头部和铜连臂一体式设置。

Description

新型共阴二极管封装结构
技术领域
本实用新型涉及半导体功率器件封装技术领域，具体地说，涉及一种新型共阴二极管封装结构。
背景技术
如图1所示的是一种传统工艺的双芯片共阴二极管TO-3PN封装，其基本结构为两个二极管芯片分别焊接在铜基板的两侧，封装的三根引脚分别为阳极 (A)、阴极(K)和阳极(A)，其中阴极引脚与铜基板是一体的，两个阳极均通过铝线与芯片连接，用环氧树脂作为塑封料塑封器件，这种封装结构工艺有如下缺点和难点。
第一，与芯片阳极连接的铝线导热能力有限，芯片产生的热量主要通过铜基板散热，散热能力有一定限制。
第二，铝线的电导率较小，与芯片焊接的接触面积小，造成封装寄生电阻大，过大电流能力极为有限。
第三，铝线的键合工艺是封装的重要环节，其对键合设备及工艺技术要求均较高。
如图2所示的是一种铜连桥的双芯片共阴二极管TO-3PN封装，其基本结构是把传统的铝线连接换成铜连桥，利用锡膏将铜连桥与芯片和阳极引脚焊接。与铝线封装工艺相比，铜连桥封装工艺提升了器件散热能力，增大了与芯片焊接的接触面积，进而降低了封装寄生电阻，提升了器件过大电流的能力。
铜连桥封装结构虽然较铝线封装在性能上有了很大的提升，但是这种封装结构工艺也有些不足和待改进的地方。
第一，铜连桥封装利用锡膏焊接的次数增加，而锡膏的电导率较铜小，热阻较铜大，因而限制了器件过大电流和散热能力的进一步提升。
第二，封装过程较为繁琐，多次锡膏的焊接和连桥的安装增加了器件的封装时耗，封装效率有待提升。
实用新型内容
为达到上述目的，本实用新型公开了一种新型共阴二极管封装结构，包括：
基体；
铜基板，所述铜基板连接于基体上；
芯片，两个所述芯片并排焊接于铜基板上；
阳极引脚，所述阳极引脚头部通过铜连臂焊接于芯片上；
阴极引脚，所述阴极引脚头部焊接于铜基板上，所述阴极引脚位于两个阳极引脚中间；
其中，所述阳极引脚头部和铜连臂一体式设置。
优选的，所述阳极引脚脚部和阴极引脚脚部通过固定条一体式连接。
优选的，所述铜连臂远离阳极引脚端连接有芯片焊盘，所述芯片焊盘焊接于芯片顶端，所述阳极引脚头部连接有铜基板焊盘。
优选的，所述芯片焊盘设为半圆片状结构，所述铜基板焊盘设为倒梯形状结构。
优选的，所述铜基板侧端设有铜基板焊盘座，所述铜基板焊盘座连接于铜基板侧端靠近顶端位置，所述铜基板焊盘座设为倒梯形状结构，所述铜基板焊盘焊接于铜基板焊盘座顶端。
优选的，所述铜基板焊盘座顶端相对铜基板底端高度小于所述芯片顶端相对铜基板底端高度。
优选的，所述阳极引脚头部与铜基板焊盘之间连接有折边，所述折边高位端与阳极引脚头部连接，所述折边低位端与铜基板焊盘连接。
附图说明
为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为传统铝线工艺封装的共阴二极管结构示意图；
图2为铜连桥工艺封装的共阴二极管结构示意图；
图3为本实用新型中阳极引脚与铜连臂一体结构封装结构示意图；
图4为本实用新型中阳极引脚、阴极引脚、铜连臂三者连接关系正视图；
图5为本实用新型中阳极引脚、阴极引脚、铜连臂三者连接关系侧视图；
图6为本实用新型中无引脚铜基板正视图；
图7为本实用新型中无引脚铜基板侧视图。
图中：1.基体；2.铜基板；3.芯片；4.阳极引脚；5.铜连臂；6.阴极引脚；51. 芯片焊盘；61.铜基板焊盘；62.铜基板焊盘座。
具体实施方式
下面将结合附图对本实用新型的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
实施例
下面将结合附图对本实用新型做进一步描述。
如图3所示，本实施例提供的一种新型共阴二极管封装结构，包括：
基体1；
铜基板2，所述铜基板2连接于基体1上；
芯片3，两个所述芯片3并排焊接于铜基板2上；
阳极引脚4，所述阳极引脚4头部通过铜连臂5焊接于芯片3上；
阴极引脚6，所述阴极引脚6头部焊接于铜基板2上，所述阴极引脚6位于两个阳极引脚4中间；
其中，所述阳极引脚4头部和铜连臂5一体式设置。
上述技术方案的工作原理和有益效果为：
相较于传统的铝线焊接封装，铝线焊接接触面很小，器件封装寄生电阻大，芯片上产生的热量吸收有限，不利于过大电流。当芯片上的热量堆积而不能及时导出时，就造成芯片的失效的缺陷，以及铜的导热能力强，电阻率低，铜连桥的设计增加了芯片焊接的接触面积，减小了封装寄生电阻，有利于芯片热量的导出，提升了器件过流能力。但是，封装过程较为繁琐，器件性能有进一步提升的空间缺陷，本实用新型公开了一种新型共阴二极管封装结构，阳极引脚4 头部与铜连臂5一体式设置，减少了锡膏的使用次数，能更快速地吸收并传导芯片3所产生的热量，降低芯片3产生的尖峰温升，提高了器件的散热能力，继而增强器件过大电流的能力，提高了器件可靠性和延长器件使用寿命。
如图4所示，在一个实施例中，所述阳极引脚4脚部和阴极引脚6脚部通过固定条一体式连接。
上述技术方案的有益效果为：
提高了阳极引脚4和阴极引脚6焊接时的稳定性。
如图4、图5所示，在一个实施例中，所述铜连臂5远离阳极引脚4端连接有芯片焊盘51，所述芯片焊盘51焊接于芯片3顶端，所述阳极引脚4头部连接有铜基板焊盘61。
上述技术方案的有益效果为：
铜连臂5通过芯片焊盘51焊接于芯片3顶端，阳极引脚4头部通过铜基板焊盘61与铜基板2焊接。
在一个实施例中，所述芯片焊盘51设为半圆片状结构，所述铜基板焊盘61 设为倒梯形状结构。
上述技术方案的有益效果为：
倒梯形状结构的设计，增加了铜基板焊盘61的焊接面积。
如图6、图7所示，在一个实施例中，所述铜基板2侧端设有铜基板焊盘座 62，所述铜基板焊盘座62连接于铜基板2侧端靠近顶端位置，所述铜基板焊盘座62设为倒梯形状结构，所述铜基板焊盘61焊接于铜基板焊盘座62顶端。
上述技术方案的有益效果为：
与阳极引脚4头部连接的铜基板焊盘61与铜基板2之间通过铜基板焊盘座 62进行焊接，铜基板焊盘座62设置于铜基板2侧端，从而减少铜基板2顶端的使用面积。
在一个实施例中，所述铜基板焊盘座62顶端相对铜基板2底端高度小于所述芯片3顶端相对铜基板2底端高度。
上述技术方案的有益效果为：
所述铜基板焊盘座62顶端相对铜基板2底端高度小于所述芯片3顶端相对铜基板2底端高度，从而使与铜基板焊盘座62焊接的铜基板焊接盘61以及与芯片3焊接的芯片焊盘51两者之间在同一平面上错开设置，减少两者焊接时沾锡的情况发生。
在一个实施例中，所述阳极引脚4头部与铜基板焊盘61之间连接有折边，所述折边高位端与阳极引脚4头部连接，所述折边低位端与铜基板焊盘61连接。
上述技术方案的有益效果为：
使铜基板焊接盘61与铜基板焊盘座62之间贴合更紧贴。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (7)

1.一种新型共阴二极管封装结构，其特征在于，包括：
基体(1)；
铜基板(2)，所述铜基板(2)连接于基体(1)上；
芯片(3)，两个所述芯片(3)并排焊接于铜基板(2)上；
阳极引脚(4)，所述阳极引脚(4)头部通过铜连臂(5)焊接于芯片(3)上；
阴极引脚(6)，所述阴极引脚(6)头部焊接于铜基板(2)上，所述阴极引脚(6)位于两个阳极引脚(4)中间；
其中，所述阳极引脚(4)头部和铜连臂(5)一体式设置。
2.根据权利要求1所述的一种新型共阴二极管封装结构，其特征在于，所述阳极引脚(4)脚部和阴极引脚(6)脚部通过固定条一体式连接。
3.根据权利要求1所述的一种新型共阴二极管封装结构，其特征在于，所述铜连臂(5)远离阳极引脚(4)端连接有芯片焊盘(51)，所述芯片焊盘(51)焊接于芯片(3)顶端，所述阳极引脚(4)头部连接有铜基板焊盘(61)。
4.根据权利要求3所述的一种新型共阴二极管封装结构，其特征在于，所述芯片焊盘(51)设为半圆片状结构，所述铜基板焊盘(61)设为倒梯形状结构。
5.根据权利要求3所述的一种新型共阴二极管封装结构，其特征在于，
所述铜基板(2)侧端设有铜基板焊盘座(62)，所述铜基板焊盘座(62)连接于铜基板(2)侧端靠近顶端位置，所述铜基板焊盘座(62)设为倒梯形状结构，所述铜基板焊盘(61)焊接于铜基板焊盘座(62)顶端。
6.根据权利要求5所述的一种新型共阴二极管封装结构，其特征在于，
所述铜基板焊盘座(62)顶端相对铜基板(2)底端高度小于所述芯片(3)顶端相对铜基板(2)底端高度。
7.根据权利要求3所述的一种新型共阴二极管封装结构，其特征在于，所述阳极引脚(4)头部与铜基板焊盘(61)之间连接有折边，所述折边高位端与阳极引脚(4)头部连接，所述折边低位端与铜基板焊盘(61)连接。
CN202021163233.0U 2020-06-22 2020-06-22 新型共阴二极管封装结构 Active CN212517189U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202021163233.0U CN212517189U (zh) 2020-06-22 2020-06-22 新型共阴二极管封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202021163233.0U CN212517189U (zh) 2020-06-22 2020-06-22 新型共阴二极管封装结构

Publications (1)

Publication Number Publication Date
CN212517189U true CN212517189U (zh) 2021-02-09

Family

ID=74438471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202021163233.0U Active CN212517189U (zh) 2020-06-22 2020-06-22 新型共阴二极管封装结构

Country Status (1)

Country Link
CN (1) CN212517189U (zh)

Similar Documents

Publication Publication Date Title
CN112701095B (zh) 一种功率芯片堆叠封装结构
CN211743142U (zh) 一种双芯片的导热型贴片二极管
WO2022127060A1 (zh) 一种功率器件封装结构及电力电子设备
CN212517189U (zh) 新型共阴二极管封装结构
CN113192938B (zh) 一种大电流无极性的肖特基二极管
CN211151047U (zh) 一种便于光斑整形的高功率半导体激光器
CN212084994U (zh) 一种并联封装的器件组
CN213635962U (zh) 一种普通tvs贴片二极管封装结构
CN212485342U (zh) 一种结构可靠的贴片式二极管
CN209785910U (zh) 大电流半导体功率器件
CN211428165U (zh) 一种高散热、高可靠性igbt功率模块结构
CN210956654U (zh) 一种防腐散热型贴片式二极管
CN203367267U (zh) 自适应焊料用量的整流器结构
CN209496882U (zh) 一种贴片式二极管的贴装结构
CN216698341U (zh) 一种通过螺钉安装的肖特基二极管
CN213401176U (zh) 一种焊接牢固的贴片式半导体器件
CN214850990U (zh) 一种高散热指数的桥式整流器
CN212161756U (zh) 一种凸点式封装搭桥功率器件
CN214542227U (zh) 一种高功率密度的二极管
CN215988828U (zh) 一种直插式led器件
CN214542214U (zh) 一种大功率的肖特基整流管
CN218896627U (zh) 一种sbd器件封装散热结构
CN220895500U (zh) 一种半导体功率模块
CN217769894U (zh) 一种连接桥结构、整流桥二极管和整流电路
CN218602422U (zh) 超大功率器件铜基带焊接结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant