CN212625569U - 多芯片叠片的贴片二极管 - Google Patents

多芯片叠片的贴片二极管 Download PDF

Info

Publication number
CN212625569U
CN212625569U CN202021864791.XU CN202021864791U CN212625569U CN 212625569 U CN212625569 U CN 212625569U CN 202021864791 U CN202021864791 U CN 202021864791U CN 212625569 U CN212625569 U CN 212625569U
Authority
CN
China
Prior art keywords
pin
chip
colloid
diode
bending portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021864791.XU
Other languages
English (en)
Inventor
陈盛隆
叶敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Parker Microelectronics Shenzhen Co ltd
Original Assignee
Parker Microelectronics Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Parker Microelectronics Shenzhen Co ltd filed Critical Parker Microelectronics Shenzhen Co ltd
Priority to CN202021864791.XU priority Critical patent/CN212625569U/zh
Application granted granted Critical
Publication of CN212625569U publication Critical patent/CN212625569U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型提供一种多芯片叠片的贴片二极管，其包括胶体、上引脚、下引脚、叠片芯片结构和第二焊料，胶体用于封装保护，上引脚一端伸入胶体内，另一端弯折连接在胶体下表面，下引脚一端伸入胶体内，且位于上引脚下方，另一端位于远离上引脚一侧弯折连接在胶体下表面，叠片芯片结构设置在胶体内部，连接在上引脚和下引脚之间，包括芯片和第一焊料，第一焊料连接在多个芯片之间，第二焊料连接在叠片芯片结构上下两端，用于叠片芯片结构与上引脚和下引脚连接。本实用新型的多芯片叠片的贴片二极管通过设置上引脚的上连接部加长，下引脚的凸台加大，可以利用成熟的点胶固晶自动机台来实现产品快速封装，从而使得产品的生产效率高，质量稳定。

Description

多芯片叠片的贴片二极管
技术领域
本实用新型涉及贴片二极管领域，特别涉及一种多芯片叠片的贴片二极管。
背景技术
瞬态抑制二极管(Transient Voltage Suppressor，TVS)作为有效的防护器件，使瞬态干扰得到了有效抑制。TVS是利用硅半导体材料制成的特殊功能的二极管，当TVS管两端经受瞬间的高能量冲击时，它能迅速开启，同时吸收浪涌电流，将其两端间的电压箝位在一个预定的数值上，从而确保后面精密的电子元器件免受瞬态高能量的冲击而损坏。现有的多芯片叠片的贴片二极管生产效率低，产品质量难以得到保证，故需要提供一种多芯片叠片的贴片二极管来解决上述技术问题。
实用新型内容
本实用新型提供一种多芯片叠片的贴片二极管，以解决现有技术中的多芯片叠片的贴片二极管生产效率低，产品质量难以得到保证，以及各个部件的分布不够合理的问题。
为解决上述技术问题，本实用新型的技术方案为：一种多芯片叠片的贴片二极管，其包括：
胶体，用于封装保护；
上引脚，一端伸入所述胶体内，另一端弯折连接在胶体下表面；
下引脚，一端伸入所述胶体内，且位于所述上引脚下方，另一端位于远离上引脚一侧弯折连接在胶体下表面；
叠片芯片结构，设置在所述胶体内部，连接在所述上引脚和下引脚之间，包括芯片和第一焊料，所述第一焊料连接在多个所述芯片之间；
第二焊料，连接在所述叠片芯片结构上下两端，用于叠片芯片结构与所述上引脚和下引脚连接。
本实用新型所述的多芯片叠片的贴片二极管中，所述上引脚包括压板、上连接部和上弯折部，所述压板连接在所述叠片芯片结构上方，所述上连接部连接压板和所述上弯折部，上弯折部一端连接在所述胶体内，一端弯折连接在胶体下表面；
所述下引脚包括支板、下连接部和下弯折部，所述支板连接在所述叠片芯片结构下方，所述下连接部连接支板和所述下弯折部，下弯折部一端连接在所述胶体内，一端弯折连接在胶体下表面。
本实用新型所述的多芯片叠片的贴片二极管中，所述上连接部沿所述上弯折部伸入胶体部分末端向上弯折，所述下连接部沿所述下弯折部伸入胶体部分末端向下弯折，上连接部的长度比下连接部的长度长。
本实用新型所述的多芯片叠片的贴片二极管中，所述胶体下方中部凸出设置有隔离块，所述隔离块凸出的高度比所述上引脚的厚度小，隔离块凸出的高度比所述下引脚的厚度小。
本实用新型所述的多芯片叠片的贴片二极管中，所述压板下方设置有上凸台，所述上凸台下方连接所述第二焊料，所述支板上方设置有下凸台，所述下凸台上方连接第二焊料。
本实用新型所述的多芯片叠片的贴片二极管中，所述上凸台的横截面面积小于所述芯片的横截面的面积，所述下凸台的横截面面积小于芯片的横截面的面积，下凸台的横截面面积大于上凸台的横截面面积。
本实用新型所述的多芯片叠片的贴片二极管中，所述压板宽度大于所述上连接部的宽度，上连接部的宽度和所述上弯折部的宽度一致，压板的横截面面积大于所述上凸台的横截面面积；
所述支板的宽度大于所述下连接部的宽度，下连接部的宽度和所述下弯折部的宽度一致，支板的横截面面积大于所述下凸台的横截面面积。
本实用新型所述的多芯片叠片的贴片二极管中，所述胶体呈块状，胶体的上表面和下表面平行，胶体与所述上引脚和下引脚连接的两侧中部向外凸出。
本实用新型所述的多芯片叠片的贴片二极管中，所述上弯折部伸出胶体处位于胶体的中部，所述下弯折部伸出胶体处位于胶体的中部，上弯折部伸入胶体部分的上表面和下弯折部伸入胶体部分的上表面在同一水平面。
本实用新型所述的多芯片叠片的贴片二极管中，所述胶体左右两侧互相对称，所述上弯折部伸出胶体部分和所述下弯折部伸出胶体部分互相对称。
本实用新型相较于现有技术，其有益效果为：本实用新型的多芯片叠片的贴片二极管通过设置上引脚的上连接部加长，下引脚的凸台加大，可以利用成熟的点胶固晶自动机台来实现产品快速封装，从而使得产品的生产效率高，质量稳定。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面对实施例中所需要使用的附图作简单的介绍，下面描述中的附图仅为本实用新型的部分实施例相应的附图。
图1为本实用新型的多芯片叠片的贴片二极管的仰视图。
图2为沿图1中A向的剖视图。
图3为本实用新型的多芯片叠片的贴片二极管的上引脚的主视图。
图4为本实用新型的多芯片叠片的贴片二极管的上引脚的俯视图。
图5为本实用新型的多芯片叠片的贴片二极管的下引脚的主视图。
图6为本实用新型的多芯片叠片的贴片二极管的下引脚的俯视图。
其中，1、胶体，2、上引脚，3、下引脚，5、第二焊料，11、隔离块，21、压板，22、上连接部，23、上弯折部，24、上凸台，31、支板，32、下连接部，33、下弯折部，34、下凸台，41、芯片，42、第一焊料。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
本实用新型中所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」、「顶部」以及「底部」等词，仅是参考附图的方位，使用的方向用语是用以说明及理解本实用新型，而非用以限制本实用新型。
本实用新型术语中的“第一”“第二”等词仅作为描述目的，而不能理解为指示或暗示相对的重要性，以及不作为对先后顺序的限制。
在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
现有技术中的多芯片叠片的贴片二极管生产效率低，产品质量难以得到保证。
如下为本实用新型提供的一种能解决以上技术问题的多芯片叠片的贴片二极管的优选实施例。
请参照图1-6，其中图1为本实用新型的多芯片叠片的贴片二极管的仰视图，图2为沿图1中A向的剖视图，图3为本实用新型的多芯片叠片的贴片二极管的上引脚的主视图，图4为本实用新型的多芯片叠片的贴片二极管的上引脚的俯视图，图5为本实用新型的多芯片叠片的贴片二极管的下引脚的主视图，图6为本实用新型的多芯片叠片的贴片二极管的下引脚的俯视图。
在图中，结构相似的单元是以相同标号表示。
本实用新型提供一种多芯片叠片的贴片二极管，其包括胶体1、上引脚2、下引脚3、叠片芯片结构和第二焊料5，叠片芯片结构设置在胶体1内部，连接在上引脚2和下引脚2之间，包括芯片41和第一焊料42，第一焊料42连接在多个芯片41之间，第二焊料5连接在叠片芯片结构上下两端，用于叠片芯片结构与上引脚2和下引脚3连接。其中，上引脚2的上连接部22加长，下引脚3的下凸台34加大，可以利用成熟的点胶固晶自动机台来实现产品快速封装，从而使得产品的生产效率高，质量稳定。
胶体1用于封装保护；胶体1呈块状，胶体1左右两侧互相对称，上弯折部23伸出胶体1部分和下弯折部33伸出胶体1部分互相对称，胶体2的上表面和下表面平行，胶体1与上引脚2和下引脚3连接的两侧中部向外凸出，方便上引脚2和下引脚3伸出部分的弯折。胶体1下方设置有隔离块11，隔离块11凸出的高度比上引脚2的厚度小，隔离块11凸出的高度比下引脚3的厚度小。设置隔离块11，有效隔离伸出胶体1的上引脚2和下引脚3，避免上引脚2和下引脚3接触造成短路，同时可以方便区分上引脚2和下引脚3。
参照图2、图3和图4，上引脚2一端伸入胶体1内，另一端弯折连接在胶体1下表面，下引脚3也弯折连接在胶体1下表面，方便上引脚2和下引脚3焊接在pcb板上，上引脚2包括压板21、上连接部22和上弯折部23，压板21连接在叠片芯片结构上方，上连接部22连接压板21和上弯折部23，上弯折部23一端连接在胶体1内，一端弯折连接在胶体1下表面。压板21下方设置有上凸台24，上凸台24下方连接第二焊料5，上凸台24通过第二焊料5连接在芯片叠片结构上。上凸台24的横截面面积小于芯片4的横截面的面积，压板21上设置上凸台24以及支板31上设置下凸台34，可以避免焊料5覆盖满芯片4整个表面，对芯片41边缘的钝化层造成破坏，有效保障芯片41的稳定性，压板21宽度大于上连接部22的宽度，压板21处加宽，上引脚2导出部分较窄，节省材料，压板21用于放置上凸台24，上连接部22的宽度和上弯折部23的宽度一致，压板21的横截面面积大于上凸台24的横截面面积。
参照图2、图5和图6，下引脚3一端伸入胶体1内，且伸入胶体1部分位于上引脚2伸入胶体1部分下方，另一端位于远离上引脚2一侧，弯折连接在胶体1下表面；下引脚3包括支板31、下连接部32和下弯折部33，支板31连接在芯片4下方，下连接部32连接支板31和下弯折部33，下弯折部33一端连接在胶体1内，一端弯折连接在胶体1下表面。支板31上方设置有下凸台34，下凸台34上方连接第二焊料5。下凸台34的横截面面积小于芯片41的横截面的面积。支板31的宽度大于下连接部32的宽度，下连接部32的宽度和下弯折部33的宽度一致，支板31的横截面面积大于下凸台34的横截面面积。
上弯折部23伸出胶体1处位于胶体1的中部，下弯折部33伸出胶体1处位于胶体1的中部，上弯折部23伸入胶体1部分的上表面和下弯折33部伸入胶体1部分的上表面在同一水平面。上连接部22沿上弯折部23伸入胶体1部分末端向上弯折，下连接部32沿下弯折部23伸入胶体1部分末端向下弯折。上连接部22的长度比下连接部32的长度长，增加了上连接部22的长度，使得上凸台24和下凸台34之间的距离增加，方便叠加芯片41，下凸台34的横截面面积大于上凸台23的横截面面积，可以利用成熟的点胶固晶自动机台来实现产品快速封装。
本实用新型的工作原理：芯片41之间通过第一焊料42连接成叠片芯片结构，叠片芯片结构上端通过第二焊料5焊接在上引脚2的上凸台24上，叠片芯片结构下端通过第二焊料5焊接在下引脚3的下凸台34上，胶体1将上引脚2、下引脚3和叠片芯片结构封装，弯折上引脚2伸出胶体部分到胶体1下表面，弯折下引脚3伸出胶体部分到胶体1下表面，给上引脚2和下引脚3通电，当芯片41的两端经受瞬间的高能量冲击时，芯片41能以极高的速度把两端间的阻抗值由高阻抗变为低阻抗，以吸收一个瞬间大电流，把芯片41的两端电压箝制在一个预定的数值上，从而保护后面的电路元件不受瞬态高压尖峰脉冲的冲击。
这样即完成了本优选实施例的多芯片叠片的贴片二极管的组装和工作过程。
综上所述，虽然本实用新型已以优选实施例揭露如上，但上述优选实施例并非用以限制本实用新型，本领域的普通技术人员，在不脱离本实用新型的精神和范围内，均可作各种更动与润饰，因此本实用新型的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种多芯片叠片的贴片二极管，其特征在于，包括：
胶体，用于封装保护；
上引脚，一端伸入所述胶体内，另一端弯折连接在胶体下表面；
下引脚，一端伸入所述胶体内，且位于所述上引脚下方，另一端位于远离上引脚一侧弯折连接在胶体下表面；
叠片芯片结构，设置在所述胶体内部，连接在所述上引脚和下引脚之间，包括芯片和第一焊料，所述第一焊料连接在多个所述芯片之间；
第二焊料，连接在所述叠片芯片结构上下两端，用于叠片芯片结构与所述上引脚和下引脚连接。
2.根据权利要求1所述的多芯片叠片的贴片二极管，其特征在于，所述上引脚包括压板、上连接部和上弯折部，所述压板连接在所述叠片芯片结构上方，所述上连接部连接压板和所述上弯折部，上弯折部一端连接在所述胶体内，一端弯折连接在胶体下表面；
所述下引脚包括支板、下连接部和下弯折部，所述支板连接在所述叠片芯片结构下方，所述下连接部连接支板和所述下弯折部，下弯折部一端连接在所述胶体内，一端弯折连接在胶体下表面。
3.根据权利要求2所述的多芯片叠片的贴片二极管，其特征在于，所述上连接部沿所述上弯折部伸入胶体部分末端向上弯折，所述下连接部沿所述下弯折部伸入胶体部分末端向下弯折，上连接部的长度比下连接部的长度长。
4.根据权利要求1所述的多芯片叠片的贴片二极管，其特征在于，所述胶体下方中部凸出设置有隔离块，所述隔离块凸出的高度比所述上引脚的厚度小，隔离块凸出的高度比所述下引脚的厚度小。
5.根据权利要求2所述的多芯片叠片的贴片二极管，其特征在于，所述压板下方设置有上凸台，所述上凸台下方连接所述第二焊料，所述支板上方设置有下凸台，所述下凸台上方连接第二焊料。
6.根据权利要求5所述的多芯片叠片的贴片二极管，其特征在于，所述上凸台的横截面面积小于所述芯片的横截面的面积，所述下凸台的横截面面积小于芯片的横截面的面积，下凸台的横截面面积大于上凸台的横截面面积。
7.根据权利要求5所述的多芯片叠片的贴片二极管，其特征在于，所述压板宽度大于所述上连接部的宽度，上连接部的宽度和所述上弯折部的宽度一致，压板的横截面面积大于所述上凸台的横截面面积；
所述支板的宽度大于所述下连接部的宽度，下连接部的宽度和所述下弯折部的宽度一致，支板的横截面面积大于所述下凸台的横截面面积。
8.根据权利要求1所述的多芯片叠片的贴片二极管，其特征在于，所述胶体呈块状，胶体的上表面和下表面平行，胶体与所述上引脚和下引脚连接的两侧中部向外凸出。
9.根据权利要求2所述的多芯片叠片的贴片二极管，其特征在于，所述上弯折部伸出胶体处位于胶体的中部，所述下弯折部伸出胶体处位于胶体的中部，上弯折部伸入胶体部分的上表面和下弯折部伸入胶体部分的上表面在同一水平面。
10.根据权利要求9所述的多芯片叠片的贴片二极管，其特征在于，所述胶体左右两侧互相对称，所述上弯折部伸出胶体部分和所述下弯折部伸出胶体部分互相对称。
CN202021864791.XU 2020-08-27 2020-08-27 多芯片叠片的贴片二极管 Active CN212625569U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202021864791.XU CN212625569U (zh) 2020-08-27 2020-08-27 多芯片叠片的贴片二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202021864791.XU CN212625569U (zh) 2020-08-27 2020-08-27 多芯片叠片的贴片二极管

Publications (1)

Publication Number Publication Date
CN212625569U true CN212625569U (zh) 2021-02-26

Family

ID=74704986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202021864791.XU Active CN212625569U (zh) 2020-08-27 2020-08-27 多芯片叠片的贴片二极管

Country Status (1)

Country Link
CN (1) CN212625569U (zh)

Similar Documents

Publication Publication Date Title
CN102931174A (zh) 一种微型表面贴装单相全波桥式整流器及其制造方法
CN212625569U (zh) 多芯片叠片的贴片二极管
CN108598073B (zh) 一种带输入保护的直插式整流桥器件
CN212625562U (zh) 方便散热的两片式贴片二极管
CN211700271U (zh) 一种大功率双向贴片瞬态电压抑制二极管
CN212625543U (zh) 大功率双凸台贴片二极管
CN108807306B (zh) 一种带输入保护的电源功率模块结构
CN114743944A (zh) 一种模块二极管及其制作方法
CN211700247U (zh) 一种双向贴片瞬态电压抑制二极管
CN204792892U (zh) 一种倒扣式小尺寸大功率led封装结构
TW201822322A (zh) 具有多晶粒層疊的覆晶封裝整流／保護型二極體元件
CN213401176U (zh) 一种焊接牢固的贴片式半导体器件
CN104966774A (zh) 一种倒扣式小尺寸大功率led封装结构
CN112259517A (zh) 光伏组件旁路元件焊片及旁路保护元件模块及接线盒
CN217881485U (zh) 一种ic芯片的qfn封装模块
CN219811494U (zh) 一种限位一体化桥接式封装结构
CN217881472U (zh) 一种贴装二极管封装结构
KR20080067891A (ko) 멀티 칩 패키지
CN212182316U (zh) 一种无载体的半导体叠层封装结构
CN218215295U (zh) 高可靠性的贴片二极管
CN220896670U (zh) 一种dpim功率开关模块
CN108807305B (zh) 一种带输出保护的电源功率模块结构
CN214043648U (zh) 一种新型大功率二极管封装结构
CN108736743B (zh) 一种带输出保护的直插式整流桥器件
CN212782904U (zh) 一种简化型的贴片型压敏电阻器

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant