CN209843697U - 一种半导体结构及电器元件 - Google Patents
一种半导体结构及电器元件 Download PDFInfo
- Publication number
- CN209843697U CN209843697U CN201920742163.5U CN201920742163U CN209843697U CN 209843697 U CN209843697 U CN 209843697U CN 201920742163 U CN201920742163 U CN 201920742163U CN 209843697 U CN209843697 U CN 209843697U
- Authority
- CN
- China
- Prior art keywords
- chip
- semiconductor structure
- frame body
- paste layer
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Die Bonding (AREA)
Abstract
本实用新型公开了一种半导体结构及电器元件,涉及半导体技术领域。该半导体结构包括芯片以及引线框架,引线框架包括框架本体及折边,芯片通过第一锡膏层固定于框架本体上,第一锡膏层由高铅锡膏制成;框架本体的边缘朝向芯片的一侧翻折形成折边,芯片背离框架本体的一侧表面与折边平齐。该半导体结构中,芯片与框架本体通过第一锡膏层固定,第一锡膏层由高铅锡膏制成,熔点高,使得焊接温度较高,当半导体结构通过焊接固定在其他元件上时,第一锡膏层不会熔化,使得芯片的位置稳定,芯片与引线框架的固定效果好;引线框架通过设置折边,可以将芯片相对的两个表面上的电极引至同一侧,方便半导体结构与其他元件焊接固定。
Description
技术领域
本实用新型涉及半导体技术领域,尤其涉及一种半导体结构及电器元件。
背景技术
随着科技的发展,电子设备在功能逐渐增加的同时,尺寸在逐渐减小,使得电子设备内部的集成电路的性能和集成度要求越来越高,印刷电路板(Printed Circuit Board,PCB)上需要电连接的芯片也越来越多。
为方便芯片正反两面的电极分别与印刷电路板电连接,芯片在与印刷电路板连接前,需要将芯片的一面通过焊接固定在引线框架上,从而将芯片的一面的电极引脚引出;之后在将芯片的另一面通过焊接与印刷电路板固定。由于先后经过两次焊接,导致固定芯片与引线框架的焊锡容易在第二次焊接时融化,使得芯片与引线框架的固定不牢,影响芯片与印刷电路板电连接的稳定性。
实用新型内容
本实用新型的一个目的在于提出一种半导体结构,芯片与引线框架的固定更可靠,且方便芯片与其他结构电连接。
为达此目的,本实用新型采用以下技术方案:
一种半导体结构,包括芯片以及引线框架,所述引线框架包括:
框架本体,所述芯片通过第一锡膏层固定于所述框架本体上,所述第一锡膏层由高铅锡膏制成;及
折边,所述框架本体的边缘朝向所述芯片的一侧翻折形成所述折边,所述芯片背离所述框架本体的一侧表面与所述折边平齐。
其中,所述第一锡膏层设置于所述框架本体或所述芯片上。
其中,所述折边包括:
过渡板,所述过渡板与所述框架本体连接且呈夹角设置;及
接触板,所述接触板连接所述过渡板且与所述框架本体平行设置,所述芯片背离所述框架本体的一侧表面与所述接触板平齐。
其中,所述过渡板与所述芯片之间填充有绝缘材料。
其中,所述绝缘材料为环氧树脂。
其中,所述芯片由纳米烧结银制成。
其中,所述芯片背离所述引线框架的一侧设置有第二锡膏层,所述第二锡膏层的熔点低于所述第一锡膏层的熔点。
其中,所述第二锡膏层由无铅锡膏制成。
其中,所述第一锡膏层和所述第一锡膏层通过印刷或喷涂成型。
本实用新型的另一个目的在于提出一种电器元件,芯片与印刷电路板电连接更方便,且连接效果可靠。
为达此目的,本实用新型采用以下技术方案:
一种电器元件,包括印刷电路板,还包括上述的半导体结构,所述芯片背离所述引线框架的一侧表面以及所述折边均与所述印刷电路板电连接。
有益效果:本实用新型提供了一种半导体结构及电器元件。该半导体结构中,芯片与框架本体通过第一锡膏层固定,第一锡膏层由高铅锡膏制成,熔点高,使得焊接温度较高,当半导体结构通过焊接固定在其他元件上时,第一锡膏层不会熔化,使得芯片的位置稳定,芯片与引线框架的固定效果好;引线框架通过设置折边,可以将芯片相对的两个表面上的电极引至同一侧,方便半导体结构与其他元件焊接固定。
附图说明
图1是本实用新型实施例一提供的半导体结构的剖视图;
图2是本实用新型实施例二提供的半导体结构的剖视图。
其中:
11、框架本体;12、折边;121、过渡板;122、接触板;2、芯片;21、电极;3、第一锡膏层;4、第二锡膏层。
具体实施方式
下面详细描述本实用新型的实施例,实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本实用新型,而不能理解为对本实用新型的限制。
在本实用新型的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性。其中,术语“第一位置”和“第二位置”为两个不同的位置。
除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一特征和第二特征直接接触,也可以包括第一特征和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
下面结合附图并通过具体实施方式来进一步说明本实用新型的技术方案。
实施例一
本实施例提供了一种电器元件,包括印刷电路板和半导体结构。具体地,如图1所示,半导体结构包括芯片2。芯片2包括相对设置的第一表面和第二表面,第一表面和第二表面上均设置有电极21,具体地,第一表面上设置有漏极,第二表面上设置有栅极和源极。将芯片2固定在印刷电路板上时,需要将第一表面和第二表面上的电极21均与印刷电路板上的接触点电连接,从而将芯片2连入印刷电路板上的电路内。
芯片2与印刷电路板固定时,为了提高芯片2的固定效果,芯片2的第一表面或第二表面贴于印刷电路板表面,导致芯片2背离印刷电路板一侧的电极21与印刷电路板电连接困难。
为解决上述问题,本实施例中,半导体结构还包括引线框架,引线框架作为芯片2的载体,且能够将芯片2背离印刷电路板一侧的电极21引脚引出,方便芯片2与印刷电路板电连接。
具体地,如图1所示,引线框架包括框架本体11以及折边12。芯片2放置在框架本体11上,使芯片2的第一表面上的电极21与框架本体11电连接。框架本体11的边缘朝向芯片2所在一侧翻折后形成折边12,折边12作为漏极的引脚,可以与印刷电路板连接。
本实施例中,芯片2的第二表面与印刷电路板接触,使得第二表面上的栅极和源极与印刷电路板上的接触点电连接。通过将芯片2与引线框架固定,可以将芯片2第一表面上的漏极通过折边12引至第二表面的一侧,通过折边12与印刷电路板上的接触点电连接,从而将漏极接入印刷电路板的电路中,降低了在电路板上行集成芯片2的难度;折边12可以使半导体结构更紧凑,有利于减小印刷电路板的尺寸。
为了保证半导体结构与印刷电路板的顺利装配,芯片2的第二表面可以与折边12平齐,使得第二表面与印刷电路板接触的同时,折边12也可以与印刷电路板接触,电连接更稳定。其中,第二表面与折边12平齐包含第二表面与折边12的高度相等,也包括二者高度之差在较小的范围内,即基本平齐。
可选地,芯片2的第二表面与折边12的高度差可以控制在0.1mm以内,半导体结构与印刷电路板的装配更顺畅。
本实施例中,折边12包括过渡板121及接触板122。过渡板121的一端与框架本体11连接,另一端与接触板122连接,且过渡板121与框架本体11呈夹角设置,接触板122与框架本体11平行。接触板122用于与印刷电路板接触,以实现框架本体11与印刷电路板的电连接,进而实现漏极与印刷电路板的电连接。通过过渡板121连接框架本体11和接触板122,可以增大接触板122与芯片2第二表面的距离,避免折边12与第二表面上的栅极、源极接触,有利于防止电压击穿造成短路。
可选地,为了进一步保证折边12与第二表面上的栅极、源极的绝缘效果,过渡板121与芯片2之间还可以填充有绝缘材料。可选地,绝缘材料可以为环氧树脂。
为了提高芯片2与引线框架及印刷电路板的固定效果,芯片2、引线框架和印刷电路板通过焊接固定。装配时,首先将芯片2通过焊接固定在引线框架上,之后,在将芯片2和折边12通过焊接固定在印刷电路板上。
由于需要经过两次焊接,在将芯片2和折边12焊接固定在印刷电路板上时,固定芯片2与引线框架的锡膏容易熔化,导致芯片2与引线框架固定不牢固,容易出现错位,导致芯片2上的漏极与引线框架接触不良,进而导致芯片2与印刷电路板接触不良。
为解决上述问题,本实施例中,芯片2与框架本体11之间设置有第一锡膏层3,其中,第一锡膏层3有高铅锡膏制成。高铅锡膏的含铅量高,使其熔点较高,熔点一般在280℃-300℃,焊接时需要的焊接温度较高,可以避免在芯片2与印刷电路板焊接过程中熔化,从而保证芯片2与框架本体11的固定效果,避免芯片2位置偏移,保证接触效果。
芯片2的第二表面与印刷电路板通过焊接固定。具体地,印刷电路板在接触点位置处设置有锡膏,以便将芯片2固定。由于印刷电路板的特性,其上的锡膏为无铅锡膏,熔点较低,一般在120℃-140℃,远低于第一锡膏层3的熔点,从而保证芯片2与引线框架的固定效果。
可选地,第一锡膏层3可以设置在芯片2的第一表面上,也可以设置在框架本体11上,只要能够固定芯片2和框架本体11即可。第一锡膏层3可以完全覆盖第一表面,也可以仅覆盖第一表面上的漏极。
可选地,第一锡膏层3可以通过印刷或喷涂的方式成型,操作简单,加工方便。
为了避免焊接固定芯片2和引线框架时,较高的焊接温度影响芯片2的稳定,芯片2可以由纳米烧结银制成。纳米烧结银的熔点一般在900℃以上,远高于高铅锡膏的焊接温度,从而避免芯片2在焊接过程中损坏。
实施例二
如图2所示,本实施例提供了一种电器元件,其与实施例一的不同之处在于,芯片2的第二表面上还设置有第二锡膏层4,第二锡膏层4的熔点低于第一锡膏层3。第二锡膏层4可以将芯片2固定在印刷电路板上,且第二锡膏层4的熔点低于第一锡膏层3,可以避免芯片2与引线框架间的锡膏熔化,从而保证芯片2与引线框架的固定效果。
可选地,第二锡膏层4和折边12可以基本平齐,以便半导体结构与印刷电路板顺利装配。
可选地,第二锡膏层4可以由无铅锡膏通过喷涂或印刷的方式成型。通过设置第二锡膏层4,可以减小印刷电路板上的锡膏的使用量。
可选地,第二锡膏层4可以分为间断设置的两部分,分别覆盖第二表面上的栅极和源极,避免栅极和源极导通,避免电压击穿造成短路。
在其他实施例中,半导体结构也可以通过第二锡膏层4电连接在其他元件上。
以上内容仅为本实用新型的较佳实施例,对于本领域的普通技术人员,依据本实用新型的思想,在具体实施方式及应用范围上均会有改变之处,本说明书内容不应理解为对本实用新型的限制。
Claims (10)
1.一种半导体结构,其特征在于,包括芯片(2)以及引线框架,所述引线框架包括:
框架本体(11),所述芯片(2)通过第一锡膏层(3)固定于所述框架本体(11)上,所述第一锡膏层(3)由高铅锡膏制成;及
折边(12),所述框架本体(11)的边缘朝向所述芯片(2)的一侧翻折形成所述折边(12),所述芯片(2)背离所述框架本体(11)的一侧表面与所述折边(12)平齐。
2.如权利要求1所述的半导体结构,其特征在于,所述第一锡膏层(3)设置于所述框架本体(11)或所述芯片(2)上。
3.如权利要求1所述的半导体结构,其特征在于,所述折边(12)包括:
过渡板(121),所述过渡板(121)与所述框架本体(11)连接且呈夹角设置;及
接触板(122),所述接触板(122)连接所述过渡板(121)且与所述框架本体(11)平行设置,所述芯片(2)背离所述框架本体(11)的一侧表面与所述接触板(122)平齐。
4.如权利要求3所述的半导体结构,其特征在于,所述过渡板(121)与所述芯片(2)之间填充有绝缘材料。
5.如权利要求4所述的半导体结构,其特征在于,所述绝缘材料为环氧树脂。
6.如权利要求1所述的半导体结构,其特征在于,所述芯片(2)由纳米烧结银制成。
7.如权利要求1-6中任一项所述的半导体结构,其特征在于,所述芯片(2)背离所述引线框架的一侧设置有第二锡膏层(4),所述第二锡膏层(4)的熔点低于所述第一锡膏层(3)的熔点。
8.如权利要求7所述的半导体结构,其特征在于,所述第二锡膏层(4)由无铅锡膏制成。
9.如权利要求7所述的半导体结构,其特征在于,所述第一锡膏层(3)和所述第一锡膏层(3)通过印刷或喷涂成型。
10.一种电器元件,包括印刷电路板,其特征在于,还包括如权利要求1-9中任一项所述的半导体结构,所述芯片(2)背离所述引线框架的一侧表面以及所述折边(12)均与所述印刷电路板电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920742163.5U CN209843697U (zh) | 2019-05-22 | 2019-05-22 | 一种半导体结构及电器元件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920742163.5U CN209843697U (zh) | 2019-05-22 | 2019-05-22 | 一种半导体结构及电器元件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209843697U true CN209843697U (zh) | 2019-12-24 |
Family
ID=68897805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920742163.5U Active CN209843697U (zh) | 2019-05-22 | 2019-05-22 | 一种半导体结构及电器元件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209843697U (zh) |
-
2019
- 2019-05-22 CN CN201920742163.5U patent/CN209843697U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8030749B2 (en) | Semiconductor device | |
US20120273932A1 (en) | Power supply module and packaging and integrating method thereof | |
KR102041645B1 (ko) | 전력반도체 모듈 | |
US9337129B2 (en) | Semiconductor device and method of manufacturing the same | |
JP6850938B1 (ja) | 半導体装置、及びリードフレーム材 | |
CN102394232A (zh) | 一种引线框架及应用其的芯片倒装封装装置 | |
CN211719598U (zh) | 一种线路可靠的散热型贴片式二极管 | |
CN209843697U (zh) | 一种半导体结构及电器元件 | |
US20110254148A1 (en) | Semiconductor apparatus | |
CN110416200B (zh) | 一种功率模块封装结构及制作方法 | |
CN207909913U (zh) | 一种led器件的封装结构 | |
JP7173487B2 (ja) | 半導体装置 | |
US6769924B1 (en) | Electrical connector having a releasable cover | |
US8453917B1 (en) | Wave soldering of surface-mounting electronic devices on printed circuit board | |
CN115425016A (zh) | 功率模块及其制备方法、封装结构 | |
CN212485342U (zh) | 一种结构可靠的贴片式二极管 | |
CN210349844U (zh) | 一种防溢稳固型贴片式二极管封装结构 | |
CN207637845U (zh) | 一种简易半导体封装结构、声表面波滤波器及终端设备 | |
CN216958015U (zh) | 导电连接片及芯片封装结构 | |
CN210537034U (zh) | 一种贴片器件管脚连接装置 | |
CN214313181U (zh) | 一种大电流场效应晶体管 | |
CN217035627U (zh) | 贴片式电力电子器件 | |
CN215377399U (zh) | 一种防短路的大功率贴片式二极管 | |
CN213401176U (zh) | 一种焊接牢固的贴片式半导体器件 | |
CN212113704U (zh) | 一种可提高载流能力的芯片封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |