CN209045529U - 一种功率半导体器件封装结构 - Google Patents

Abstract

本实用新型公开了一种功率半导体器件封装结构，该封装结构包括：至少一个封装子模组，该封装子模组包括：上垫片、功率芯片、下垫片、下框架和栅极探针，功率芯片设置于下垫片上；上垫片设置于功率芯片上；上垫片的尺寸不小于下垫片的尺寸，且上垫片的尺寸与下垫片的尺寸的差异小于预设差值；下框架设置于功率芯片和下垫片之间，下框架与功率芯片的终端区粘接，通过实施本实用新型，有效地减小了功率半导体器件封装时芯片的弯曲，避免了芯片因产生裂纹甚至发生脆断而失效；另一方面减小甚至消除了芯片终端和下框架之间的间隙，显著增加了芯片的耐压等级，满足电力系统对器件电压等级的要求，提高了功率半导体器件的可靠性。

Description

一种功率半导体器件封装结构

技术领域

本实用新型涉及半导体器件封装技术领域，具体涉及一种功率半导体器件封装结构。

背景技术

压接封装是大功率绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)最新的封装形式，与传统的焊接型IGBT(Soldered IGBT Module)相比，压接型IGBT(Press－pack IGBT)利用压力实现热力学和电气的连接，并保证了双面散热。压接型IGBT被认为是大功率应用场合以及输出功率有大幅波动的应用场合的理想器件，能满足高压直流输电和新能源并网对开关器件的要求。此外，压接型IGBT的可靠性很高，能满足现有电力系统对高供电的需求。

压接型IGBT中芯片同其它零部件之间是靠压力进行接触，芯片的背面同钼片完全接触，芯片的正面由于有源区和终端的存在，芯片正面有源区区域同正面的小钼片进行压力接触，芯片四周的终端区域往往不承受压力。这样就导致芯片终端同周围的框架之间存在间隙。随着芯片电压等级的提升，芯片和框架之间这种间隙会导致放电的发生，进而使芯片终端受到损坏，造成器件耐压失效。

另一方面，压接型IGBT在承受压力时，由于上下接触面不相等，会导致芯片弯曲。随着电压等级的提升，芯片表面绝缘终端的面积占比会增大，这就造成芯片受弯现象更加严重，在芯片集电极一侧产生较大的拉应力。由于芯片本身是脆性材料，脆性材料的抗拉能力又相对较弱，芯片内部容易产生裂纹，造成芯片发生脆断，给器件的制备以及可靠性造成严重的威胁。

实用新型内容

有鉴于此，本实用新型提供一种功率半导体器件封装结构，以提高功率半导体器件的可靠性。

本实用新型提出的技术方案如下：

本实用新型实施例提供一种功率半导体器件封装结构，包括：至少一个封装子模组，所述封装子模组包括：上垫片、功率芯片、下垫片、下框架和栅极探针，所述功率芯片设置于所述下垫片上；所述上垫片设置于所述功率芯片上；所述上垫片的尺寸不小于所述下垫片的尺寸，且所述上垫片的尺寸与所述下垫片的尺寸的差异小于预设差值；所述下框架设置于所述功率芯片和所述下垫片之间，所述下框架与所述功率芯片的终端区粘接。

优选地，所述上垫片和所述功率芯片用烧结的方式连接。

优选地，所述下框架与所述功率芯片的终端区之间设置有粘接层，所述粘接层包括有机硅胶层、环氧胶层或聚酰亚胺胶层中的任意一种。

优选地，所述封装子模组还包括：底座，所述底座的顶部为卡扣形状，所述栅极探针的第一端固定于所述底座的定位通孔内，所述栅极探针的第二端连接于所述功率芯片中对应的端子。

优选地，所述封装子模组还包括：支撑片和上框架，所述支撑片设置于所述下垫片的下方，所述上框架设置于所述功率芯片和所述上垫片之间，所述支撑片、下垫片、下框架、功率芯片、上框架以及上垫片共同固定于所述底座上。

优选地，所述功率半导体器件封装结构还包括：下盖板，设置有多个金属凸台，多个所述封装子模组固定设置于所述多个金属凸台上，所述金属凸台与所述支撑片接触。

优选地，所述功率半导体器件封装结构还包括：PCB板，设置于所述下盖板的上表面，与所述栅极探针连接。

优选地，所述功率半导体器件封装结构还包括：栅极引出，固定连接于所述PCB板上，通过所述栅极探针及所述PCB板将所述功率芯片的栅极引出至所述功率半导体封装结构的侧面。

优选地，所述功率半导体器件封装结构还包括：上盖板，压接于多个所述封装子模组上，与所述下盖板之间绝缘连接。

本实用新型技术方案，具有如下优点：

1.本实用新型提供的功率半导体器件封装结构，通过使上垫片的尺寸不小于下垫片的尺寸，且上垫片的尺寸与下垫片的尺寸的差异小于预设差值，从而上垫片能够与下垫片面积相当，有效地减小了功率半导体器件封装时芯片2的弯曲，避免了芯片因产生裂纹甚至发生脆断而失效，提高了功率半导体器件的可靠性，对于电压等级高(3300V以上)、容量大(50A以上)的芯片，特别是芯片绝缘终端占比较大的芯片，能够显著提高器件在封装中芯片的应力可靠性；另一方面将芯片终端区和下框架粘接，减小甚至消除了芯片终端和下框架之间的间隙，解决了间隙导致放电的技术问题，对芯片终端进行了保护，显著增加了芯片的耐压等级，使得最终的器件具备更高的电压等级，满足电力系统对器件电压等级的要求，提高了器件的可靠性。

附图说明

为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例中功率半导体器件封装结构的一个具体示例的结构示意图；

图2为本实用新型实施例中功率半导体器件封装结构的另一个具体示例的结构示意图；

图3为本实用新型实施例中功率半导体器件封装结构的另一个具体示例的结构示意图；

图4为本实用新型实施例中功率半导体器件封装结构的另一个具体示例的结构示意图；

图5为本实用新型实施例中功率半导体器件封装结构的一个具体示例的截面图。

附图标记说明：

1－封装子模组；11－上垫片；12－上框架；13－功率芯片；14－下垫片；15－下框架；16－支撑片；17－栅极探针；18－底座；2－上盖板；3－下盖板；4－PCB板；5－栅极引出。

具体实施方式

下面将结合附图对本实用新型的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，需要说明的是，术语“上”、“下”、“内”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

此外，下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

本实用新型实施例提供一种功率半导体器件封装结构，如图1所示，该封装结构包括：至少一个封装子模组，该封装子模组包括：上垫片11、功率芯片13、下垫片14、下框架15和栅极探针17，功率芯片13设置于下垫片14上；上垫片11设置于功率芯片13上；上垫片11的尺寸不小于下垫片14的尺寸，且上垫片11的尺寸与下垫片14的尺寸的差异小于预设差值；下框架15设置于功率芯片13和下垫片14之间，下框架15与功率芯片13的终端区粘接。

本实用新型实施例通过使上垫片11的尺寸不小于下垫片14的尺寸，且上垫片11的尺寸与下垫片14的尺寸的差异小于预设差值，从而上垫片11能够与下垫片14面积相当，有效地减小了功率半导体器件封装时芯片13的弯曲，避免了芯片13因产生裂纹甚至发生脆断而失效，提高了功率半导体器件的可靠性，对于电压等级高(3300V以上)、容量大(50A以上)的芯片，特别是芯片绝缘终端占比较大的芯片，能够显著提高器件在封装中芯片的应力可靠性；另一方面将芯片13终端区和下框架15粘接，减小甚至消除了芯片终端和周围框架之间的间隙，解决了间隙导致放电的技术问题，对芯片终端进行了保护，显著增加了芯片的耐压等级，使得最终的器件具备更高的电压等级，满足电力系统对器件电压等级的要求，此外通过芯片和上垫片烧结，芯片和下框架粘接，避免了在装配中对芯片终端造成损伤，提高了器件的可靠性，可选地，本实用新型实施例中功率半导体器件可以包括功率二极管、晶闸管，功率双极型晶体管、垂直双扩散金属－氧化物半导体场效应晶体管、横向扩散金属－氧化物场效应晶体管以及IGBT中的任意一种，但本实用新型并不以此为限。

本实用新型实施例中，为避免功率芯片13在经受温度循环工况时，由于不同材料之间的热膨胀系数差异，导致热失配产生的热应力对功率芯片造成损伤，上述上垫片11与下垫片14采用相同材质，该材质可以是金属钼或金属基复合材料可伐合金，金属基复合材料可伐合金可以是金属钼与硅的合金或金属钼与铝的合金，并且，上垫片11与下垫片14的热膨胀系数与功率芯片13的热膨胀系数相近，该热膨胀系数可以是6±2ppm/℃，以提高功率芯片13抗温度循环、功率循环的可靠性。可选地，在本实用新型的一些实施例中，上垫片11与下垫片14的形状相同，可以是方形。

本实用新型实施例中，功率芯片13包括正面和背面，功率芯片13的背面可以是集电极，功率芯片13背面的集电极和上垫片接触，功率芯片13正面包括有源区和终端，有源区和下垫片14接触，终端区和下框架15粘接，栅极探针17和功率芯片13的正面接触。

在一较佳实施例中，上垫片11和功率芯片13用烧结的方式连接。

本实用新型实施例中，将功率芯片13的背面和上垫片11采用烧结的工艺连接在一起，可以使得芯片13与上垫片11固定在一起，再和下垫片14粘接，形成结合体，在烧结时可以采用纳米银或银锡合金等材料，烧结材料的状态可以是焊膏状或者薄膜状，也可以是其他材料或者其他状态，本实用新型并不以此为限。

在一较佳实施例中，下框架15与功率芯片13的终端区之间设置有粘接层，粘接层可以是耐高温的有机硅胶层、环氧胶层或聚酰亚胺胶层中的任意一种，可选地，本实用新型实施例中，可以采用自动点胶机、真空烘箱等设备，在下框架15一侧的表面涂布一层粘接层，使下框架15和功率芯片13粘接在一起。

在一较佳实施例中，如图2、图3及图4所示，该封装子模组还包括：支撑片16、上框架12和底座18，支撑片16设置于下垫片14的下方，上框架12设置于功率芯片13和上垫片11之间，支撑片16、下垫片14、下框架15、功率芯片13、上框架12以及上垫片11共同固定于底座18上，底座18的顶部为卡扣形状，栅极探针17的第一端固定于底座18的定位通孔内，栅极探针17的第二端连接于功率芯片13中对应的端子。

本实用新型实施例中，底座18上卡扣状的连接方式可以保证支撑片16、下垫片14、下框架15、功率芯片13、上框架12以及上垫片11安装在底座16上后不易松动脱落，一方面提高了结构的稳定性和可靠性，另一方面还避免了功率芯片13和下框架12的粘接处承受拉应力，提升了粘接的可靠性。

可选地，底座18的材料可以是耐200℃以上高温的热塑性聚合物，可以是聚醚醚酮、聚苯硫醚、聚对苯二甲酸丁二酯等材料，上框架12和下框架15可以是耐高温的有机硅胶，环氧胶以及PI(聚酰亚胺)胶中的任意一种，底座18、上框架12和下框架15的材料并不以此为限，也可以是其他材料，且上框架12和下框架15的硬度要小于底座18的硬度，以使上框架12和下框架15吸收底座18的应力，从而起到缓冲作用，保证器件封装的可靠性。

本实用新型实施例中，支撑片16的材料应具备良好的导热导电性能以及较低的硬度，这是因为，高压大功率芯片在工作时发热严重，选择导热导电性好的材料可降低热阻，降低功率芯片的结温，而不同零部件的加工误差会影响不同封装子模组的高度，造成压接过程中子模组之间的应力不均匀，硬度较低的支撑片能够通过变形吸收应力，从而改善不同封装子模组之间的应力分布，使得各封装子模组之间的应力均匀，可选地，支撑片16的材料可以是铝片、银片或者包含铝或银金属的合金片中的任意一种。

在一较佳实施例中，如图3、图4及图5所示，该功率半导体器件封装结构还包括：下盖板3，设置有多个金属凸台，多个封装子模组1固定设置于多个金属凸台上，金属凸台与支撑片16接触，多个金属凸台与多个封装子模组1一一对应设置。

在一较佳实施例中，如图5所示，该功率半导体器件封装结构还包括：PCB板4，设置于下盖板3的上表面，与栅极探针17连接，具体地，PCB板4上设置有与下盖板3上的金属凸台一一对应设置的开口，使得金属凸台可以穿过PCB板4，栅极探针17的根部(底部)金属设置于PCB板4的布线区，与PCB板4实现电气连接。可选地，在本实用新型的一些实施例中，PCB板4可以是通过螺栓设置于下盖板3的上表面，也可以是焊接在下盖板3的上表面。

在一较佳实施例中，如图5所示，该功率半导体器件封装结构还包括：栅极引出5，固定连接于PCB板4上，通过栅极探针17及PCB板4将功率芯片13的栅极引出至功率半导体封装结构的侧面，可选地，在本实用新型的一些实施例中，栅极引出5与PCB板4之间可以是采用焊料焊接或者螺栓打孔的方式固定连接。

在一较佳实施例中，如图3、图4及图5所示，该功率半导体器件封装结构还包括：上盖板2，压接于多个封装子模组1上，与下盖板3之间绝缘连接，可选地，在本实用新型的一些实施例中，上盖板2和下盖板3的连接可以是采用冷压焊工艺直接加压连接，也可以是采用氩弧焊工艺将上盖板2和下盖板3的四周分别进行焊接，上盖板2和下盖板3之间进行绝缘处理，采用的绝缘材料可以是陶瓷(氧化铝或氮化铝)。可选地，在本实用新型的一些实施例中，上盖板2和下盖板3的材料可以是高导电金属材料或金属基复合材料，例如无氧铜、可伐合金或铜的合金，上盖板2和下盖板3表面分别进行了镀镍处理。可选地，上盖板2和下盖板3的形状可以是圆形或方形。

本实用新型实施例提供的功率半导体器件封装结构包括多个封装子模组，具体应用中，可以通过改变封装子模组的数量实现不同电流等级的功率半导体器件的封装，当对功率半导体器件的电流等级要求较高时，可通过增加封装子模组的并联数量实现对功率半导体器件的扩容。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本实用新型创造的保护范围之中。

Claims (9)

1.一种功率半导体器件封装结构，其特征在于，包括：至少一个封装子模组，所述封装子模组包括：上垫片、功率芯片、下垫片、下框架和栅极探针，

所述功率芯片设置于所述下垫片上；

所述上垫片设置于所述功率芯片上；

所述上垫片的尺寸不小于所述下垫片的尺寸，且所述上垫片的尺寸与所述下垫片的尺寸的差异小于预设差值；

所述下框架设置于所述功率芯片和所述下垫片之间，所述下框架与所述功率芯片的终端区粘接。

2.根据权利要求1所述的功率半导体器件封装结构，其特征在于，所述上垫片和所述功率芯片用烧结的方式连接。

3.根据权利要求1所述的功率半导体器件封装结构，其特征在于，所述下框架与所述功率芯片的终端区之间设置有粘接层，所述粘接层包括有机硅胶层、环氧胶层或聚酰亚胺胶层中的任意一种。

4.根据权利要求1－3中任一项所述的功率半导体器件封装结构，其特征在于，所述封装子模组还包括：底座，所述底座的顶部为卡扣形状，所述栅极探针的第一端固定于所述底座的定位通孔内，所述栅极探针的第二端连接于所述功率芯片中对应的端子。

5.根据权利要求4所述的功率半导体器件封装结构，其特征在于，所述封装子模组还包括：支撑片和上框架，所述支撑片设置于所述下垫片的下方，所述上框架设置于所述功率芯片和所述上垫片之间，所述支撑片、下垫片、下框架、功率芯片、上框架以及上垫片共同固定于所述底座上。

6.根据权利要求5所述的功率半导体器件封装结构，其特征在于，还包括：

下盖板，设置有多个金属凸台，多个所述封装子模组固定设置于所述多个金属凸台上，所述金属凸台与所述支撑片接触。

7.根据权利要求6所述的功率半导体器件封装结构，其特征在于，还包括：

PCB板，设置于所述下盖板的上表面，与所述栅极探针连接。

8.根据权利要求7所述的功率半导体器件封装结构，其特征在于，还包括：

栅极引出，固定连接于所述PCB板上，通过所述栅极探针及所述PCB板将所述功率芯片的栅极引出至所述功率半导体封装结构的侧面。

9.根据权利要求6－8任一项所述的功率半导体器件封装结构，其特征在于，还包括：

上盖板，压接于多个所述封装子模组上，与所述下盖板之间绝缘连接。