CN103890935B - 树脂封装型半导体装置及其制造方法 - Google Patents

树脂封装型半导体装置及其制造方法 Download PDF

Info

Publication number
CN103890935B
CN103890935B CN201380003558.9A CN201380003558A CN103890935B CN 103890935 B CN103890935 B CN 103890935B CN 201380003558 A CN201380003558 A CN 201380003558A CN 103890935 B CN103890935 B CN 103890935B
Authority
CN
China
Prior art keywords
resin
semiconductor device
layer
semiconductor
encapsulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380003558.9A
Other languages
English (en)
Other versions
CN103890935A (zh
Inventor
小笠原淳
伊东浩二
伊藤彦
伊藤一彦
六鎗広野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN103890935A publication Critical patent/CN103890935A/zh
Application granted granted Critical
Publication of CN103890935B publication Critical patent/CN103890935B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/083—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound
    • C03C3/085—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/083—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound
    • C03C3/085—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal
    • C03C3/087—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal containing calcium oxide, e.g. common sheet or container glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C03C8/04—Frit compositions, i.e. in a powdered or comminuted form containing zinc
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/24—Fusion seal compositions being frit compositions having non-frit additions, i.e. for use as seals between dissimilar materials, e.g. glass and metal; Glass solders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2207/00—Compositions specially applicable for the manufacture of vitreous enamels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Glass Compositions (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Thyristors (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明的树脂封装型半导体装置10具有台面型半导体元件100和铸模用树脂40，台面型半导体元件100包括在包围台面区域的外围锥形区域具有PN结露出部的台面型半导体基体以及至少覆盖外围锥形区域的玻璃层，铸模用树脂40用于封装台面型半导体元件100，玻璃层是在形成了覆盖外围锥形区域的由实质上不含有铅的预定的半导体接合保护用玻璃复合物构成的层后，通过对由该半导体接合保护用玻璃复合物构成的层进行烧制而形成的。本发明的树脂封装型半导体装置虽与以往的树脂封装型半导体装置同样也具有将台面型半导体元件用树脂铸模而成的结构，但还是一种具有比以往的树脂封装型半导体装置更高的高温反向偏压耐量的树脂封装型半导体装置。

Description

树脂封装型半导体装置及其制造方法
技术领域
本发明涉及一种树脂封装型半导体装置及其制造方法。
背景技术
目前，具有PN结在包围台面（mesa）区域的外围锥形（taper）区域露出这样的结构的台面型半导体元件（例如，参考专利文献一、二）是已知的。图18显示的是用于说明以往的台面型半导体元件900的图。
如图18所示，以往的台面型半导体元件900包括在包围台面区域A的外围锥形区域B具有PN结露出部C的台面型半导体基体908，以及至少覆盖外围锥形区域B的玻璃层924。玻璃层924是由以硅酸铅为主要成分的玻璃材料构成的钝化（passivation）用的玻璃层。另外，在图18中，符号910表示n－型半导体层，符号912表示p＋型半导体层，符号914表示n＋半导体层，符号916a表示硅（silicon）氧化膜，符号934表示阳极电极层，符号936表示阴极电极层。
但是，根据本发明的发明者的研究，发现在以往的台面型半导体元件900中，在将其用树脂铸模（mould）从而形成树脂封装型半导体装置（以往的树脂封装型半导体装置）时会出现高温反向偏压（bias）耐量降低的问题。
先行技术文献
专利文献
专利文献一日本特开平10-116828号公报
专利文献二日本特开2004-87955号公报
发明内容
因此，本发明是为了解决上述问题而发明的，目的在于提供一种虽是通过将台面型半导体元件用树脂铸模而形成但与以往的树脂封装型半导体装置相比具有更高的高温反向偏压耐量的树脂封装型半导体装置，并且，还在于提供一种能够制造出这样的树脂封装型半导体装置的树脂封装型半导体装置的制造方法。
本发明的发明者对于在将以往的台面型半导体元件用树脂铸模从而形成树脂封装型半导体装置时高温反向偏压耐量下降的原因进行反复研究后，得出其原因在于：因为构成玻璃层的含铅玻璃具有高电容率所以在玻璃层会产生较大的极化（参照后述的图3（b）），从而当进行高温反向偏压试验时在铸模树脂与玻璃层的交界面以及玻璃层与半导体层的交界面会有高密度的离子被诱发，由于这个影响，在玻璃层和半导体层的交界面会形成由反转层产生的通道（channel），漏电流就会增大。
于是，本发明的发明者想到，对于玻璃层，如果使用由电容率比含铅玻璃低的无铅玻璃（不含铅（Pb）的氧化物的玻璃）构成的玻璃层，则当进行高温反向偏压试验时在铸模树脂与玻璃层的交界面以及玻璃层与半导体层的交界面就难以有高密度的离子被诱发（参照后述的图3（a）），这样就能够与以往相比减小在高温反向偏压试验中增大的漏电流，从而完成了本发明。
[1]本发明提供一种树脂封装型半导体装置，具有台面型半导体元件和铸模用树脂，所述台面型半导体元件包括在包围台面区域的外围锥形区域具有PN结露出部的台面型半导体基体以及至少覆盖所述外围锥形区域的玻璃层，所述铸模用树脂用于封装所述台面型半导体元件，所述玻璃层是在形成了覆盖所述外围锥形区域的由半导体接合保护用玻璃复合物构成的层后，通过对该由半导体接合保护用玻璃复合物构成的层进行烧制而形成的，其特征在于：其中，所述半导体接合保护用玻璃复合物由一种玻璃微粒构成，该玻璃微粒是通过将一种原料熔融而获得的熔液制造而成，所述原料以下述的含量至少含有SiO2，Al2O3，B2O3，ZnO，以及含有CaO、BaO和MgO中的至少两种碱土金属氧化物，且实质上不含有Pb，As，Sb，Li，Na，K，并且不将所述原料中的任何一种成分作为填充物含有，SiO2的含量：49.5mol%～64.3mol%，Al2O3的含量：3.7mol%～14.8mol%，B2O3的含量：8.4mol%～17.9mol%，ZnO的含量：3.9mol%～14.2mol%，碱土金属氧化物的含量：7.4mol%～12.9mol%。
[2]在本发明的树脂封装型半导体装置中，还具有这样的特征：所述半导体接合保护用玻璃复合物在50℃～500℃的温度范围中的平均线膨胀系数在3.33×10-6～4.13×10-6的范围内。
[3]在本发明的树脂封装型半导体装置中，还具有这样的特征：所述半导体接合保护用玻璃复合物的SiO2的含量和B2O3的含量的合计值在65mol%～75mol%的范围内。
[4]在本发明的树脂封装型半导体装置中，还具有这样的特征：所述原料实质上不含有P。
[5]在本发明的树脂封装型半导体装置中，还具有这样的特征：所述原料实质上不含有Bi。
[6]在本发明的树脂封装型半导体装置中，还具有这样的特征：所述玻璃层是通过在900℃以下的温度下对由所述半导体接合保护用玻璃复合物构成的层进行烧制而形成的。
[7]在本发明的树脂封装型半导体装置中，还具有这样的特征：所述外围锥形区域被所述玻璃层直接覆盖。
[8]在本发明的树脂封装型半导体装置中，还具有这样的特征：所述外围锥形区域通过绝缘层被所述玻璃层覆盖。
[9]在本发明的树脂封装型半导体装置中，还具有这样的特征：所述半导体接合保护用玻璃复合物是实质上不含有作为脱泡剂的多价元素的半导体接合保护用玻璃复合物。
[10]在本发明的树脂封装型半导体装置中，还具有这样的特征：所述多价元素包括V、Mn、Sn、Ce、Nb及Ta。
[11]进一步，本发明还提供一种树脂封装型半导体装置的制造方法，依次包括准备具有与主面平行的PN结的半导体基板的半导体基板准备工序，从所述半导体基板一侧的表面形成深度超过所述PN结的沟道的沟道形成工序，在形成了至少覆盖所述沟道内面的由半导体接合保护用玻璃复合物构成的层后通过对该由半导体接合保护用玻璃复合物构成的层进行烧制来形成玻璃层的玻璃层形成工序，通过沿所述沟道将所述半导体基板切断从而制作台面型半导体元件的半导体基板切断工序，以及将所述台面型半导体元件用铸模用树脂封装的树脂封装工序，其特征在于：其中，所述半导体接合保护用玻璃复合物是由一种玻璃微粒构成的半导体接合保护用玻璃复合物，所述玻璃微粒是通过将一种原料熔融而获得的熔液制造而成，所述原料以下述的含量至少含有SiO2，Al2O3，B2O3，ZnO，以及CaO、BaO和MgO中的至少两种碱土金属氧化物，且实质上不含有Pb，As，Sb，Li，Na，K，并且不将所述原料中的任何一种成分作为填充物含有，SiO2的含量：49.5mol%～64.3mol%，Al2O3的含量：3.7mol%～14.8mol%，B2O3的含量：8.4mol%～17.9mol%，ZnO的含量：3.9mol%～14.2mol%，碱土金属氧化物的含量：7.4mol%～12.9mol%。
与本发明的树脂封装型半导体装置同样，本发明中的树脂封装型半导体装置的制造方法也具有以下[12]～[20]这样的特征。
[12]在本发明的树脂封装型半导体装置的制造方法中，还具有这样的特征：所述半导体接合保护用玻璃复合物在50℃～500℃的温度范围中的平均线膨胀系数在3.33×10-6～4.13×10-6的范围内。
[13]在本发明的树脂封装型半导体装置的制造方法中，还具有这样的特征：所述半导体接合保护用玻璃复合物的SiO2的含量和B2O3的含量的合计值在65mol%～75mol%的范围内。
[14]在本发明的树脂封装型半导体装置的制造方法中，还具有这样的特征：所述原料实质上不含有P。
[15]在本发明的树脂封装型半导体装置的制造方法中，还具有这样的特征：所述原料实质上不含有Bi。
[16]在本发明的树脂封装型半导体装置的制造方法中，还具有这样的特征：所述玻璃层是通过在900℃以下的温度下对由所述半导体接合保护用玻璃复合物构成的层进行烧制而形成的。
[17]在本发明的树脂封装型半导体装置的制造方法中，还具有这样的特征：所述外围锥形区域被所述玻璃层直接覆盖。
[18]在本发明的树脂封装型半导体装置的制造方法中，还具有这样的特征：所述外围锥形区域通过绝缘层被所述玻璃层覆盖。
[19]在本发明的树脂封装型半导体装置的制造方法中，还具有这样的特征：所述半导体接合保护用玻璃复合物是实质上不含有作为脱泡剂的多价元素的半导体接合保护用玻璃复合物。
[20]在本发明的树脂封装型半导体装置的制造方法中，还具有这样的特征：所述多价元素包括V、Mn、Sn、Ce、Nb及Ta。
另外，在本发明中，至少含有某种特定成分（SiO2、Al2O3、B2O3等）不仅包括仅含有该某种特定成分 的情况，还包括在玻璃复合物中在含有该某种特定成分的基础上还进一步含有通常可能含有的成分的情况。
另外，在本发明中，实质上不含有某种特定元素（Pb、As、Sb等）是指不将该某种特定元素作为成分含有，但不排除上述特定元素作为杂质混入构成玻璃的各成分的原料中的玻璃复合物。
另外，在本发明中，不含有某种特定元素（Pb、As、Sb等）是指不含有该某种特定元素的氧化物、该某种特定元素的氮化物。
另外，在本发明中，不把原料中的任何一种成分作为填充物含有是指：例如在成分为SiO2的情况下，不将成分SiO2作为由SiO2微粒构成的填埋物、填塞物、填充材料、添加材料等含有。
发明效果
根据本发明的树脂封装型半导体装置，因为台面型半导体元件具有由电容率比含铅玻璃低的无铅玻璃（不含铅的玻璃）构成的玻璃层作为玻璃层，所以当进行高温反向偏压试验时在铸模树脂与玻璃层的交界面以及玻璃层与半导体层的交界面就难以诱发高密度的离子（参照后述的图3），这样就能够与以往相比减小在高温反向偏压试验中增大的漏电流，进一步，与将以往的使用以硅酸铅为主要成分的玻璃材料而获得的半导体装置用树脂铸模而形成的树脂封装型半导体装置相比，能够提高高温反向偏压耐量。
其结果，本发明的树脂封装型半导体装置、以及通过本发明申请的树脂封装型半导体装置的制造方法制造的树脂封装型半导体装置虽然与以往的树脂封装型半导体装置同样具有将台面型半导体元件用树脂铸模而形成的结构，但还是一种具有比以往的树脂封装型半导体装置更高的高温反向偏压耐量的树脂封装型半导体装置。即，本发明的树脂封装型半导体装置既是一种将台面型半导体元件用树脂铸模而制造成的树脂封装型半导体装置，也是一种具有比以往的树脂封装型半导体装置更高的高温反向偏压耐量的树脂封装型半导体装置。
另外，为了提高树脂封装型半导体装置的高温反向偏压耐量，可以考虑以下的方法：（1）在制造台面型半导体元件的过程中形成较宽的沟道（台面沟道）的方法；（2）在制造台面型半导体元件的过程中使用扩散晶片（wafer）从而形成较深的沟道（台面沟道）的方法；（3）使用电阻率低的晶片的方法；以及（4）形成较厚的玻璃层的方法。但是，在上述（1）方法中，存在由于芯片（chip）面积变大而导致产品制造成本提高的问题。另外，在上述（2）方法中，使用了扩散晶片，而晶片的价格上涨，而且需要形成较深的沟道而导致工序变得困难，因此存在产品制造成本提高的问题。另外，在上述（3）方法中，存在难以保证反向耐压的问题。另外，在上述（4）方法中，存在工序中晶片容易弯曲或破裂等问题。而与此相对，本发明的树脂封装型半导体装置不会产生上述的问题且能够提高高温反向偏压耐量。
并且，根据本发明的树脂封装型半导体装置及其制造方法，由于是通过烧制由一种半导体接合保护用玻璃复合物构成的层来形成玻璃层，所述半导体接合保护用玻璃复合物由一种玻璃微粒构成，该玻璃微粒是通过将一种原料熔融而获得的熔液制造而成，该原料以上述的含量至少含有SiO2，Al2O3，B2O3，ZnO，以及CaO、BaO和MgO中的至少两种碱土金属氧化物，从后述的实施例（评价项目4）也可知，因此能够使得50℃～550℃这一温度范围内的平均线膨胀系数接近硅的线膨胀系数（例如3.33×10-6～4.13×10-6）。所以，能够在很大程度上减小工序中晶片的弯曲，从而能够使用薄型晶片制造正向特性优良的树脂封装型半导体装置，另外，将玻璃层的厚度增厚则能够制造反向特性优良的树脂封装型半导体装置。
另外，根据本发明的树脂封装型半导体装置及其制造方法，由于是通过烧制由一种半导体接合保护用玻璃复合物构成的层来形成玻璃层，所述半导体接合保护用玻璃复合物由一种玻璃微粒构成，该玻璃微粒是通过将一种原料熔融而获得的熔液制造而成，该原料以上述的含量至少含有SiO2，Al2O3，B2O3，ZnO，以及CaO、BaO和MgO中至少两种碱土金属氧化物，因此，从后述的实施例（评价项目2）也可知，能够在比较低的温度下烧制玻璃层，所以在玻璃层的烧制过程中玻璃层难以结晶化，这样就能够稳定地够制造反向漏电流低，并且还具有较高的高温反向偏压耐量的树脂封装型半导体装置。
但是，在制造树脂封装型半导体装置的过程中，在使用含有填充物的半导体接合保护用玻璃复合物作为半导体接合保护用玻璃复合物的情况下，当形成覆盖沟道内面的由半导体接合保护用玻璃复合物构成的层时会有难以均一地形成由半导体接合保护用玻璃复合物构成的层的情况。即、在通过电泳法形成由半导体接合保护用玻璃复合物构成的层的情况下，有时会由于电泳的不均一而导致难以均一地形成由半导体接 合保护用玻璃复合物构成的层，也有时会在通过旋涂膜（spin-coat）法、网屏（screen）印刷法、刮匀涂装（doctor blade method）法形成由半导体接合保护用玻璃复合物构成的层时，由于粒径、比重等的差异而难以均一地形成由半导体接合保护用玻璃复合物构成的层。
与此相对，根据本发明的树脂封装型半导体装置及其制造方法，作为半导体接合保护用玻璃复合物，由于使用了由不将原料中的任何一种成分作为填充物含有的半导体接合保护用玻璃复合物构成的层，因此当形成覆盖沟道内面的由半导体接合保护用玻璃复合物构成的层时，能够均一地形成该由半导体接合保护用玻璃复合物构成的层。
另外，根据本发明中的树脂封装型半导体装置及其制造方法，由于使用实质上不含有Li、Na、K的玻璃复合物，因此，从后述的实施例（评价项目9）也可知，即使在玻璃复合物中含有B（硼），在玻璃复合物的烧制过程中B（硼）也不会从玻璃层向硅扩散，从而能够制造可靠性高的树脂封装型半导体装置。
根据本发明的树脂封装型半导体装置的制造方法，如上述那样能够制造具有较高的高温反向偏压耐量的树脂封装型半导体装置。
附图说明
图1是显示用于说明实施方式一涉及的树脂封装型半导体装置10的图；
图2是显示用于说明实施方式一中的台面型半导体元件100的图；
图3是显示用于说明实施方式一涉及的树脂封装型半导体装置10的效果的图；
图4是显示用于说明实施方式一涉及的树脂封装型半导体装置的制造方法的图；
图5是显示用于说明实施方式一涉及的树脂封装型半导体装置的制造方法的图；
图6是显示用于说明实施方式二中的台面型半导体元件102的图；
图7是显示用于说明实施方式二涉及的树脂封装型半导体装置的制造方法的图；
图8是显示用于说明实施方式二涉及的树脂封装型半导体装置的制造方法的图；
图9是显示实施例的条件及结果的图表；
图10是显示平均线膨胀系数的测定结果的一例的图；
图11是用于说明初步评价中在玻璃层124的内部产生的泡b的图；
图12是用于说明正式评价中在玻璃层124的内部产生的泡b的照片；
图13是显示实施例中的反向电流的图；
图14是显示高温反向偏压试验结果的图；
图15是显示从硅表面向深度方向的杂质浓度的图；
图16是显示18个级别的组成及结果的图表；
图17是显示用于说明变形例中的台面型半导体元件200的图；以及
图18是显示用于说明以往的台面型半导体元件900的图。
具体实施方式
以下，基于附图所示的实施方式对本发明的树脂封装型半导体装置以及树脂封装型半导体装置的制造方法进行说明。
＜实施方式一＞
1.树脂封装型半导体装置
图1是显示用于说明实施方式一涉及的树脂封装型半导体装置10的图。图1（a）是树脂封装型半导体装置10的斜视图，图1（b）是从树脂封装型半导体装置10去除了树脂后的平面图，图1（c）是从树脂封装型半导体装置10去除了树脂后的侧面图。
图2是显示用于说明实施方式一中的台面型半导体元件100的图。
实施方式一涉及的树脂封装型半导体装置10，如图1所示，包括台面型半导体元件100，以及封装台面型半导体元件100的铸模用树脂40。台面型半导体元件100被放置在由引脚（lead）21、引脚22及下垫板(die pat)23所构成的引线框架（lead frame）20中的下垫板23上。台面型半导体元件100的一个电极通过下垫板23与引脚21相连接，台面型半导体元件100的另一个电极通过铝（Al）线(wire)30与引 脚22相连接。
台面型半导体元件100，如图2所示，包括在包围台面区域A的外围锥形区域B具有PN结露出部C的台面型半导体基体108，以及至少覆盖外围锥形区域B的玻璃层124。外围锥形区域B被玻璃层124直接覆盖。
台面型半导体基体108具有n－型半导体层110、通过从n－型半导体层110一侧的表面扩散p型杂质而形成的p＋型半导体层112、以及通过从n－型半导体层110另一侧的表面扩散n型杂质而形成的n＋型半导体层114。台面型半导体元件100是PN二极管（diode）。另外，在图2中，符号134表示阳极（anode）电极层，符号136表示阴极（cathode）电极层。
实施方式一涉及的树脂封装型半导体装置10的特征在于台面型半导体元件100具有实质上不含有铅的玻璃层作为玻璃层124。并且，作为这样的玻璃层，使用在形成了覆盖外围锥形区域的由半导体接合保护用玻璃复合物构成的层后通过烧制该由半导体接合保护用玻璃复合物构成的层而形成的玻璃层。
在实施方式一涉及的树脂封装型半导体装置10中，作为这样的半导体接合保护用玻璃复合物，是使用由一种玻璃微粒构成的半导体接合保护用玻璃复合物，该玻璃微粒是通过将一种原料熔融而获得的熔液制造而成，该原料以下述的含量至少含有SiO2，Al2O3，B2O3，ZnO，以及CaO、BaO和MgO中的至少两种碱土金属氧化物，且实质上不含有Pb，As，Sb，Li，Na，K，并且不将上述原料中的任何一种成分作为填充物含有，
SiO2的含量：49.5mol%～64.3mol%，
Al2O3的含量：3.7mol%～14.8mol%，
B2O3的含量：8.4mol%～17.9mol%，
ZnO的含量：3.9mol%～14.2mol%，
碱土金属氧化物的含量：7.4mol%～12.9mol%。
并且，作为这样的半导体接合保护用玻璃复合物，较理想的是使用50℃～550℃的温度范围内的平均线膨胀系数在3.33×10-6～4.13×10-6这一范围内的半导体接合保护用玻璃复合物，更理想的是使用50℃～550℃的温度范围内的平均线膨胀系数在3.38×10-6～4.08×10-6这一范围内的半导体接合保护用玻璃复合物。
另外，作为这样的半导体接合保护用玻璃复合物，较理想的是使用SiO2的含量和B2O3含量的合计值在65mol%～75mol%这一范围内的半导体接合保护用玻璃复合物。
作为原料，较理想的是使用实质上不含有P的原料。
另外，作为原料，较理想的是使用实质上不含有Bi的原料。
对于玻璃层，较理想的是通过在900℃以下的温度下烧制由上述半导体接合保护用玻璃复合物构成的层而形成的玻璃层。
当为后者时，作为半导体接合保护用玻璃复合物，较理想的是使用实质上不含有作为脱泡剂的多价元素（例如V、Mn、Sn、Ce、Nb及Ta）的半导体接合保护用玻璃复合物。
当含有CaO、BaO及MgO中的全部作为碱土金属氧化物时，较理想的是CaO的含量在2.0mol～5.3mol%的范围内，BaO的含量在2.6mol～5.3mol%的范围内，MgO的含量在1.0mol～2.3mol%的范围内。
当仅含有CaO、BaO及MgO中的CaO和BaO作为碱土金属氧化物时，较理想的是CaO的含量在2.0mol～7.6mol%的范围内，BaO的含量在3.7mol～5.9mol%的范围内。
作为半导体接合保护用玻璃复合物，也可以使用还含有由从镍氧化物、铜氧化物、锰氧化物及锆氧化物构成的群中选择出的至少一种金属氧化物的半导体接合保护用玻璃复合物。
在这种情况下，较理想的是由从镍氧化物、铜氧化物、锰氧化物及锆氧化物构成的群中选择出的至少一种金属氧化物的含量在0.01mol～2.0mol%的范围内。
2.树脂封装型半导体装置的效果
图3是显示用于说明实施方式一涉及的树脂封装型半导体装置10的效果的图。图3（a）是显示对实施方式一涉及的树脂封装型半导体装置10施加了反向电压时的状态的图，图3（b）是显示对比较例涉及的树脂封装型半导体装置施加了反向电压时的状态的图。另外，图3中虚线表示耗尽层的前端部。比较例 涉及的树脂封装型半导体装置是将以往的台面型半导体元件900用树脂铸模而形成的树脂封装型半导体装置。另外，图3（b）中的BT试验后指的是高温反向偏压试验后。
根据实施方式一涉及的树脂封装型半导体装置10，因为台面型半导体元件100具有由电容率比含铅玻璃低的无铅玻璃（不含铅的玻璃）构成的玻璃层作为玻璃层124，所以不会像比较例涉及的树脂封装型半导体装置那样当进行高温反向偏压试验时在铸模树脂与玻璃层的交界面以及玻璃层与半导体层的交界面诱发高密度的离子（参照图3），这样就能够与以往相比减小在高温反向偏压试验中增大的漏电流，进一步，与将以往的使用以硅酸铅为主要成分的玻璃材料而获得的半导体装置用树脂铸模而形成的树脂封装型半导体装置相比，能够提高高温反向偏压耐量。
其结果，实施方式一涉及的树脂封装型半导体装置10虽然是一种与以往的树脂封装型半导体装置同样具有将台面型半导体元件用树脂铸模而形成的结构，但还是一种具有比以往的树脂封装型半导体装置更高的高温反向偏压耐量的树脂封装型半导体装置。即、实施方式一涉及的树脂封装型半导体装置10既是一种将台面型半导体元件用树脂铸模而形成的树脂封装型半导体装置，还是一种具有比以往的树脂封装型半导体装置更高的高温反向偏压耐量的树脂封装型半导体装置。
另外，根据实施方式一涉及的树脂封装型半导体装置10，由于是通过烧制由一种半导体接合保护用玻璃复合物构成的层来形成玻璃层，所述半导体接合保护用玻璃复合物由一种玻璃微粒构成，该玻璃微粒是通过将一种原料熔融而获得的熔液制造而成，该原料以上述的含量至少含有SiO2，Al2O3，B2O3，ZnO，以及CaO、BaO和MgO中的至少两种碱土金属氧化物，因此，从后述的实施例（评价项目4）也可知，能够使得50℃～550℃这一温度范围内的平均线膨胀系数接近硅的线膨胀系数（例如3.33×10-6～4.13×10-6）。所以，能够在很大程度上减小工序中晶片的弯曲，从而能够使用薄型晶片制造正向特性优良的树脂封装型半导体装置，另外，将玻璃层的厚度增厚则能够制造反向特性优良的树脂封装型半导体装置。
另外，根据实施方式一涉及的树脂封装型半导体装置10，由于是通过烧制由一种半导体接合保护用玻璃复合物构成的层来形成玻璃层，所述半导体接合保护用玻璃复合物由一种玻璃微粒构成，该玻璃微粒是通过将一种原料熔融而获得的熔液制造而成，该原料以上述的含量至少含有SiO2，Al2O3，B2O3，ZnO，以及CaO、BaO和MgO中的至少两种碱土金属氧化物，因此，从后述的实施例（评价项目2）也可知，能够以比较低的温度进行玻璃层的烧制，所以在玻璃层的烧制过程中玻璃层难以结晶化，从而能够稳定地制造反向漏电流低，并且具有较高的高温反向偏压耐量的树脂封装型半导体装置。
另外，根据实施方式一涉及的树脂封装型半导体装置10，由于是通过对由不将原料中的任何一种成分作为填充物含有的半导体接合保护用玻璃复合物构成的层进行烧制来形成玻璃层，因此当形成覆盖沟道内面的由半导体接合保护用玻璃复合物构成的层时，能够均一地形成该由半导体接合保护用玻璃复合物构成的层。
另外，根据实施方式一涉及的树脂封装型半导体装置10，由于使用实质上不含有Li、Na、K的玻璃复合物，因此，从后述的实施例（评价项目9）也可知，即使在玻璃复合物中含有B（硼），在玻璃复合物的烧制过程中B（硼）也不会从玻璃层向硅扩散，从而能够制造可靠性高的树脂封装型半导体装置。
3.树脂封装型半导体装置的制造方法
实施方式一涉及的树脂封装型半导体装置10能够通过以下的方法（实施方式一涉及的树脂封装型半导体装置的制造方法）来制造。
图4和图5是显示用于说明实施方式一涉及的树脂封装型半导体装置的制造方法的图。图4（a）～图4（d）和图5（a）～图5（d）为各工序图。
实施方式一涉及的树脂封装型半导体装置的制造方法，如图4和图5所示，依次实施：“半导体基板准备工序”、“沟道形成工序”、“玻璃层形成工序”，“光致抗蚀剂（photoresist）形成工序”、“氧化膜去除工序”、“粗面化区域形成工序”、“电极形成工序”、“半导体基板切断工序”及“树脂封装工序”。下面依工序顺序对实施方式一涉及的树脂封装型半导体装置的制造方法进行说明。
（a）半导体基板准备工序
首先，通过从n－型半导体层（n－型硅基板）110一侧的表面扩散p型杂质形成p＋型半导体层112，通 过从另一侧的表面扩散n型杂质形成n＋型半导体层114，从而形成具有与主面平行的PN结的半导体基板。之后，通过热氧化在p＋型半导体层112和n＋型半导体层114的表面形成氧化膜116、118（参照图4（a））。
（b）沟道形成工序
其次，通过光刻法，在氧化膜116的预定部位形成预定的开口部。在氧化膜的蚀刻（etching）后，继续进行半导体基板的蚀刻，从而从半导体基板一侧的表面形成深度超过PN结的沟道120（参照图4（b））。
（c）玻璃层形成工序
其次，在沟道120的表面，通过电泳法在沟道120的内面及其近旁的半导体基板表面上形成由半导体接合保护用玻璃复合物构成的层的同时，通过烧制该由半导体接合保护用玻璃复合物构成的层来形成钝化用的玻璃层124（参照图4（c））。因此，沟道120内部的PN结露出部成为被玻璃层124直接覆盖的状态。另外，如上所述，作为玻璃复合物可以使用实质上不含铅的各种玻璃复合物。
并且，作为这样的半导体接合保护用玻璃复合物，是使用由一种玻璃微粒构成的半导体接合保护用玻璃复合物，该玻璃微粒是通过将一种原料熔融而获得的熔液制造而成，该原料以下述的含量至少含有SiO2，Al2O3，B2O3，ZnO，以及CaO、BaO和MgO中的至少两种碱土金属氧化物，且实质上不含有Pb，As，Sb，Li，Na，K，并且不将上述原料中的任何一种成分作为填充物含有，
SiO2的含量：49.5mol%～64.3mol%，
Al2O3的含量：3.7mol%～14.8mol%，
B2O3的含量：8.4mol%～17.9mol%，
ZnO的含量：3.9mol%～14.2mol%，
碱土金属氧化物的含量：7.4mol%～12.9mol%。
（d）光致抗蚀剂形成工序
其次，形成覆盖玻璃层124的表面的光致抗蚀剂126（参照图4（d））。
（e）氧化膜去除工序
其次，以光致抗蚀剂126为掩膜（mask）进行氧化膜116的蚀刻，去除形成镀镍电极膜的部位130上的氧化膜116（参照图5（a））。
（f）粗面化区域形成工序
其次，对形成镀镍电极膜的部位130上的半导体基体表面进行粗面化处理，形成用于提高镀镍电极与半导体基板的密接性的粗面化区域132（参照图5（b））。
（g）电极形成工序
其次，对半导体基板进行镀镍，在粗面化区域132上形成阳极电极134的同时，在半导体基板另一侧的表面上形成阴极电极136（参照图5（c））。
（h）半导体基板切断工序
其次，通过切割（dicing）等在玻璃层124的中央部将半导体基体切断，将半导体基体切片（chip）化，从而制造台面型半导体元件（PN二极管）100（参照图5（d））。
（i）树脂封装工序
其次，通过在没有图示的引线框架（参照图1）中的下垫板23上安装台面型半导体元件100，从而将台面型半导体元件100一侧的电极与引脚21连接的同时，用铝线30将台面型半导体元件100另一侧的电极与引脚22连接。之后，把它们放入没有图示的树脂封装用模具后，把铸模用树脂注入到模具中并使其硬化，制造树脂封装型半导体装置。只要将树脂封装型半导体装置从模具中取出，就得到了实施方式一涉及的树脂封装型半导体装置10。
按以上方法即可制造实施方式一涉及的树脂封装型半导体装置10。
＜实施方式二＞
图6是显示用于说明实施方式二中的台面型半导体元件102的图。
实施方式二涉及的树脂封装型半导体装置（没有图示）基本具有与实施方式一涉及的树脂封装型半导体装置10相同的结构，但台面型半导体元件的结构与实施方式一涉及的树脂封装型半导体装置10中的不 同。即、在实施方式二的台面型半导体元件102中，如图6所示，外围锥形区域B是通过绝缘层121被玻璃层124所覆盖的。
这样，虽然实施方式二涉及的树脂封装型半导体装置中的台面型半导体元件的结构与实施方式一涉及的树脂封装型半导体装置10不同，但是因为与实施方式一涉及的树脂封装型半导体装置10的情况同样，台面型半导体元件102也具有由电容率比含铅玻璃低的无铅玻璃（不含铅的玻璃）构成的玻璃层作为玻璃层124，所以当进行高温反向偏压试验时在铸模树脂与玻璃层的交界面以及玻璃层与半导体层的交界面不会有高密度的离子被诱发，这样就能够与以往相比减小在高温反向偏压试验中增大的漏电流。
其结果，实施方式二涉及的树脂封装型半导体装置虽然是一种与以往的树脂封装型半导体装置同样具有将台面型半导体元件用树脂铸模而形成的结构，但还是一种具有比以往的树脂封装型半导体装置更高的高温反向偏压耐量的树脂封装型半导体装置。即、实施方式二涉及的树脂封装型半导体装置既是一种将台面型半导体元件用树脂铸模而制成的树脂封装型半导体装置，还是一种具有比以往的树脂封装型半导体装置更高的高温反向偏压耐量的树脂封装型半导体装置。
另外，根据实施方式二涉及的树脂封装型半导体装置，由于是通过烧制由一种半导体接合保护用玻璃复合物构成的层来形成玻璃层，所述半导体接合保护用玻璃复合物由一种玻璃微粒构成，该玻璃微粒是通过将一种原料熔融而获得的熔液制造而成，该原料以上述的含量至少含有SiO2，Al2O3，B2O3，ZnO，以及CaO、BaO和MgO中的至少两种碱土金属氧化物，因此与实施方式一涉及的树脂封装型半导体装置10同样能够使得50℃～550℃这一温度范围内的平均线膨胀系数接近硅的线膨胀系数（例如3.33×10-6～4.13×10-6）。所以，能够在很大程度上减小工序中晶片的弯曲，从而能够使用薄型晶片制造正向特性优良的树脂封装型半导体装置，另外，将玻璃层的厚度增厚则能够制造反向特性优良的树脂封装型半导体装置。
另外，根据实施方式二涉及的树脂封装型半导体装置，由于是通过烧制由一种半导体接合保护用玻璃复合物构成的层来形成玻璃层，所述半导体接合保护用玻璃复合物由一种玻璃微粒构成，该玻璃微粒是通过将一种原料熔融而获得的熔液制造而成，该原料以上述的含量至少含有SiO2，Al2O3，B2O3，ZnO，以及CaO、BaO和MgO中的至少两种碱土金属氧化物，因此与实施方式一涉及的树脂封装型半导体装置10同样能够以比较低的温度进行玻璃层的烧制，所以在玻璃层的烧制过程中玻璃层难以结晶化，从而就能稳定地够制造反向漏电流低，并且具有较高的高温反向偏压耐量的树脂封装型半导体装置。
另外，根据实施方式二涉及的树脂封装型半导体装置，由于是通过对由不将原料中的任何一种成分作为填充物含有的半导体接合保护用玻璃复合物构成的层进行烧制来形成玻璃层，因此与实施方式一涉及的树脂封装型半导体装置10同样，当形成覆盖沟道内面的由半导体接合保护用玻璃复合物构成的层时，能够均一地形成该由半导体接合保护用玻璃复合物构成的层。
另外，根据实施方式二涉及的树脂封装型半导体装置，由于使用实质上不含有Li、Na、K的玻璃复合物，因此，从后述的实施例（评价项目9）也可知，即使在玻璃复合物中含有B（硼），在玻璃复合物的烧制过程中B（硼）也不会从玻璃层向硅扩散，从而能够制造可靠性高的树脂封装型半导体装置。
另外，根据实施方式二涉及的树脂封装型半导体装置，因为外围锥形区域B是通过绝缘层121被玻璃层124所覆盖的，所以可以获得在烧制工序中难以产生气泡的效果以及能够将树脂封装型半导体装置的反向漏电流进一步降低的效果。
实施方式二涉及的树脂封装型半导体装置可以通过以下的方法（实施方式二涉及的树脂封装型半导体装置的制造方法）制造。
图7和图8是显示用于说明实施方式二涉及的树脂封装型半导体装置的制造方法的图。图7（a）～图7（d）和图8（a）～图8（d）为各工序图。
实施方式二涉及的树脂封装型半导体装置的制造方法，如图7和图8所示，依次实施：“半导体基板准备工序”、“沟道形成工序”、“绝缘层形成工序”、“玻璃层形成工序”，“光致抗蚀剂形成工序”、“氧化膜去除工序”、“粗面化区域形成工序”、“电极形成工序”、“半导体基板切断工序”及“树脂封装工序”。下面依工序顺序对实施方式二涉及的树脂封装型半导体装置的制造方法进行说明。
（a）半导体基板准备工序
首先，通过从n－型半导体层（n－型硅基板）110一侧的表面扩散p型杂质形成p＋型半导体层112，通过从另一侧的表面扩散n型杂质形成n＋型半导体层114，从而形成具有与主面平行的PN结的半导体基板。之后，通过热氧化在p＋型半导体层112和n＋型半导体层114的表面形成氧化膜116、118。
（b）沟道形成工序
其次，通过光刻法，在氧化膜116的预定部位形成预定的开口部。在氧化膜的蚀刻后，继续进行半导体基板的蚀刻，从而从半导体基板一侧的表面形成深度超过PN结的沟道120（参照图7（a））。
（c）绝缘层形成工序
其次，通过使用干氧（DryO2）的热氧化法，在沟道120的内面形成由硅氧化膜构成的绝缘层121（参照图7（b））。将绝缘层121的厚度设定在5nm～60nm的范围内（例如20nm）。绝缘层的形成是通过把半导体基体放进扩散炉后，在流通氧气和900℃温度的条件下处理10分钟而进行的。当绝缘层121的厚度未满5nm时，可能不能获得反向电流降低的效果，而当绝缘层121的厚度超过60nm时，在随后的玻璃层形成工序中可能会有不能通过电泳法形成由玻璃复合物构成的层的情况。
（d）玻璃层形成工序
其次，通过电泳法在沟道120的内面及其近旁的半导体基板表面上形成由玻璃复合物构成的层的同时，通过烧制该由玻璃复合物构成的层来形成钝化用的玻璃层124（参照图7（c））。作为半导体接合保护用玻璃复合物，使用与实施方式一相同的半导体接合保护用玻璃复合物。
另外，当在沟道120的内面形成由玻璃复合物构成的层时，是形成将沟道120的内面通过绝缘层121覆盖的由玻璃复合物构成的层。因此，沟道120内部的PN结露出部成为通过绝缘层121被玻璃层124所覆盖的状态。
（e）光致抗蚀剂形成工序
其次，形成覆盖玻璃层124的表面的光致抗蚀剂126（参照图7（d））。
（f）氧化膜去除工序
其次，以光致抗蚀剂126为掩膜进行氧化膜116的蚀刻，去除形成镀镍电极膜的部位130的氧化膜116（参照图8（a））。
（g）粗面化区域形成工序
其次，对形成镀镍电极膜的部位130的半导体基板表面进行粗面化处理，形成用于提高镀镍电极和半导体基板的密接性的粗面化区域132（参照图8（b））。
（h）电极形成工序
其次，对半导体基板进行镀镍，在粗面化区域132上形成阳极电极134的同时，在半导体基板另一侧的表面形成阴极电极136（参照图8（c））。
（i）半导体基板切断工序
其次，通过切割等在玻璃层124的中央部将半导体基体切断，将半导体基体切片化，从而制成台面型半导体元件（PN二极管）102（参照图8（d））。
（j）树脂封装工序
其次，通过在没有图示的引线框架（参照图1）中的下垫板23上安装台面型半导体元件102，从而将台面型半导体元件102一侧的电极与引脚21连接的同时，用铝线30将台面型半导体元件102另一侧的电极与引脚22连接。之后，把它们放入没有图示的树脂封装用模具后，把铸模用树脂注入到模具中并使其硬化，从而制造树脂封装型半导体装置。只要将这个树脂封装型半导体装置从模具中取出，就得到了实施方式二涉及的树脂封装型半导体装置。
按以上方法即可制造实施方式二涉及的树脂封装型半导体装置。
＜实施例＞
1.试料的制备
图9是显示实施例的条件及结果的图表。按实施例1～8以及比较例1～4所示的组成比（参照图9） 调配原料，将其用混合机充分搅拌，之后将该混合后的原料放入在电炉中上升至预定温度（1350℃～1550℃）的白金坩埚中，熔融2小时。之后，使熔液流出至水冷辊，获得薄片状的玻璃片（glass flake）。然后将该玻璃片用球磨机（ball mill）粉碎至平均粒径为5μm的粉末，获得粉末状的玻璃复合物。
另外，在实施例中使用的原料为SiO2、Al2O3、H3BO3、ZnO、CaCO3、BaCO3、MgO、NiO（镍氧化物）、ZrO2、PbO、K2CO3及Na2CO3。
2.评价
对通过上述方法获得的各玻璃复合物进行以下评价项目的评价。另外，关于评价项目1～9中的评价项目5、7、8，实施例1～6是在半导体基体上通过绝缘层形成玻璃层，实施例7～8以及比较例1～4是在半导体基体上直接形成玻璃层，玻璃层的烧制是在800℃～900℃的温度下进行，烧制时间为15分钟。另外，比较例1中的玻璃复合物是以往的以硅酸铅为主要成分的玻璃复合物。另外，比较例2中的玻璃复合物是以往已知的无铅的玻璃复合物（市售的钝化用的无铅玻璃）。另外，比较例3中的玻璃复合物与实施例3中的玻璃复合物相同。另外，比较例4中的玻璃复合物是同时含有硼和碱土金属的玻璃复合物（SiO2-B2O3-K2O-Na2O系玻璃复合物）。
（1）评价项目1（环境负荷）
从环境负荷的观点来看，对不含有铅成分的评价为“○”（表示“好”），而对含有铅成分的评价为“×”（表示“不好”）。
（2）评价项目2（烧制温度）
如果烧制温度过高，则在制造中会给半导体装置带来较大影响，因而对烧制温度在900℃以下的评价为“○”，而对烧制温度超过900℃的评价为“×”。
（3）评价项目3（耐药品性）
当玻璃复合物对王水和电镀液均表现出难溶性时评价为“○”，当对王水和电镀液中的至少一种表现出可溶性时则评价为“×”。
（4）评价项目4（平均线膨胀系数）
用上述“1.试料的制备”栏中获得的熔液制作薄片状的玻璃板，然后使用该薄片状的玻璃板测定50℃～550℃的玻璃复合物的平均线膨胀系数。平均线膨胀系数的测定是使用岛津制作所制造的热机械分析装置TMA-60，以长度为20mm的硅单晶作为标准试料，通过全膨胀测定法（升温速度10℃/分）来进行的。
图10是显示平均线膨胀系数的测定结果的一例的图。图10（a）是显示实施例3涉及的半导体接合保护用玻璃复合物的测定结果的图，图10（b）是显示比较例1涉及的半导体接合保护用玻璃复合物的测定结果的图。当50℃～550℃的玻璃复合物的平均线膨胀系数与硅的平均线膨胀系数(3.73×10－6)之间的差在0.4×10－6以下时评价为“○”，当该差超过0.4×10－6时则评价为“×”。另外，在图9的评价项目4这一栏中，括弧内的数字显示的是在50℃～550℃下的玻璃复合物的平均线膨胀系数乘以106的值。
（5）评价项目5（有无结晶化）
通过与实施方式一涉及的半导体装置的制造方法相同的方法制造半导体装置（PN二极管）。然后在这个制造过程中，如果没有发生结晶化而完成了玻璃化则评价为“○”，如果由于结晶化而没有完成玻璃化则评价为“×”。
（6）评价项目6（有无产生泡）
通过与实施方式一（实施例7、8及比较例1～4）以及实施方式二（实施例1～6）涉及的半导体装置的制造方法相同的方法制作半导体装置（PN二极管），观察在玻璃层124的内部（特别是与半导体基体的交界面近旁）是否产生了泡（初步评价）。另外，在10mm见方的半导体基体上涂敷实施例1～8和比较例1～4涉及的玻璃复合物从而形成由玻璃复合物构成的层，同时通过烧制该由玻璃复合物构成的层来形成玻璃层，观察在玻璃层的内部（特别是与半导体基体的交界面近旁）是否产生了泡（正式评价）。
图11是用于说明初步评价中在玻璃层124内部产生的泡b的图。图11（a）是未产生泡b时的半导体装置的截面图，图11（b）是产生了泡b时的半导体装置的截面图。图12是用于说明正式评价中在玻璃层 124内部产生的泡b的照片。图12（a）是将未产生泡b时的半导体基体与玻璃层的交界面放大显示的图，图12（b）是将产生了泡b时的半导体基体与玻璃层的交界面放大显示的图。通过实验结果明确了初步评价的结果与本发明的评价结果有着良好的对应关系。另外，在正式评价中，当在玻璃层的内部未产生直径在50μm以上的泡时评价为“○”，当在玻璃层的内部产生了1～20个直径在50μm以上的泡时评价为“△”（表示“不太好”），当在玻璃层的内部产生了21个以上直径在50μm以上的泡时则评价为“×”。
（7）评价项目7（反向漏电流）
通过与实施方式一（在实施例7、8及比较例1～4）以及实施方式二（实施例1～6）涉及的半导体装置的制造方法相同的方法制作半导体装置（PN二极管），测定制成的半导体装置的反向电流。图13是显示实施例中的反向漏电流的图。其中，图13（a）是显示实施例3中的反向漏电流的图。图13（b）是显示实施例8中的反向漏电流的图。其结果是，在半导体基板上通过绝缘层形成了玻璃层的实施例3的树脂封装型半导体装置中，如图13（a）所示，当施加600V的反向电压VR时，反向漏电流在1μA以下。另外，在半导体基板上直接形成了玻璃层的实施例8的树脂封装型半导体装置中，如图13（b）所示，当施加600V的反向电压VR时，反向漏电流在10μA以下。当施加600V的反向电压VR时，如果反向漏电流IR在10μA以下则评价为“○”，如果反向漏电流IR超过10μA则评价为“×”。
（8）评价项目8（高温反向偏压耐量）
将通过与实施方式一（实施例7、8及比较例1～4）以及实施方式二（实施例1～6）涉及的树脂封装型半导体装置的制造方法相同的方法制造的半导体装置用树脂铸模从而形成树脂封装型半导体装置，对这个树脂封装型半导体装置进行高温反向偏压试验，从而测定高温反向偏压耐量。高温反向偏压耐量的测定是通过向温度条件被设定为175℃的恒温槽和高温反向偏压试验机中投入试料后，在对阳极电极和阴极电极之间施加600V的电压的状态下，总共经过20小时且每5分钟测定一次反向电流来进行的。
图14是显示高温反向偏压试验结果的图。在图14中，实线表示的是使用实施例4中的玻璃复合物制成的试料的反向漏电流，虚线表示的是使用比较例1中的玻璃复合物制成的试料的反向漏电流。如图14所示，明确了对于使用比较例1中的玻璃复合物制成的试料，反向漏电流在高温反向偏压试验开始后随着温度上升而增大后，随着时间的经过反向漏电流继续增大，并在高温反向偏压试验开始后经过3个小时时达到了预定的反向漏电流的值，因此结束了高温反向偏压试验。还明确了与此相对，对于使用实施例4涉及的玻璃复合物制成的试料，反向漏电流在高温反向偏压试验开始后随着温度的上升而增大后，反向漏电流几乎不再增大。如上，如果在高温反向偏压试验开始后反向漏电流随着温度的上升而增大后反向漏电流几乎不再增大，则评价为“○”，如果在高温反向偏压试验开始后反向漏电流随着温度的上升而增大后反向漏电流还随着时间的经过而继续增大，则评价为“×”。
（9）评价项目9（有无来自玻璃层的硼的扩散）
在n型硅基板（杂质浓度：2.0×1014cm-3）的表面上通过电泳法形成了玻璃复合物层后，将其在800℃的湿润氧气气氛中烧制从而形成玻璃层。作为玻璃复合物使用的是实施例1中的玻璃复合物和比较例4中的玻璃复合物。之后，通过氟酸去除玻璃层从而使n型硅基板的表面露出。之后，在从n型硅的表面沿深度方向，使用扩展电阻测定装置（日本SSM株式会社制造：SSM2000）来测定SRP分布（Spreading Resistance Profiler），并从获得的扩展电阻计算出杂质浓度。
图15是显示从硅表面沿深度方向的杂质浓度分布的图。在图15中，实线表示的是使用实施例1中的玻璃复合物制成的试料的杂质浓度分布；虚线表示的是使用比较例4中的玻璃复合物制成的试料的杂质浓度分布。从图15中明确了：在使用比较例4中的玻璃复合物制成的试料的硅表面形成了10nm深的p型杂质层。这表示在同时含有B（硼）和碱金属的玻璃复合物中，在玻璃复合物的烧制过程中，B（硼）会从玻璃层向硅扩散。也明确了与此相对，在使用实施例1中的玻璃复合物制成的试料的硅表面没有形成p型杂质层。这表示在不含有碱金属的玻璃复合物中，即使是在含有例如B（硼）的情况下，在玻璃复合物的烧制过程中，B（硼）也不会从玻璃层向硅中扩散。因此，当玻璃复合物为虽然含有B（硼）但在玻璃复合物的烧制过程中B（硼）不会从玻璃层向硅中扩散的玻璃复合物时，评价为“○”，而当玻璃复合物为在复合物的烧制过程中B（硼）会从玻璃层向硅中扩散的玻璃复合物时，评价为“×”。
（10）综合评价
当上述评价项目1～9的各评价中没有“△”或“×”时评价为“○”，而当在各评价中至少有一个“△”或“×”时则评价为“×”。
3.评价结果
从图9也可知，比较例1～4都在某些评价项目中有“×”的评价，因此得到了“×”的综合评价。即，比较例1在评价项目1、4、8中得到了“×”的评价。另外，比较例2在评价项目3、4中得到了“×”的评价，另外，比较例3在评价项目6中得到了“×”的评价，另外，比较例4在评价项目4、7、9中得到了“×”的评价。
与此相对，实施例1～8涉及的玻璃复合物在所有的评价项目（评价项目1～9）中均被评价为“○”，因此明确了实施例1～8涉及的玻璃复合物都可以制造出具有比以往的树脂封装型半导体装置更高的高温反向偏压耐量的树脂封装型半导体装置。另外，还明确了能够制造出满足以下条件的树脂封装型半导体装置：（a）能够在合适的温度（例如900℃以下）下进行烧制；（b）能够承受对在工序中使用的药品（例如王水和电镀液）；（c）具有接近硅的线膨胀系数的线膨胀系数（特别是在50℃～550℃下的平均线膨胀系数接近硅的线膨胀系数；（d）在玻璃化的过程中不会结晶化；（e）可以抑制在烧制玻璃层的过程中在与半导体基体的交界面产生泡的现象从而可以抑制半导体装置的反向耐压特性劣化等事态的发生；（f）因此能够将NiO（镍氧化物）的添加量抑制在2.0mol%以下；（g）反向漏电流低；并且（h）虽然使用含有B（硼）的半导体接合保护用玻璃复合物但在半导体接合保护用玻璃复合物的烧制中B（硼）不会从玻璃层向硅中扩散。
另外，通过其他实验还明确了与使用实施例7～8涉及的玻璃复合物通过实施方式二中的制造方法制成的树脂封装型半导体装置相比，使用实施例1～6涉及的玻璃复合物通过实施方式二中的制造方法制成的树脂封装型半导体装置能够在更宽的烧制条件下形成反向电流低的树脂封装型半导体装置。
另外，通过其他实验还明确了与实施例7～8涉及的玻璃复合物相比，实施例1～6涉及的玻璃复合物在烧制由玻璃复合物构成的层从而形成玻璃层的过程中更难以在硅基板与玻璃层的交界面产生泡。
＜预备实验＞
另外，在决定上述实施例1～8的组成时，实施18个级别的预备实验，把这个结果作为参考。图16是显示18个级别的组成及结果的图表。通过图16明确了以下（1）～（4）这四条事项：
（1）从玻璃化过程中结晶化的难易度的观点来看，SiO2的含量和B2O3的含量的合计值较小的有难以结晶化的倾向，Al2O3的含量较大的有难以结晶化的倾向，ZnO的含量较小的有难以结晶化的倾向，碱土金属氧化物(图16中的RO合计)的含量较大的有难以结晶化的倾向。
（2）从50℃～550℃这一温度范围内的平均线膨胀系数α的观点来看，明确了SiO2的含量和B2O3的含量的合计值较大的有α变小的倾向，Al2O3的含量较大的有α变小的倾向。另外，关于ZnO，明确了ZnO含量较大的有α变小的倾向，但由于α变小是由于结晶化，因此可以认为ZnO含量小的有利于实现玻璃化。
（3）从玻璃化转变温度Tg来看，SiO2的含量和B2O3的含量的合计值较小的有Tg降低的倾向，SiO2的含量对于B2O3的含量的比例较大的有Tg降低的倾向，Al2O3的含量较小的有Tg降低的倾向，ZnO的含量较大的有Tg降低的倾向。
（4）从屈服点（软化温度）Ts的观点来看，SiO2的含量和B2O3的含量的合计值较小的有Ts降低的倾向，SiO2的含量对于B2O3的含量的比例较大的有Ts降低的倾向，BaO的含量较大的有Ts降低的倾向。
以上，基于上述实施方式对本发明的树脂封装型半导体装置及其制造方法进行了说明，但本发明并不以此为限，只要是不脱离其主旨的范围内均可以实施，例如还可以是如下的变形。
（1）在上述的实施方式一及实施方式二中使用了由二极管（PN二极管）构成的台面型半导体元件，但本发明不限于此为。例如，也可以使用由晶闸管（thyristor）构成的台面型半导体元件。另外，除了由晶闸管构成的台面型半导体元件，PN结露出的所有半导体装置（例如，功率MOSFET、IGBT等）都适用于本发明。
图17是显示用于说明变形例中的台面型半导体元件200的图。
变形例涉及的树脂封装型半导体装置（没有图示）基本上具有与实施方式一涉及的树脂封装型半导体装置10相同的结构，但在使用的是由晶闸管构成的台面型半导体元件这一点上，与实施方式一涉及的树脂封装型半导体装置10的情况不同。
即、变形例涉及的树脂封装型半导体装置是一种具有台面型半导体元件200和铸模用树脂的树脂封装型半导体装置，半导体元件200包括在包围台面区域的外围锥形区域具有PN结露出部的台面型半导体基体以及至少覆盖外围锥形区域的玻璃层224，铸模用树脂是用于封装台面型半导体元件200的铸模用树脂。台面型半导体元件200具有实质上不含有铅的玻璃层作为玻璃层224。
变形例中的台面型半导体元件200是晶闸管，如图17所示，包括：n－型半导体层210、被设置为与n －型半导体层210相接触的第一p＋型半导体层212、被设置为与n－型半导体层210相接触的第二p＋型半导体层214、形成在第二p＋型半导体层214表面的n＋型半导体区域216、与第一p＋型半导体层212相连接的阳极电极234、与n＋型半导体区域216相连接的阴极电极236、以及与第二p＋型半导体层214相连接的栅极（gate）电极层238。
这样，变形例涉及的树脂封装型半导体装置虽然在使用了由晶闸管构成的台面型半导体元件这一点上与实施方式一涉及的树脂封装型半导体装置10的情况不同，但由于与实施方式一涉及的树脂封装型半导体装置10同样，台面型半导体元件也具有由电容率比含铅玻璃低的无铅玻璃（不含铅的玻璃）构成的玻璃层作为玻璃层，因此，虽与以往的树脂封装型半导体装置同样具有把台面型半导体元件用树脂铸模而形成的结构，但与实施方式一涉及的树脂封装型半导体装置10同样具有比以往的树脂封装型半导体装置更高的高温反向偏压耐量的树脂封装型半导体装置。即、变形例涉及的树脂封装型半导体装置既是一种把台面型半导体元件用树脂铸模而制成的树脂封装型半导体装置，还是一种具有比以往的树脂封装型半导体装置更高的高温反向偏压耐量的树脂封装型半导体装置。
另外，根据变形例涉及的树脂封装型半导体装置，由于是通过烧制由一种半导体接合保护用玻璃复合物构成的层来形成玻璃层，所述半导体接合保护用玻璃复合物由一种玻璃微粒构成，该玻璃微粒是通过将一种原料熔融而获得的熔液制造而成，该原料以上述的含量至少含有SiO2，Al2O3，B2O3，ZnO，以及CaO、BaO和MgO中的至少两种碱土金属氧化物，因此与实施方式一涉及的树脂封装型半导体装置10同样能够使得50℃～550℃这一温度范围内的平均线膨胀系数接近硅的线膨胀系数（例如3.33×10-6～4.13×10-6）。所以，能够在很大程度上减小工序中晶片的弯曲，从而能够使用薄型晶片制造正向特性优良的树脂封装型半导体装置，另外，将玻璃层的厚度增厚则能够制造反向特性优良的树脂封装型半导体装置。
另外，根据变形例涉及的树脂封装型半导体装置，由于是通过烧制由一种半导体接合保护用玻璃复合物构成的层来形成玻璃层，所述半导体接合保护用玻璃复合物由一种玻璃微粒构成，该玻璃微粒是通过将一种原料熔融而获得的熔液制造而成，该原料以上述的含量至少含有SiO2，Al2O3，B2O3，ZnO，以及CaO、BaO和MgO中的至少两种碱土金属氧化物，因此与实施方式一涉及的树脂封装型半导体装置10同样能够在比较低的温度下进行玻璃层的烧制，所以在玻璃层的烧制过程中玻璃层难以结晶化，从而就能稳定地够制造反向漏电流低，并且具有较高的高温反向偏压耐量的树脂封装型半导体装置。
另外，根据变形例涉及的树脂封装型半导体装置，由于使用了由不将原料中的任何一种成分作为填充物含有的半导体接合保护用玻璃复合物构成的层，因此与实施方式一涉及的树脂封装型半导体装置10同样，当形成由覆盖沟道内面的由半导体接合保护用玻璃复合物构成的层时，能够均一地形成该由半导体接合保护用玻璃复合物构成的层。
（2）在上述的实施方式二中，是通过使用干氧（DryO2）的热氧化法来形成绝缘层的，但本发明并不以此为限。例如，也可以通过使用干氧和氮（DryO2+N2）的热氧化法来形成绝缘层，也可以通过使用湿氧（WetO2）的热氧化法来形成绝缘层,还可以通过使用湿氧和氮（WetO2+N2）的热氧化法来形成绝缘层。另外，也可以通过CVD来形成由硅氧化膜构成的绝缘层。进一步，还可以形成硅氧化膜以外的绝缘层（例如，由硅氮化膜构成的绝缘层）。
（3）在上述的各实施方式中，作为进行氧化膜116b的蚀刻时的掩膜使用的是光致抗蚀剂，但本发明并不以此为限。例如，也可以使用沥青（pitch）系玻璃保护膜。
（4）在上述的各实施方式中，是通过电泳法来形成由半导体接合保护用玻璃复合物构成的层，本发明但本发明并不以此为限。例如，也可以通过旋涂膜（spin-coat）法，网屏（screen）印刷法，刮匀涂装法等其他玻璃层形成方法形成由半导体接合保护用玻璃复合物构成的层。在这种情况下，作为半导体接合保护用玻璃复合物，较理想的例如是使用对在实施方式一中使用的半导体接合保护用玻璃复合物添加了有机粘合剂（binder）的半导体接合保护用玻璃复合物。
（5）在本发明的半导体装置及其制造方法中，较理想的是使用在玻璃复合物层的烧制过程中难以发生结晶化的玻璃复合物。这样，能够稳定地制造反向漏电流低的半导体装置。在这一点上，本发明与在玻璃层的烧制过程中使玻璃复合物变为高度结晶化的玻璃陶瓷体的日本特开昭和63-117929号公报中记载的技术不同。
（6）在本发明的半导体装置及其制造方法中，较理想的是使用实质上不含有Bi的原料。这样，在玻璃复合物层的烧制过程中玻璃层难以发生结晶化，从而能够稳定地制造反向漏电流低的半导体装置。在这一点上，本发明与使用含有Bi的原料的日本特表2005-525287号公报中记载的技术不同。
（7）在本发明的半导体装置及其制造方法中，较理想的是使用实质上不含有Cu的原料。这样，在玻璃复合物层的烧制过程中玻璃层就难以发生结晶化，从而就能够稳定地制造反向漏电流低的半导体装置。在这一点上，本发明与使用含有Cu的原料的日本特开2001-287984号公报中记载的技术不同。
（8）在本发明的半导体装置及其制造方法中，使用了实质上不含有Li和Pb的原料。在这一点上，本发明与使用含有Li和Pb的原料的日本特开2001-16272号公报中记载的技术不同。
（9）在日本特开昭和53-36463号公报中，记载了使用锌系玻璃（氧化锌的含量最高的玻璃）作为钝化用的玻璃层。但是，锌系玻璃的耐药品性较低（参照上述实施例2的比较例2），难以用在本发明中。
（10）在本发明的半导体装置及其制造方法中，较理想的是使用实质上不含有P的原料。这样，在玻璃复合物层的烧制过程中就防止了P(磷)从玻璃层向半导体基体扩散的情况，从而能够制造可靠性高的半导体装置。
符号说明
10…树脂封装型半导体装置，20…引线框架，21、22…引脚，23…下垫板，30…铝线，40…树脂，100、102、200…台面型半导体元件，110、910…n－型半导体层，112、912…p＋型半导体层，114、914…n＋型半导体层，116、116a、118、916…氧化膜，916a…硅氧化膜，120…沟道，121…绝缘层，124、924…玻璃层，126…光致抗蚀剂，130…形成镀镍电极膜的部位，132…粗面化区域，134、234，934…阳极电极层，136、236、936…阴极电极层，210…n－型半导体层，212…第一p＋型半导体层，214…第二p＋型半导体层，216…n＋型半导体区域，238…栅极电极。

Claims (11)

1.一种树脂封装型半导体装置，具有台面型半导体元件和铸模用树脂，所述台面型半导体元件包括在包围台面区域的外围锥形区域具有PN结露出部的台面型半导体基体以及至少覆盖所述外围锥形区域的玻璃层，所述铸模用树脂用于封装所述台面型半导体元件，所述玻璃层是在形成了覆盖所述外围锥形区域的由半导体接合保护用玻璃复合物构成的层后，通过对该由半导体接合保护用玻璃复合物构成的层进行烧制而形成的，其特征在于：
其中，所述半导体接合保护用玻璃复合物由一种玻璃微粒构成，该玻璃微粒是通过将一种原料熔融而获得的熔液制造而成，所述原料以下述的含量至少含有SiO2，Al2O3，B2O3，ZnO，以及含有CaO、BaO和MgO中的至少两种碱土金属氧化物，且实质上不含有Pb，As，Sb，Li，Na，K，并且，所述原料不将所述原料中的任何一种成分作为填充物含有，
SiO2的含量：49.5mol%～64.3mol%，
Al2O3的含量：3.7mol%～14.8mol%，
B2O3的含量：8.4mol%～17.9mol%，
ZnO的含量：3.9mol%～14.2mol%，
碱土金属氧化物的含量：7.4mol%～12.9mol%。
2.根据权利要求1所述的树脂封装型半导体装置，其特征在于：
其中，所述半导体接合保护用玻璃复合物在50℃～500℃的温度范围中的平均线膨胀系数在3.33×10-6～4.13×10-6的范围内。
3.根据权利要求2所述的树脂封装型半导体装置，其特征在于：
其中，所述半导体接合保护用玻璃复合物的SiO2的含量和B2O3的含量的合计值在65mol%～75mol%的范围内。
4.根据权利要求1所述的树脂封装型半导体装置，其特征在于：
其中，所述原料实质上不含有P。
5.根据权利要求1或4所述的树脂封装型半导体装置，其特征在于：
其中，所述原料实质上不含有Bi。
6.根据权利要求1所述的树脂封装型半导体装置，其特征在于：
其中，所述玻璃层是通过在900℃以下的温度下对由所述半导体接合保护用玻璃复合物构成的层进行烧制而形成的。
7.根据权利要求1所述的树脂封装型半导体装置，其特征在于：
其中，所述外围锥形区域被所述玻璃层直接覆盖。
8.根据权利要求1所述的树脂封装型半导体装置，其特征在于：
其中，所述外围锥形区域通过绝缘层被所述玻璃层覆盖。
9.根据权利要求8所述的树脂封装型半导体装置，其特征在于：
其中，所述半导体接合保护用玻璃复合物是实质上不含有作为脱泡剂的多价元素的半导体接合保护用玻璃复合物。
10.根据权利要求9所述的树脂封装型半导体装置，其特征在于：
其中，所述多价元素包括V、Mn、Sn、Ce、Nb及Ta。
11.一种树脂封装型半导体装置的制造方法，依次包括准备具有与主面平行的PN结的半导体基板的半导体基板准备工序，从所述半导体基板一侧的表面形成深度超过所述PN结的沟道的沟道形成工序，在形成了至少覆盖所述沟道内面的由半导体接合保护用玻璃复合物构成的层后通过对该由半导体接合保护用玻璃复合物构成的层进行烧制来形成玻璃层的玻璃层形成工序，通过沿所述沟道将所述半导体基板切断从而制作台面型半导体元件的半导体基板切断工序，以及将所述台面型半导体元件用铸模用树脂封装的树脂封装工序，其特征在于：
其中，所述半导体接合保护用玻璃复合物是由一种玻璃微粒构成的半导体接合保护用玻璃复合物，所述玻璃微粒是通过将一种原料熔融而获得的熔液制造而成，所述原料以下述的含量至少含有SiO2，Al2O3，B2O3，ZnO，以及CaO、BaO和MgO中的至少两种碱土金属氧化物，且实质上不含有Pb，As，Sb，Li，Na，K，并且不将所述原料中的任何一种成分作为填充物含有，
SiO2的含量：49.5mol%～64.3mol%，
Al2O3的含量：3.7mol%～14.8mol%，
B2O3的含量：8.4mol%～17.9mol%，
ZnO的含量：3.9mol%～14.2mol%，
碱土金属氧化物的含量：7.4mol%～12.9mol%。
CN201380003558.9A 2012-05-08 2013-04-16 树脂封装型半导体装置及其制造方法 Active CN103890935B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/JP2012/061776 WO2013168236A1 (ja) 2012-05-08 2012-05-08 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
JPPCT/JP2012/061776 2012-05-08
PCT/JP2013/061332 WO2013168521A1 (ja) 2012-05-08 2013-04-16 樹脂封止型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN103890935A CN103890935A (zh) 2014-06-25
CN103890935B true CN103890935B (zh) 2016-10-26

Family

ID=49550321

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280050751.3A Active CN104025267B (zh) 2012-05-08 2012-05-08 树脂封装型半导体装置以及树脂封装型半导体装置的制造方法
CN201380003558.9A Active CN103890935B (zh) 2012-05-08 2013-04-16 树脂封装型半导体装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201280050751.3A Active CN104025267B (zh) 2012-05-08 2012-05-08 树脂封装型半导体装置以及树脂封装型半导体装置的制造方法

Country Status (6)

Country Link
US (2) US9570408B2 (zh)
EP (1) EP2858098B1 (zh)
JP (1) JP5827397B2 (zh)
CN (2) CN104025267B (zh)
DE (1) DE112013002390B4 (zh)
WO (2) WO2013168236A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012160704A1 (ja) 2011-05-26 2012-11-29 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP5827398B2 (ja) * 2012-05-08 2015-12-02 新電元工業株式会社 半導体接合保護用ガラス組成物の製造方法、半導体装置の製造方法及び半導体装置
CN103703548B (zh) * 2012-05-08 2016-11-23 新电元工业株式会社 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置
JP7185181B2 (ja) * 2018-10-04 2022-12-07 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体被覆用材料
JP7218531B2 (ja) * 2018-10-04 2023-02-07 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体被覆用材料
JP7216323B2 (ja) * 2019-01-29 2023-02-01 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体被覆用材料
WO2021149633A1 (ja) * 2020-01-21 2021-07-29 日本山村硝子株式会社 低熱膨張性封着・被覆用ガラス
CN113921588A (zh) * 2021-09-01 2022-01-11 格力电器（合肥）有限公司 半导体器件及其制备方法
WO2024004711A1 (ja) * 2022-06-29 2024-01-04 日本電気硝子株式会社 半導体素子被覆用ガラス、半導体素子被覆用材料、及び半導体素子被覆用焼結体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57202742A (en) * 1981-06-09 1982-12-11 Toshiba Corp Glass for semiconductor coating
US5298330A (en) * 1987-08-31 1994-03-29 Ferro Corporation Thick film paste compositions for use with an aluminum nitride substrate
JPH10294473A (ja) * 1997-04-17 1998-11-04 Hitachi Ltd 面実装型半導体装置及びその製造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3355291A (en) * 1963-10-08 1967-11-28 Texas Instruments Inc Application of glass to semiconductor devices
US3392312A (en) * 1963-11-06 1968-07-09 Carman Lab Inc Glass encapsulated electronic devices
JPS5526656A (en) * 1978-08-17 1980-02-26 Hitachi Ltd Semiconductor element coverd with glass
US4199364A (en) * 1978-11-06 1980-04-22 Ppg Industries, Inc. Glass composition
JPS5571646A (en) * 1978-11-24 1980-05-29 Hitachi Ltd Glass composition
JPS5855345A (ja) * 1981-09-30 1983-04-01 Hitachi Ltd 半導体装置用ガラス組成物
JPH01186629A (ja) * 1988-01-14 1989-07-26 Rohm Co Ltd メサ型半導体素子の製造方法
JPH02163938A (ja) * 1988-12-16 1990-06-25 Fuji Electric Co Ltd 半導体素子の製造方法
US5047369A (en) 1989-05-01 1991-09-10 At&T Bell Laboratories Fabrication of semiconductor devices using phosphosilicate glasses
JP3339549B2 (ja) * 1996-10-14 2002-10-28 株式会社日立製作所 ガラス被覆半導体装置及びその製造方法
JPH1186629A (ja) 1997-09-12 1999-03-30 Mitsubishi Electric Corp イオン伝導性材料、その製造方法およびそれを用いた電池
US6171987B1 (en) * 1997-12-29 2001-01-09 Ben-Gurion University Of The Negev Cadmium-free and lead-free glass compositions, thick film formulations containing them and uses thereof
US5882986A (en) 1998-03-30 1999-03-16 General Semiconductor, Inc. Semiconductor chips having a mesa structure provided by sawing
JP2002190553A (ja) * 2000-12-21 2002-07-05 Toshiba Components Co Ltd 樹脂封止型半導体素子及びその製造方法
JP2003267750A (ja) * 2002-03-15 2003-09-25 Nihon Yamamura Glass Co Ltd 抵抗体被覆用ガラス組成物
US7740899B2 (en) 2002-05-15 2010-06-22 Ferro Corporation Electronic device having lead and cadmium free electronic overglaze applied thereto
JP4022113B2 (ja) 2002-08-28 2007-12-12 新電元工業株式会社 半導体装置の製造方法及び半導体装置
EP2398049A3 (en) * 2003-08-22 2012-12-19 The Kansai Electric Power Co., Inc. Semiconductor device and method of producing the same, and power conversion apparatus incorporating this semiconductor device
JP4736342B2 (ja) 2004-04-09 2011-07-27 株式会社村田製作所 ガラスセラミック原料組成物、ガラスセラミック焼結体およびガラスセラミック多層基板
DE102005031658B4 (de) * 2005-07-05 2011-12-08 Schott Ag Bleifreies Glas für elektronische Bauelemente
US20070154713A1 (en) * 2005-12-30 2007-07-05 3M Innovative Properties Company Ceramic cutting tools and cutting tool inserts, and methods of making the same
DE102006023115A1 (de) 2006-05-16 2007-11-22 Schott Ag Backlightsystem mit IR-Absorptionseigenschaften
DE102006062428B4 (de) * 2006-12-27 2012-10-18 Schott Ag Verfahren zur Herstellung eines mit einem bleifreien Glas passiviertenelektronischen Bauelements sowie elektronisches Bauelement mit aufgebrachtem bleifreien Glas und dessen Verwendung
JP5138401B2 (ja) * 2008-01-30 2013-02-06 Ｈｏｙａ株式会社 光学ガラス、プレス成形用ガラスゴブおよび光学素子とその製造方法ならびに光学素子ブランクの製造方法
US20120132282A1 (en) * 2010-11-30 2012-05-31 Bruce Gardiner Aitken Alkali-free high strain point glass
JP5526656B2 (ja) 2009-08-25 2014-06-18 株式会社Ｉｈｉ 防護装置及び燃焼試験設備
JP2011060857A (ja) * 2009-09-07 2011-03-24 Hitachi Maxell Ltd 集光型光発電モジュール及び集光型光発電モジュールの製造方法
JP5565747B2 (ja) * 2010-01-28 2014-08-06 日本電気硝子株式会社 半導体被覆用ガラスおよびそれを用いてなる半導体被覆用材料
TW201143152A (en) * 2010-03-31 2011-12-01 Asahi Glass Co Ltd Substrate for light-emitting element and light-emitting device employing it
JP5855345B2 (ja) 2011-03-22 2016-02-09 エア・ウォーター株式会社 タンパク質の低分子化方法
WO2012160962A1 (ja) * 2011-05-23 2012-11-29 新電元工業株式会社 半導体装置の製造方法及び半導体装置
JP5655140B2 (ja) * 2011-05-23 2015-01-14 新電元工業株式会社 半導体装置の製造方法及び半導体装置
WO2012160704A1 (ja) * 2011-05-26 2012-11-29 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
CN103748667B (zh) * 2011-08-29 2016-09-14 新电元工业株式会社 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置
JP5571646B2 (ja) 2011-11-16 2014-08-13 日機装株式会社 半導体パッケージ用基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57202742A (en) * 1981-06-09 1982-12-11 Toshiba Corp Glass for semiconductor coating
US5298330A (en) * 1987-08-31 1994-03-29 Ferro Corporation Thick film paste compositions for use with an aluminum nitride substrate
JPH10294473A (ja) * 1997-04-17 1998-11-04 Hitachi Ltd 面実装型半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP2858098A1 (en) 2015-04-08
WO2013168236A1 (ja) 2013-11-14
EP2858098B1 (en) 2020-12-02
EP2858098A4 (en) 2016-01-27
US20140361446A1 (en) 2014-12-11
JP5827397B2 (ja) 2015-12-02
CN103890935A (zh) 2014-06-25
CN104025267A (zh) 2014-09-03
US20140361416A1 (en) 2014-12-11
JPWO2013168236A1 (ja) 2015-12-24
US9570408B2 (en) 2017-02-14
US9455231B2 (en) 2016-09-27
CN104025267B (zh) 2017-02-15
WO2013168521A1 (ja) 2013-11-14
DE112013002390B4 (de) 2023-11-09
DE112013002390T5 (de) 2015-01-22

Similar Documents

Publication Publication Date Title
CN103890935B (zh) 树脂封装型半导体装置及其制造方法
CN103518254B (zh) 半导体装置的制造方法以及半导体装置
CN103890919B (zh) 半导体接合保护用玻璃复合物、半导体装置的制造方法以及半导体装置
US9941112B2 (en) Method of manufacturing semiconductor device and semiconductor device
US9236318B1 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
CN103975422B (zh) 树脂封装型半导体装置的制造方法以及树脂封装型半导体装置
US20130154064A1 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
CN103858213B (zh) 半导体接合保护用玻璃复合物、半导体装置的制造方法以及半导体装置
US10186425B2 (en) Method of manufacturing semiconductor device and resist glass
TWI468360B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
WO2012160961A1 (ja) 半導体装置の製造方法及び半導体装置
JPWO2012160962A1 (ja) 半導体装置の製造方法及び半導体装置
JP5655139B2 (ja) 半導体装置の製造方法及び半導体装置
JP5848821B2 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法、半導体装置及び半導体接合保護用ガラス組成物の製造方法
JPWO2013168521A1 (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant