CN103975422B - 树脂封装型半导体装置的制造方法以及树脂封装型半导体装置 - Google Patents

树脂封装型半导体装置的制造方法以及树脂封装型半导体装置 Download PDF

Info

Publication number
CN103975422B
CN103975422B CN201280033933.XA CN201280033933A CN103975422B CN 103975422 B CN103975422 B CN 103975422B CN 201280033933 A CN201280033933 A CN 201280033933A CN 103975422 B CN103975422 B CN 103975422B
Authority
CN
China
Prior art keywords
resin
semiconductor device
glass composite
layer
encapsulated semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280033933.XA
Other languages
English (en)
Other versions
CN103975422A (zh
Inventor
小笠原淳
伊东浩二
六鎗広野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN103975422A publication Critical patent/CN103975422A/zh
Application granted granted Critical
Publication of CN103975422B publication Critical patent/CN103975422B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/102—Glass compositions containing silica with 40% to 90% silica, by weight containing lead
    • C03C3/105—Glass compositions containing silica with 40% to 90% silica, by weight containing lead containing aluminium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/24—Fusion seal compositions being frit compositions having non-frit additions, i.e. for use as seals between dissimilar materials, e.g. glass and metal; Glass solders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66121—Multilayer diodes, e.g. PNPN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明树脂封装型半导体装置10是一种包括台面型半导体元件100，以及封装台面型半导体元件100的铸模用树脂40的树脂封装型半导体装置10；并且，通过实施将沟道的内面氧化从而形成基底氧化层121的基底氧化层形成工序，形成通过基底氧化层覆盖沟道的内面的由铅系玻璃复合物构成的玻璃复合物层的玻璃复合物层形成工序，以及在铅系玻璃复合物的溶倒点Tf以下的温度下烧制玻璃复合物层的烧制工序，来形成铅系玻璃层124。本发明的树脂封装型半导体装置虽然与以往的树脂封装型半导体装置同样具有将台面型半导体元件用树脂铸模的结构，但是一种比以往的树脂封装型半导体装置具有更高的高温反偏压耐量的树脂封装型半导体装置。

Description

树脂封装型半导体装置的制造方法以及树脂封装型半导体 装置
技术领域
本发明涉及一种树脂封装型半导体装置的制造方法以及树脂封装型半导体装置。
背景技术
以往，在包围台面（mesa）区域的外围锥形（taper）区域有PN结露出这样的结构的台面型半导体元件（例如，参考专利文献1、2）是已知的。图10显示的是用于说明以往的台面型半导体元件900的图。
如图10所示，以往的台面型半导体元件900包括在包围台面区域A的外围锥形区域B具有PN结露出部C的台面型半导体基体908，以及覆盖外围锥形区域B的玻璃层924。玻璃层924是钝化（passivation）用的玻璃层。另外，在图10中，符号910表示n－型半导体层，符号912表示p＋型半导体层，符号914表示n＋半导体层，符号916表示硅（silicon）氧化膜，符号934表示阳极电极，符号936表示阴极电极。
通过以往的台面型半导体元件900，能够构成比平面（planer）型半导体元件更耐压的半导体元件。
先行技术文献
专利文献
【专利文献一】日本特开平10－116828号公报
【专利文献二】日本特开2004－87955号公报
发明内容
但是，根据本发明的发明者们的研究，发现在以往的台面型半导体元件900中，将其用树脂铸模（mould）制成树脂封装型半导体装置（以往的树脂封装型半导体装置）时的高温反偏压（bias）耐量低，存在难以在严酷条件下使用的问题。
因此，本发明是为了解决上述问题而发明的，目的在于提供一种虽然是通过将台面型半导体元件用树脂铸模而制成的，但与以往的树脂封装型半导体装置相比，具有更高的高温反偏压耐量的树脂封装型半导体装置，并且，还在于提供一种能够制造这样的树脂封装型半导体装置的树脂封装型半导体装置的制造方法。
[1]本发明提供一种树脂封装型半导体装置的制造方法，依次包含：准备具有与主面平行的PN结的半导体基板的半导体基板准备工序；从所述半导体基板的一侧的表面形成深度超过所述PN结的沟道的沟道形成工序；形成覆盖所述沟道的内面的铅系玻璃层的玻璃层形成工序；通过沿所述沟道将所述半导体基板切断，制作台面型半导体元件的半导体基板切断工序；以及将所述台面型半导体元件使用铸模用树脂封装的树脂封装工序，其特征在于：其中，所述玻璃层形成工序包含：将所述沟道的内面氧化从而形成基底氧化层的基底氧化层形成工序；形成通过所述基底氧化层覆盖所述沟道的内面的由铅系玻璃复合物构成的玻璃复合物层的玻璃复合物层形成工序；以及在所述铅系玻璃复合物的溶倒点Tf以下的温度下烧制所述玻璃复合物层的烧制工序。
在本说明书中，流动点（玻璃开始呈液状的温度）Tf指的是铅系玻璃复合物的DTA曲线中的第一放热部（放热部中第一个峰）的肩膀（曲线开始下降的弯点）的温度（参考后述的图5）。另外，铅系玻璃复合物的DTA曲线中的第一吸热部的肩膀的温度是玻璃化转变点Tg。
[2]在本发明的树脂封装型半导体装置的制造方法中，在所述烧制工序中，最好在所述铅系玻璃复合物的软化点Ts以上的温度下烧制所述玻璃复合物层。
[3]在本发明的树脂封装型半导体装置的制造方法中，在所述烧制工序中，最好在当从所述铅系玻璃复合物的DTA曲线上的表示玻璃化转变点Tg的点向高温侧引一条与横轴平行的线时，与该DTA曲线相交的点表示的预定温度Tp以上的温度下烧制所述玻璃复合物层。
[4]在本发明的树脂封装型半导体装置的制造方法中，在所述烧制过程中，最好在湿润氧气中烧制所述玻璃复合物层。
[5]在本发明的树脂封装型半导体装置的制造方法中，在所述基底氧化层形成工序中，最好形成厚度在10nm～100nm的所述基底氧化层。
[6]在本发明的树脂封装型半导体装置的制造方法中，在所述基底氧化层形成工序中，最好在950℃～1150℃的温度范围内形成所述基底氧化层。
[7]进一步，本发明还提供一种树脂封装型半导体装置，包括：在包围台面区域的外围锥形区域具有PN结露出部的台面型半导体基体，和具有覆盖所述外围锥形区域的铅系玻璃层的台面型半导体元件；以及封装所述台面型半导体元件的铸模用树脂，其特征在于，其中，通过实施将所述沟道的内面氧化从而形成基底氧化层的基底氧化层形成工序；形成通过所述基底氧化层覆盖所述沟道的内面的由铅系玻璃复合物构成的玻璃复合物层的玻璃复合物层形成工序；以及在所述铅系玻璃复合物的溶倒点Tf以下的温度下烧制所述玻璃复合物层的烧制工序，来形成所述铅系玻璃层。
发明效果
根据本发明的树脂封装型半导体装置（以及通过本发明的树脂封装型半导体装置的制造方法制造的树脂封装型半导体装置），由于是通过实施对沟道的内面进行氧化从而形成基底氧化层的基底氧化层形成工序；形成通过所述基底氧化层覆盖沟道的内面的由铅系玻璃复合物所构成的玻璃复合物层的玻璃复合物层形成工序；以及在铅系玻璃复合物的流动点Tf以下的温度下烧制玻璃复合物层的烧制工序，来形成铅系玻璃层，因此从后述的实施例1也可知，使得玻璃层的电荷密度从负（minus）变为正（plus）成为可能。其结果是，能够抑制高温反偏压试验中耗尽层向外围锥形区域的端部延伸（参考后述的图6），从后述的实施例2也可知，能够比以往进一步降低在高温反偏压试验中增大的漏（leak）电流。
其结果是，本发明的树脂封装型半导体装置（以及通过本发明的树脂封装型半导体装置的制造方法制造的树脂封装型半导体装置）虽然与以往同样具有将台面型半导体装置用树脂铸模而形成的结构，但是一种比以往的树脂封装型半导体装置具有更高的高温反偏压耐量的树脂封装型半导体装置。即，本发明的树脂封装型半导体装置（以及通过本发明的树脂封装型半导体装置的制造方法制造的树脂封装型半导体装置）既是一种将台面型半导体元件用树脂铸模而制成的树脂封装型半导体装置，还是一种具有比以往的树脂封装型半导体装置更高的高温反偏压耐量的树脂封装型半导体装置。
另外，以往已知在形成了铅系玻璃层后，通过在含氢的气体中退火（annealing）来使得铅系玻璃层的电荷密度变为正值的技术（日本专利第3313566号）。但是，在从前技术中，由于在铅系玻璃层形成后需要在含氢的气体中进行退火，因此工序变长，生产率下降。另外，由于在含氢的气体中退火，因此安全性低，并且需要使用防爆式的退火炉,使得制造成本上升。与此相对，本发明的树脂封装型半导体装置（以及通过本发明的树脂封装型半导体装置的制造方法制造的树脂封装型半导体装置）不存在这样的问题。
另外，在以往的技术中，为了达到容易去除烧制时在玻璃层内产生的气泡等目的，通常，通过在超过铅系玻璃复合物的流动点Tf的温度下烧制玻璃复合物层来形成铅系玻璃。
在本发明的树脂封装型半导体装置（以及通过本发明的树脂封装型半导体装置的制造方法制造的树脂封装型半导体装置）的情况下，关于能够将玻璃层的电荷密度从负变为正的原因现在还不明了。
在这里，在烧制工序中，之所以在铅系玻璃复合物的流动点Tf以下的温度下烧制玻璃复合物层，从后述的试验例1和图5也可知，是因为当在超过铅系玻璃复合物的流动点Tf的温度（这时为870℃）下烧制玻璃复合物层时，不能使得玻璃层的电荷密度从负变为正。
为了提高树脂封装型半导体装置的高温反偏压耐量，可以考虑以下的方法：（1）在制造台面型半导体元件的过程中形成宽度较大的沟道（台面沟道）的方法；（2）在制造台面型半导体元件的过程中使用扩散晶片（wafer）来形成深的沟道（台面沟道）的方法；（3）使用电阻率低的晶片的方法；以及（4）形成较厚的铅系玻璃层的方法。但是，在上述（1）的方法中，存在由于切片面积变大，产品的生产成本提高的问题。另外，在上述（2）的方法中，由于使用了扩散晶片，而晶片的价格不断暴涨，又需要形成深的沟道，因此工序困难，所以存在产品的生产成本提高的问题。另外，在上述（3）的方法中，存在难以保证耐压度的问题。另外，在上述（4）的方法中，存在工序中晶片容易弯曲或破碎的问题。与此相对，本发明的树脂封装型半导体装置的制造方法以及树脂封装型半导体装置不会产生上述问题，而且还能够提高高温反偏压耐量。
在本发明的树脂封装型半导体装置的制造方法以及树脂封装型半导体装置中，非常适合使用以往被广泛使用的“以硅酸铅为主要成分的玻璃复合物”来作为铅系玻璃复合物。
附图说明
图1是显示用于说明实施方式涉及的树脂封装型半导体装置10的图；
图2是显示用于说明实施方式中的台面型半导体元件100的图；
图3是显示用于说明实施方式涉及的树脂封装型半导体装置的制造方法的图；
图4是显示用于说明实施方式涉及的树脂封装型半导体装置的制造方法的图；
图5是显示铅系玻璃复合物的DTA曲线的图；
图6是显示用于说明实施方式涉及的树脂封装型半导体装置10的效果的图；
图7是显示试验例1的条件及结果的图表；
图8是显示试验例2中的高温反偏压试验的结果的图；
图9是显示用于说明变形例中的台面型半导体元件200的图；以及
图10是显示用于说明以往的台面型半导体元件900的图。
具体实施方式
以下，基于附图所示的实施方式对本发明的树脂封装型半导体装置的制造方法以及树脂封装型半导体装置来进行说明。
实施方式
1.树脂封装型半导体装置
图1是显示用于说明实施方式涉及的树脂封装型半导体装置10的图。图1（a）是树脂封装型半导体装置10的立体图，图1（b）是从树脂封装型半导体装置10去除了树脂后的平面图，图1（c）是从树脂封装型半导体装置10去除了树脂后的侧面图。
图2是显示用于说明实施方式中的台面型半导体元件100的图。
实施方式涉及的树脂封装型半导体装置10，如图1所示，包括台面型半导体元件100，以及对台面型半导体元件100进行封装的铸模用树脂40。台面型半导体元件100被放置在由导线（lead）21、导线22及下垫板23所构成的引线框架（lead frame）20中的下垫板(Diepat)23上。台面型半导体元件100的一个电极通过下垫板23与导线21相连接，台面型半导体元件100的另一个电极通过金线(wire)30与导线22相连接。
台面型半导体元件100，如图2所示，包括在包围台面区域A的外围锥形区域B具有PN结露出部C的台面型半导体基体108、以及至少覆盖外围锥形区域B的铅系玻璃层124。外围锥形区域B通过基底氧化层221被铅系玻璃层124覆盖。铅系玻璃层124由以硅酸铅为主要成分的玻璃（例如，含有摩尔比为SiO2：75.0%，PbO：20.0%，AL2O3：5.0%的玻璃）所构成。
台面型半导体基体108具有n－型半导体层（n－型硅基板）110、通过从n－型半导体层110一侧的表面扩散p型杂质而形成的p＋型半导体层112、以及通过从n－型半导体层110另一侧的表面扩散n型杂质而形成的n＋型半导体层114。台面型半导体元件100是PN二极管（diode）。另外，在图2中，符号134表示阳极（anode）电极，符号136表示阴极（cathode）电极。
然后，在实施方式涉及的树脂封装型半导体装置10中，通过实施将沟道的内面氧化从而形成基底氧化层的基底氧化层形成工序；形成通过基底氧化层覆盖沟道的内面的由铅系玻璃复合物所构成的玻璃复合物层的玻璃复合物层形成工序；以及在铅系玻璃复合物的流动点Tf以下的温度下烧制玻璃复合物层的烧制工序，来形成铅系玻璃层124。
2.树脂封装型半导体装置的制造方法
实施方式涉及的树脂封装型半导体装置10能够通过以下的方法（实施方式涉及的树脂封装型半导体装置的制造方法）来制造。
图3和图4是显示用于说明实施方式涉及的树脂封装型半导体装置的制造方法的图。图3（a）～图3（d）和图4（a）～图4（d）是各工序图。图5是显示铅系玻璃复合物的DTA（差热分析法）曲线的图。
实施方式涉及的树脂封装型半导体装置的制造方法，如图3和图4所示，依次实施：“半导体基板准备工序”、“沟道形成工序”、“基底氧化层形成工序”、“玻璃层形成工序”，“光致抗蚀剂（photoresist）形成工序”、“氧化膜去除工序”、“粗面化区域形成工序”、“电极形成工序”、“半导体基板切断工序”及“树脂封装工序”。下面依工序顺序对实施方式涉及的树脂封装型半导体装置的制造方法进行说明。
（a）半导体基板准备工序
首先，通过从n－型半导体层（n－型硅基板）110一侧的表面扩散p型杂质而形成p＋型半导体层112，通过从另一侧的表面扩散n型杂质而形成n＋型半导体层114，从而形成具有与主面平行的PN结的半导体基板。之后，通过热氧化在p＋型半导体层112和n＋型半导体层114的表面形成氧化膜116、118。
（b）沟道形成工序
其次，通过光刻法，在氧化膜116的预定部位形成预定的开口部。在氧化膜的蚀刻（etching）后，继续进行半导体基板的蚀刻，从而从半导体基板一侧的表面形成深度超过PN结的沟道120（参考图3（a））。
（c）基底氧化层形成工序
其次，通过使用了干氧（DryO2）的热氧化法，在沟道120的内面形成由硅氧化膜构成的基底氧化层121（参考图3（b））。将基底氧化层121厚度设定在10nm～100nm的范围内（例如20nm）。基底氧化层121是通过把半导体基体放入扩散炉后，流通氧气，并在950℃～1050℃范围的温度下处理5分～30分钟后形成的。当基底氧化层121的厚度未满10nm时，得不到反向电流下降的效果。另一方面，当基底氧化层121的厚度超过100nm时，则有时会有在玻璃层形成工序中不能通过电泳法形成由玻璃复合物所构成的层的情况。
（d）玻璃层形成工序
其次，通过电泳法在沟道120的内面及其附近的半导体基板表面形成由铅系玻璃复合物构成的玻璃复合物层的同时，通过烧制该玻璃复合物层来形成钝化用的玻璃层124（参考图3（c））。玻璃复合物使用以硅酸铅为主要成分的玻璃复合物（例如，含有摩尔比SiO2：75.0%、PbO:20.0%、Al2O3:5.0%的玻璃复合物）。另外，当在沟道120的内面形成由铅系玻璃复合物构成的层时，形成通过基底氧化层121覆盖沟道120的内面的玻璃复合物层。因此，沟道120内部的PN结露出部为通过基底氧化层121被铅系玻璃层124覆盖的状态。
玻璃复合物层的烧制（烧制工序）是通过在铅系玻璃复合物的流动点Tf以下的温度下烧制玻璃复合物层来进行的（参考图5）。在该烧制工序中，比较理想的是在铅系玻璃复合物的软化点Ts以上的温度下对玻璃复合物层进行烧制（参考图5）。另外，在烧制工序中，更为理想的是当从铅系玻璃复合物的DTA曲线中的表示玻璃化转变点Tg的点开始，向高温一侧引一条与横轴平行的线时，与该DTA曲线相交于一点，在这个表示预定温度Tp的相交点以上的温度下对玻璃复合物层进行烧制（参考图5）。在烧制工序中，比较理想的是在湿氧气中烧制玻璃复合物层。
（e）光致抗蚀剂形成工序
其次，形成覆盖玻璃层124的表面的光致抗蚀剂126（参考图3（d））。
（f）氧化膜去除工序
其次，以光致抗蚀剂126为掩膜（mask）进行氧化膜116的蚀刻，去除形成镀镍电极膜的部位130上的氧化膜116（参考图4（a））。
（g）粗面化区域形成工序
其次，对形成镀镍电极膜的部位130上的半导体基板表面进行粗面化处理，形成用于提高镀镍电极和半导体基板的密接性的粗面化区域132（参考图4（b））。
（h）电极形成工序
其次，对半导体基板进行镀镍，在粗面化区域132上形成阳极电极134的同时，在半导体基板另一侧的表面形成阴极电极136（参考图4（c））。各电极的退火在氮气中并在600℃～800℃的温度下进行。
（i）半导体基板切断工序
其次，通过切割（dicing）等在铅系玻璃层124的中央部将半导体基体切断，将半导体基体切片（chip）化，从而制造台面型半导体元件（PN二极管）102（参考图4（d））。
（j）树脂封装工序
其次，通过在没有图示的引线框架（参考图1）中的下垫板23上封装台面型半导体元件100，在将台面型半导体元件100一侧的电极与导线21相连接的同时，用金线30将台面型半导体元件100另一侧的电极与导线22相连接。之后，把这些放入没有图示的树脂封装用模具后，把铸模用树脂注入到模具中并使其变硬，从而制造树脂封装型半导体装置。只要将树脂封装型半导体装置从模具中取出，就得到了实施方式涉及的树脂封装型半导体装置10。
按以上方法可以制造实施方式涉及的树脂封装型半导体装置10。3.树脂封装型半导体装置的效果
图6是显示用于说明实施方式涉及的树脂封装型半导体装置10的效果的图。图6（a）是显示对实施方式涉及的树脂封装型半导体装置10施加了反方向电压时的状态的图，图6（b）是显示对比较例涉及的树脂封装型半导体装置施加了反方向电压时的状态的图。另外，图6中虚线表示耗尽层的前端部。比较例涉及的树脂封装型半导体装置是将以往的台面型半导体元件900（没有基底氧化层，且玻璃复合物的烧制是在湿润氧气中在870℃下进行）用树脂铸模而制成的树脂封装型半导体装置。另外，图6中的BT试验指的是高温反偏压试验。
根据实施方式涉及的树脂封装型半导体装置10（以及通过实施方式涉及的本树脂封装型半导体装置的制造方法制造的树脂封装型半导体装置），由于是通过实施对沟道的内面进行氧化从而形成基底氧化层的基底氧化层形成工序；形成通过所述基底氧化层覆盖沟道的内面的由铅系玻璃复合物构成的玻璃复合物层的玻璃复合物层形成工序；以及在铅系玻璃复合物的流动点Tf以下的温度下烧制玻璃复合物层的烧制工序，来形成铅系玻璃层，因此，从后述的试验例1也可知，使得将铅系玻璃层的电荷密度从负变为正成为可能。其结果是，能够抑制在高温反偏压试验中向外围锥形区域的端部伸长的耗尽层的延伸（参考图6），从后述的试验例2也可知，使得与以往相比能够进一步降低在高温反偏压试验中增大的漏电流。
其结果是，实施方式涉及的树脂封装型半导体装置（以及通过实施方式涉及的树脂封装型半导体装置的制造方法制造的树脂封装型半导体装置）是一种虽然与以往的树脂封装型半导体装置同样具有将台面型半导体元件用树脂铸模后形成的结构，但具有比以往的树脂封装型半导体装置更高的高温反偏压耐量的树脂封装型半导体装置。即、实施方式涉及的树脂封装型半导体装置（以及通过实施方式涉及的树脂封装型半导体装置的制造方法制造的树脂封装型半导体装置）是一种将台面型半导体元件用树脂铸模而制成的树脂封装型半导体装置，但具有比以往的树脂封装型半导体装置更高的高温反偏压耐量的树脂封装型半导体装置。
在这里，在烧制工序中，之所以在铅系玻璃复合物的流动点Tf以下的温度下烧制玻璃复合物层，从后述的试验例1和图5也可知，是因为当在超过铅系玻璃复合物的流动点Tf的温度下烧制玻璃复合物层时，就不能使得铅系玻璃层的电荷密度从负变为正。另外，在烧制工序中，之所以在铅系玻璃复合物的软化点Ts以上的温度下烧制玻璃复合物层，是因为当在未满铅系玻璃复合物的软化点Ts的温度下烧制玻璃复合物层时，就不能充分烧制玻璃复合物层，只能得到有很多缺陷的玻璃层。因此，当使用以硅酸铅为主要成分的玻璃复合物时，比较理想的是在760℃～840℃的温度范围内烧制玻璃复合物层，更为理想的是在800℃～840℃的温度范围内烧制玻璃复合物层。
另外，在烧制工序中，之所以在湿润氧气中烧制玻璃复合物层，从后述的试验例1也可知，是因为当在干燥氧气中烧制玻璃复合物层时，不能使得铅系玻璃层的电荷密度从负变为正。
另外，在基底氧化层形成工序中，之所以在950℃～1150℃的温度范围内形成基底氧化层，是因为当在未满950℃的温度下烧制玻璃复合物层时，不能使得铅系玻璃层的电荷密度从负变为正。另一方面，当在超过1050℃的温度下烧制玻璃复合物层时，有可能对半导体元件的电特性产生影响。
［试验例1］
1.试料的制备
图7是显示实验例1的条件及结果的图表。
按下面的方法制作了24个试料。对于其中的20个试料（试料2－6，8－12，14－18，20－24），在预定的温度条件（850℃～1050℃）下，将n－型硅基板一侧的表面氧化形成预定厚度（20nm）的基底氧化层，之后，通过电泳法形成预定厚度（20μm～30μm）的玻璃复合物层，之后，在预定的温度条件（820℃或870℃）及预定的气体条件（压力：常压，流量：3～9升/分,气体：干燥纯氧条件或湿润纯氧条件）下烧制玻璃复合物层15分钟。另外，对于剩下的四个试料（试料1、7、13、19），在n－型硅基板一侧的表面，不形成基底氧化层就形成预定厚度的玻璃复合物层，之后，在预定的温度条件（820℃或870℃）及预定的气体条件（压力：常压，流量：3～9升/分，气体：干燥纯氧条件或湿润纯氧条件）下烧制玻璃复合物层15分钟。之后，在n－型硅基板另一侧的表面及玻璃层表面形成铂电极。
另外，试料2、8、14、20是在850℃形成了基底氧化层，试料3、9、15、21是在900℃形成了基底氧化层，试料4、10、16、22是在950℃形成了基底氧化层，试料5、11、17、23是在1000℃形成了基底氧化层，试料6、12、18、24是在1050℃形成了基底氧化层。
另外，试料1～12是在干燥氧气中烧制玻璃复合物层，试料13～24是在湿润氧气中烧制玻璃复合物层。另外，试料1～6、13～18是在820℃烧制玻璃复合物层，试料7～12、19～24是在870℃烧制玻璃复合物层。
2.电荷密度Nss的测定
电荷密度Nss的测定是这样进行的：对在通过上述1.制成的各试料中的n－型硅基板另一侧的表面形成的铂电极和在玻璃层的表面形成的铂电极之间施加的电压进行扫描，从而制成CV曲线，再从这个CV曲线计算出电荷密度Nss。
3.结果
通过试验例1的结果，如图7所示，知道了在（a）通过基底氧化层形成玻璃层，并且（b）在950℃～1050℃的温度范围内形成基底氧化层，并且（c）在湿润氧气中烧制玻璃复合物层，并且（d）在820℃下烧制玻璃复合物层的情况下，电荷密度Nss为正值。
另外，通过之后的试验，知道了在840℃下烧制玻璃复合物层时，电荷密度Nss也为正值。进一步，通过后面的试验，知道了当在流动点Tf以下的温度下烧制玻璃复合物层时，电荷密度Nss为正值。另外，通过后面的试验，知道了当在软化点Ts以上的温度（比较理想的是当从玻璃复合物的DTA曲线中的表示玻璃化转变点Tg的点开始向高温一侧引一条与横轴平行的线时，与该DTA曲线相交的点所在的预定温度Tp以上的温度）下进行玻璃复合物层的烧制时，能够在较短的时间（例如30分钟以下）内完成玻璃复合物层的烧制。
［试验例2］
通过与实施方式涉及的树脂封装型半导体装置的制造方法相同的方法制造树脂封装型半导体装置（耐压600V）并将其作为试料。但是将在1000℃的温度下形成基底氧化层，且在820℃的温度和湿润氧气的条件下对玻璃复合物层进行烧制而形成的半导体装置作为试料25（实施例）。另外，将不形成基底氧化层就在870℃的温度和湿润氧气的条件下烧制玻璃复合物层而形成的半导体装置作为试料26（比较例）。
之后，对制成的树脂封装型半导体装置（试料25、26）进行高温反偏压试验，从而测定高温反偏压耐量。高温反偏压耐量是这样进行的：向温度条件被设定在150℃的恒温槽和高温反偏压试验机中放入各试料，在阳极电极和阴极电极间被施加了480V（耐压80%）的电压状态下在1000小时中每10分钟测定一次反向电流。
图8是显示实验例2中的高温反偏压试验的结果的图。在图8中，实线表示试料25（实施例）的反向电流，虚线表示试料26（比较例）的反向电流。
其结果如图8所示，可知在试料26中，高温反偏压试验一开始，漏电流（反向电流）就随着温度的上升而增大，之后，漏电流（反向电流）还继续增大。并且，可以确定经过100小时后的漏电流（反向电流）与最初的漏电流（反向电流）相比增大了10倍左右。与此相对，对于试料25，可知高温反偏压试验开始后，漏电流（反向电流）在随着温度的上升而增大后，漏电流（反向电流）几乎不再增大。还可以确定经过1000小时后的漏电流（反向电流）稳定在最初的漏电流（反向电流）的两倍左右后。
以上，基于上述实施方式对本发明的树脂封装型半导体装置以及树脂封装型半导体装置的制造方法进行了说明，但本发明不限于此，只要是在不脱离这一主旨的范围内均可以实施。例如还可以进行如下的变形。
（1）在上述的实施方式中，通过使用了干氧（DryO2）的热氧化法来形成基底氧化层，但本发明并不以此为限。例如，也可以通过使用了干氧和氮气（DryO2＋N2）的热氧化法来形成绝缘层，也可以通过使用了湿氧（WetO2）的热氧化法来形成绝缘层，还可以通过使用了湿氧和氮气（WetO2＋N2）的热氧化法来形成绝缘层。
（2）在以上的实施方式中，使用了由二极管（PN二极管）构成的台面型半导体元件，但本发明并不以此为限。例如，还可以使用由晶闸管（thyristor）构成的台面型半导体元件。另外，除由晶闸管构成的台面型半导体元件外，PN结露出的所有半导体装置（例如，功率MOSFET、IGBT等。）都可以适用于本发明。
图9是显示用于说明变形例中的台面型半导体元件200的图。
变形例涉及的树脂封装型半导体装置（没有图示）基本上具有与实施方式涉及的树脂封装型半导体装置10相同的结构，但在使用的是由晶闸管构成的台面型半导体元件这一点上，与实施方式涉及的树脂封装型半导体装置10的情况不同。
即、变形例涉及的树脂封装型半导体装置是一种包括台面型半导体元件200和铸模用树脂的树脂封装型半导体装置。半导体元件200包括：具有在包围台面区域的外周锥围区域具有PN结露出部的台面型半导体基体208、和覆盖至少外围锥形区域的铅系玻璃层224的半导体元件200；以及用于封装台面型半导体元件200的铸模用树脂。并且，通过实施对沟道的内面进行氧化从而形成基底氧化层的基底氧化层形成工序；形成将沟道的内面通过基底氧化层覆盖且由铅系玻璃复合物所构成的玻璃复合物层的玻璃复合物层形成工序；以及在铅系玻璃复合物的流动点Tf以下的温度下烧制玻璃复合物层的烧制工序，来形成铅系玻璃层224。
变形例中的台面型半导体元件200是晶闸管，如图9所示，包括：n－型半导体层210、被设置为与n－型半导体层210相接的第一p＋型半导体层212、被设置为与n－型半导体层210相接的第二p＋型半导体层214、形成在第二p＋型半导体层214表面的n＋型半导体区域216、与第一p＋型半导体层212相连接的阳极电极234、与n＋型半导体区域216相连接的阴极电极236、以及与第二p＋型半导体层214相连接的栅极电极238。
这样，变形例涉及的树脂封装型半导体装置14虽然在使用了由晶闸管构成的台面型半导体元件这一点上与实施方式涉及的树脂封装型半导体装置10的情况不同，但由于与实施方式涉及的树脂封装型半导体装置10同样，是通过实施对沟道的内面进行氧化从而形成基底氧化层的基底氧化层形成工序；形成通过基底氧化层覆盖沟道的内面的由铅系玻璃复合物构成的玻璃复合物层的玻璃复合物层形成工序；以及在铅系玻璃复合物的流动点Tf以下的温度下烧制玻璃复合物层的烧制工序，来形成铅系玻璃层的，因此，虽然与以往的树脂封装型半导体装置同样具有把台面型半导体元件用树脂铸模而得到的结构，但是一种与实施方式涉及的树脂封装型半导体装置10同样具有比以往的树脂封装型半导体装置更高的高温反偏压耐量的树脂封装型半导体装置。即、变形例涉及的树脂封装型半导体装置14是一种把台面型半导体元件用树脂铸模而制成的树脂封装型半导体装置，同时也是一种具有比以往的树脂封装型半导体装置更高的高温反偏压耐量的树脂封装型半导体装置。
（3）在上述的实施方式中，使用以硅酸铅为主要成分的玻璃复合物来形成玻璃层，但本发明并不以此为限。例如，也可以使用实质上不含铅的玻璃复合物来形成玻璃层。
符号说明
10…树脂封装型半导体装置，20…引线框架，21、22…导线，23…下垫板，30…金线，40…树脂，100、102、200…台面型半导体元件，108、208、908…台面型半导体基体，110、910…n－型半导体层，112、912…p＋型半导体层，114、914…n＋型半导体层，116、118、916…氧化膜，120…沟道，121、221…基底氧化层，124、924…玻璃层，224…铅系玻璃层，126…光致抗蚀剂，130…形成镀镍电极膜的部位，132…粗面化区域，134、234，934…阳极电极，136、236、936…阴极电极，210…n－型半导体层，212…第一p＋型半导体层，214…第二p＋型半导体层，216…n＋型半导体区域，238…栅极电极。

Claims (6)

1.一种树脂封装型半导体装置的制造方法，依次包含：
准备具有与主面平行的PN结的半导体基板的半导体基板准备工序；
从所述半导体基板的一侧的表面形成深度超过所述PN结的沟道的沟道形成工序；
形成覆盖所述沟道的内面的铅系玻璃层的玻璃层形成工序；
通过沿所述沟道将所述半导体基板切断，制作台面型半导体元件的半导体基板切断工序；以及
将所述台面型半导体元件使用铸模用树脂封装的树脂封装工序，其特征在于：
其中，所述玻璃层形成工序包含：
将所述沟道的内面氧化从而形成基底氧化层的基底氧化层形成工序；
形成通过所述基底氧化层覆盖所述沟道的内面的由铅系玻璃复合物构成的玻璃复合物层的玻璃复合物层形成工序；以及
在所述铅系玻璃复合物的流动点Tf以下的温度下烧制所述玻璃复合物层的烧制工序，
在所述烧制工序中，在湿润氧气中烧制所述玻璃复合物层。
2.根据权利要求1所述的树脂封装型半导体装置的制造方法，其特征在于：
其中，在所述烧制工序中，在所述铅系玻璃复合物的软化点Ts以上的温度下烧制所述玻璃复合物层。
3.根据权利要求2所述的树脂封装型半导体装置的制造方法，其特征在于：
其中，在所述烧制工序中，在当从所述铅系玻璃复合物的DTA曲线上的表示玻璃化转变点Tg的点向比该玻璃化转化点Tg所对应的温度更高的一侧引一条与该DTA曲线的表示温度的横轴平行的线时，在与该DTA曲线相交的点表示的预定温度Tp以上的温度下烧制所述玻璃复合物层。
4.根据权利要求1所述的树脂封装型半导体装置的制造方法，其特征在于：
其中，在所述基底氧化层形成工序中，形成厚度在10nm～100nm的所述基底氧化层。
5.根据权利要求1或4所述的树脂封装型半导体装置的制造方法，其特征在于：
其中，在所述基底氧化层形成工序中，在950℃～1150℃的温度范围内形成所述基底氧化层。
6.一种树脂封装型半导体装置，包括：在包围台面区域的外围锥形区域具有PN结露出部的台面型半导体基体，和具有覆盖所述外围锥形区域的铅系玻璃层的台面型半导体元件；以及封装所述台面型半导体元件的铸模用树脂，其特征在于，
其中，通过实施将沟道的内面氧化从而形成基底氧化层的基底氧化层形成工序；形成通过所述基底氧化层覆盖所述沟道的内面的由铅系玻璃复合物构成的玻璃复合物层的玻璃复合物层形成工序；以及在所述铅系玻璃复合物的流动点Tf以下的温度下烧制所述玻璃复合物层的烧制工序，来形成所述铅系玻璃层，
在所述烧制工序中，在湿润氧气中烧制所述玻璃复合物层。
CN201280033933.XA 2012-11-28 2012-11-28 树脂封装型半导体装置的制造方法以及树脂封装型半导体装置 Active CN103975422B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/080796 WO2014083647A1 (ja) 2012-11-28 2012-11-28 樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
CN103975422A CN103975422A (zh) 2014-08-06
CN103975422B true CN103975422B (zh) 2016-09-14

Family

ID=49529522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280033933.XA Active CN103975422B (zh) 2012-11-28 2012-11-28 树脂封装型半导体装置的制造方法以及树脂封装型半导体装置

Country Status (4)

Country Link
JP (1) JP5308595B1 (zh)
CN (1) CN103975422B (zh)
TW (1) TWI556330B (zh)
WO (1) WO2014083647A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952909A (zh) * 2014-09-03 2015-09-30 安徽省祁门县黄山电器有限责任公司 一种二极管芯片的结终端结构
CN104599963B (zh) * 2015-01-15 2017-12-19 苏州启澜功率电子有限公司 一种台面芯片双面电泳玻璃钝化工艺
CN107293601B (zh) * 2016-04-12 2021-10-22 朱江 一种肖特基半导体装置及其制备方法
CN105932070A (zh) * 2016-06-17 2016-09-07 山东芯诺电子科技有限公司 一种低功耗高浪涌能力的二极管整流芯片及其生产工艺
CN107731675A (zh) * 2017-09-18 2018-02-23 山东晶导微电子有限公司 一种半导体晶片机械开槽工艺
CN112444717A (zh) * 2019-08-29 2021-03-05 珠海格力电器股份有限公司 一种塑封料与芯片匹配度的验证方法
CN112103197B (zh) * 2020-11-09 2021-02-09 浙江里阳半导体有限公司 半导体分立器件的制造方法及其钝化装置
CN114171416B (zh) * 2022-02-14 2022-06-03 浙江里阳半导体有限公司 一种tvs芯片及其玻璃钝化方法、制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1136711A (zh) * 1995-02-27 1996-11-27 精工爱普生株式会社 树脂密封式半导体装置及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02163938A (ja) * 1988-12-16 1990-06-25 Fuji Electric Co Ltd 半導体素子の製造方法
JP3313566B2 (ja) * 1996-03-13 2002-08-12 株式会社日立製作所 ダイオードの製造方法
JP3340633B2 (ja) * 1996-10-24 2002-11-05 株式会社日立製作所 ガラス被覆半導体装置の電極形成方法
JP3780061B2 (ja) * 1997-04-17 2006-05-31 株式会社日立製作所 面実装型半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1136711A (zh) * 1995-02-27 1996-11-27 精工爱普生株式会社 树脂密封式半导体装置及其制造方法

Also Published As

Publication number Publication date
CN103975422A (zh) 2014-08-06
JPWO2014083647A1 (ja) 2017-01-05
WO2014083647A1 (ja) 2014-06-05
TW201428860A (zh) 2014-07-16
TWI556330B (zh) 2016-11-01
JP5308595B1 (ja) 2013-10-09

Similar Documents

Publication Publication Date Title
CN103975422B (zh) 树脂封装型半导体装置的制造方法以及树脂封装型半导体装置
CN104025267B (zh) 树脂封装型半导体装置以及树脂封装型半导体装置的制造方法
JP6828449B2 (ja) 半導体装置およびその製造方法
CN103311317B (zh) 碳化硅半导体装置及其制造方法
JP7073681B2 (ja) 半導体装置の製造方法および半導体装置
CN106549046B (zh) 半导体装置
JP6873865B2 (ja) パワー半導体デバイスおよびこのようなパワー半導体デバイスの製造方法
JPS584814B2 (ja) 半導体装置
CN110246823B (zh) 包含结合垫和结合导线或夹子的半导体器件
CN103681495A (zh) 半导体装置及其制造方法
WO2016170836A1 (ja) 半導体装置
JP6295378B1 (ja) 半導体装置の製造方法
JP2020013828A (ja) 半導体装置および製造方法
JP2015211141A (ja) 半導体装置および半導体装置の製造方法
JP2013016580A (ja) 半導体装置及びその製造方法
JP2016086136A (ja) 半導体装置の製造方法
JP4222092B2 (ja) 半導体ウェハ、半導体装置および半導体装置の製造方法
CN103811424B (zh) 全压接封装高压半导体器件
TWI650818B (zh) 半導體裝置的製造方法及半導體裝置
JP5228123B1 (ja) 半導体装置及びその製造方法
WO2013140621A1 (ja) 半導体装置およびその製造方法
CN107958937A (zh) 一种基于倒阱工艺的功率mosfet器件及其制造方法
JP2016131198A (ja) 半導体装置および半導体装置の製造方法
JP2012151321A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant