JPS62154737A - 半導体装置とその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置、特にｎｐｎ　）ランジスタノハシ
ベーション技術に関する。

〔背景技術〕

ｎｐｎ　）ランジスタの製造において素子領域としての
エミッタは不純物導入源としてリンを十分含む絶縁膜た
とえばリンガラス（ｐｈｏｓｐｈｓｉｌｉｃａｔｅｇｌ
ａｓｓ、略してＰＳＧという）膜が用いられていること
が、コロナ社出版集積回路工学（１）　Ｐ　１１３．１
９７９年４月５日発行に記載されている。

本発明者は本発明前に本願出願人らの開発によるパシベ
ーション技術について検討した。

すなわち、シリコン基板表面にボロン拡散によりベース
を形成した後、トランジスタのエミッタとなるべき領域
を露出して高濃度のリンを含むＰＳＧ膜を化学的気相析
出法（以下ＣＶＤ法と称す）により、デポジットし、酸
素ガス０２及び窒素ガスＮ、雰囲気中でシリコン基板中
にリンを拡散（１１００℃×５分）し、アニール（４７
０℃×２０分）する。そしてこの後、フッ９（ＨＦ：Ｈ
，Ｏ＝１：４）を用いてリンガラスを除去した後に表面
保護膜（以下バンベーシヲンと称す）として低温低圧条
件下で形成した５ｉＯｚ膜及びＣＶＤ法によるＰＳＧ膜
を積層する。

第７図は本発明者により検討されたパシベーション構造
を有する半導体装置の一部を断面図で示すものである。

同図において、３はコレクタとなるｎ−型シリコン（Ｓ
　ｉ）基板、７はベースｐ型領域、６はベース電極取出
し部ｐ＋型層、９はエミッタｎ＋型領域、５ｋｌＪ１１
化膜、１６ハＳｉＯ，膜、１７はＣＶＤ法によるＰＳＧ
膜、１８は０．２μｍ程度の薄（・ＣＶ　Ｄ　法Ｋ　ヨ
ルＳ　ｉｏｔ膜テアル。ＣｖＤ−８ｉＯ１はＣＶＤ法に
より形成されたＳｉＯｘＭを示す。

パシベーション膜のために堆積する膜の種類、厚さ、不
純物リン濃度は種々のものがある。しかし、いずれもエ
ミッタの拡散源に用いたＰＳＧ膜は高濃度にリンを含む
ため、組立封止後に樹脂パッケージに水分が進入すると
リンの溶出により、配線としてのアルミニウムが溶け、
半導体装置の耐湿性を劣化させてしまう。それを防止す
るためにエミッタ拡散源のＰＳＧ膜は全て、または、一
部が必ず除去する。

一方、パシベーション膜のトータルの膜厚は素子の要求
する品質レベル（用途品種系列等）によって異なるが、
ある程度の厚さ、例えば小信号又は中出力系トランジス
タでは少なくとも５０００〜１５０００Ａが必要である
。

エミッタの拡散源に用いたＰＳＧ膜（例えば４０００Ａ
厚）を除去すると、その後に堆積するパシベーション膜
厚はかなり厚いものが必要であり、生産効率が悪いこと
がわかった。

〔発明の目的〕

本発明の目的は、半導体装置の信頼性を向上し、かつ、
生産性をも高めることができる半導体装置技術を提供す
ることにある。

本発明の前記ならびにそのはかの目的と新規な特徴は、
本明細省の記述および添付図面からあきらかになろう。

〔発明の概要〕

本題において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。

シリコン半導体基体表面にｎｐｎ　トランジスタを形成
し、その表面を多層のパシベーション膜で覆うにあたっ
て、半導体基板上に形成した高濃度のリンを含むＰＳＧ
膜を素子領域となるエミッタの不純物導入源（拡散源〕
として用い、このＰＳＧ膜を除去することなく全て残置
した状態で高温熱処理することによりち密化し、パシベ
ーション膜として使用する。その上にＣＶＤ法によるＳ
ｉｎ、膜又は及び低濃度のリンを含むＰＳＧ膜を積み重
ねて上層のパシベーション膜とする。

エミッタの拡散源としてのＰＳＧ膜を高温（１０００℃
以上）で熱処理することにより、リンの溶出を防止でき
半導体装置の耐湿性の向上が達成できる。しかもエミッ
タの拡散源としてのＰＳＧ膜の除去工程が不要であるこ
とによるコスト節減及び生産性の向上が計られ、発明の
目的を達成できる。

〔実施例〕

第１図乃至第６図は本発明の一実施例を糸すものであっ
て、半導体基体にｎｐｎ）ランジスタをつくりこみ、そ
の上にパシベーション構造を形成するプロセスの主要工
程断面図である。

以下、各工程にしたがって詳述する。

（１１第１図に示すようにｐ−型単結晶Ｓｉ基板１にｎ
＋型埋込暦２を形成し、その上にｎ−型Ｓｉ層３をエピ
タキシャル成長させ、ｐ型アインレーシ目ン拡散層４を
形成した半導体基体を用意する。

表面畝化を行ないＳ　ｉｏ、膜５を０．８μｍ程度の厚
さに形成する。次にＳｉＯ□膜５の一部をエツチングし
てコレクタ電極取出しのために高濃度リンイオン打込み
を行ない、熱処理してｎ−型５ｉＪＨ内にｎ＋層１０を
形成する。さらにこの後ペース電極取出し部となる領域
の表面酸化膜をエツチングし、高６度のボロンガラスを
デポジットし、加熱処理（９４０℃×６０分〕した後、
ボロンガラスを除去し、熱拡散（ドライＯｔ中で１２０
０℃×２５時間）することにより、ベース取出し部ｐ＋
ｊ脅６を形成する。

（２）次いで第２図に示すようＫ、ペース能動部となる
領域の表面酸化膜をエツチングし、低濃度のボロンガラ
スをデポジットし、加熱処１１１（９４０’Ｃ×６０分
）を施した後、ボロンガラスを除去し、熱拡散（ドライ
Ｏｔ中で１２００℃Ｘ４５分、ウェットＯ８中、１２０
０℃で１５分）し、イー２２層７を形成する。

（３）　　次に本発明の■要な工程を説明する。第３図
に示すように、エミッタ部のＳ　ｉＯ，膜をエツチング
し、全面にＣＶＤ法によるＰＳＧ膜８をデポジットする
。このＰＳＧ膜には高濃度（たとえば、１０モル程度）
のリンを導入（ドープ）してあり、厚さはたとえば０．
４μｍ程度とする。このＰＳＧ膜は、下記の反応式によ
り形成される。

Ｓ　ｉＩＩ、　＋　０２→　５１０２　＋　Ｈ２ＰＨ３
＋ｏ２→　Ｐ、Ｏ，＋　Ｈ２ このリンを高濃度に含むＰＳＧ膜を用いたエミッタ拡散
はドライＮ、ガスとドライ０２ガス雰囲気中で１０５０
℃、６０分の熱処理を行な〜・、次いでウェットＯ，ガ
スとＨｔガス雰囲気中で温度を１０５０℃から１０００
℃に３℃／分の割合で下げながらさらに熱処理を行ない
、さらにドライＮ、ガスとＨ，ガス雰囲気中で４７０℃
で２（１間アニール処理することにより行なわれ、エミ
ッタｎ＋７４９が形成される。上記ウェットＯｔガスを
含む雰囲気中での熱処理でＰＳＧ膜８とエミッタｎ＋層
９の間に熱酸化膜５′が形成される。

上記した熱処理の内、１０５０℃の温度で６０分間の熱
処理で高濃度にリンを含むＰＳＧ膜８は焼しめられる。

この焼しめられたＰＳＧ膜８は水分によるリンの溶出現
象はないため、その後に形成されるアルミニウムからな
ろ配腺はリンにより腐食されろことがなくなり、半導体
装置の耐湿性は極めて高くなる。さらに、とのＰＳＧ［
８のリン濃度が高いため、半導体基板表面の可動不純物
イオンの良好なゲッタリング効果も期待できる。

（４）第４図に示すように全面にＣＶＤ法によりＳ　ｉ
ｏ、膜１１を０．５μｍの厚さに生成し、さらにその上
にＣＶＤ法によりＰＳＧ膜】２を０．５ｐｍの厚さに生
成する。

このＰＳＧ膜１２には低濃度（たとえば５モル程度）の
リンがドープされている。

この後、ドライ０２ガス雰囲気中で加熱処理（９００℃
、４０分）し、Ｓｉｎ、膜】１及びＰＳＧ膜１２をち密
化（デンシファイ）する。

（５）次にフッ酸（ＨＦ）系エツチング液により表面酸
化膜５，５′の一部をエツチング除去し、第５図に示す
ように各領域を露出するコンタクト孔１３をあける。

（６）アルミニウム人ｔをスパッタリング技術により蒸
着し、アニール後、パターニングホトエッチを行って第
６図に示すように各領域に低抵抗接続するアルミニウム
Ａｔ電極１４を形成する。この後、全面にポリイミド系
樹脂を塗布し、ベークすることにより最終バシベーシ田
ン膜１５を形成してｎｐｎ　）ランジスタのパシベーシ
ョン構造が完成する。

〔効果〕

以上実施例で説明した本発明によれば下記のように効果
が得られる。

■　製造方法としての効果 （１）　　エミッタ拡散工程で使用したＰＳＧ膜をその
一部ま焼きしめてパシベーション膜の一部として利用す
るため、その後に積層する他のパシベーション膜の厚さ
を薄くしてもトータルのパシベーション膜厚は十分確保
でき、材料ガスの節減の面で有利である。

（２）　　エミッタ拡散に使用したＰＳＧ膜をそのまま
焼きしめてパシベーション膜として利用するため、ＰＳ
Ｇ膜の除去工程が不要となり作業工数を少なくできる。

■　パシベーション構造としての効果 （１）エミッタの拡散源に用いるＰＳＧ膜を残し、エミ
ッタ拡散温度（例えば１０５０℃）で焼きしめることに
より、ＰＳＧ膜からのリンの溶出現象が防止できこのＰ
ＳＧ膜をパシベーション膜として有効に利用でき、さら
に耐湿効果が大きくできる。

（２）エミッタの拡散源に用いるＰＳＧ膜の高濃度リン
による基板表面の可動イオ／のゲッタリング効果も期待
できる。

（３）本発明者が本発明前に検討したパシベーション構
造ではトータルのバシベーシコン厚さヲ確保するために
、第７図を参照し、例えば第２に！ＩのＳ　ｉ０２膜１
６の厚さを０．７１１ｍ、第３層のＣＶＤ法によるＰＳ
Ｇ膜１７の厚さ０，９μｍと十分に大きくとる必要があ
り、膜厚大に起因する内部ストレスにより、各層１６．
１７がクラックを生ずるおそれがある。一方、本発明で
は、第８図を参照し、膜厚４０００ＡのＰＳＧ膜８をそ
のまま残しその上に５０００Ａ程度と薄い各層１１．１
２を設けるために各層のパシベーション１摸が薄くてす
み、その内部ストレスも少なくなり、クラックを生ずる
こともない。そのため半導体装置の耐湿性が向上する。

（４）上記（１）〜（３）から素子の信頼性と半導体装
置の耐湿性が向上できる。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能である。

たとえば、パシベーション膜の種類を若干変え、膜の厚
さ等を若干変更しても差支えない。すなわち、上層に形
成されたＳ　ｉｏ、膜又はそれ以外の無機ガラス膜を用
いた場合にも、前記実施例と同様又はそれに近い効果が
得られる。

〔利用分野〕

本発明はｎｐｎ　トランジスタでエミッタ源としてＰＳ
Ｇを使用するあらゆるプロセスに応用できる。

本発明は主として小信号ｎｐｎ　トランジスタ、中出力
ｎｐｎ）ランジスタ、パワーｎｐｎ　トランジスタを有
するＩＣに適用して最も効果があり、又、ＴＴＬ等にも
応用できる。

図面のｆ５１単な説明 編１図乃至第６図は本発明の一実施例を示し、ｎｐｎト
ランジスタの製造プロセスの一部工程断面図である。

第７図は本発明者が本発明前に検討したパシベーション
構造の例を示す一部拡大断面図である。

第８し」は本発明によるパシベーション構造の例を示す
一部拡大断面図である。

１・・・ｐ−型Ｓｉ基板（サブストレート）、２・・・
ｎ＋型埋込み層、３・・・エピタキシャルｎ−ｍ５ｉ層
、４・・・アイソレーションｐ型層、５・・・熱酸化膜
（Ｓｉｎｇ　）　、６・・・ベース電極取出しｐ＋型層
、７・・・ベースｐ型層、８・・・高濃度にリンを含む
ＰＳＧ膜、９・・・エミッタｎ＋型層、１０・・・コレ
クタ１Ｌ極取出しｎ＋型層、１】・・・ＣＶＤ法による
Ｓ　ｉｏ、膜、１２−・・低濃度す７　トープＣＶＤ−
ＰＳＧ膜、１３・・・コンタクトホール、１４・・・ｋ
ｔ’ｔ３極、】５・・・有機樹脂膜、】６・・・Ｓ　ｉ
　Ｏを膜、１７・・・ＣＶＤ法によるＰＳＧ膜、１８・
・・最終Ｓ　ｉｏ２膜。

代理人　弁理士　　小　川　勝　男 第　　１　　図 第　　２　　図 第　　３　　Ｆ 第　　４　区 第　　５　　図 第　　８　　図

Claims (1)

1. 【特許請求の範囲】 １、一主面に半導体素子を有する半導体基体の表面酸化
   膜上に、前記半導体素子の少なくとも１つの素子領域の
   形成に用いられた不純物導入源としての絶縁膜がち密化
   されて保護膜として用いられていることを特徴とする半
   導体装置。 ２、一主面に半導体素子を有する半導体基体上に多層の
   保護膜を有する半導体装置であって、上記多層の保護膜
   は上記半導体素子の一部を構成する素子領域の不純物導
   入源として用いられた高濃度のリンを含む第１のリンガ
   ラスと、その上にシリコン酸化膜又は及び低濃度のリン
   を含む第２のリンガラスとを有することを特徴とする半
   導体装置。 ３、上記半導体素子はバイポーラトランジスタである特
   許請求の範囲第２項に記載の半導体装置。 ４、上記第１のリンガラスにおけるリン濃度は１０モル
   程度であり、上記第２のリンガラスにおけるリン濃度は
   ５モル程度である特許請求の範囲第２項又は第３項に記
   載の半導体装置。 ５、表面酸化膜から一部表面が露出する半導体基体上に
   、高濃度に不純物を含む絶縁膜を形成する工程と、この
   絶縁膜から半導体基体内に不純物を導入し、かつ、この
   絶縁膜をち密化する熱処理工程とを有することを特徴と
   する半導体装置の製造方法。 ６、シリコン半導体基体表面にトランジスタを形成し、
   この上を多層のパシベーション膜で覆うにあたって、基
   板の一部露出部に形成した高濃度のリンを含むリンガラ
   ス膜を形成し、このリンガラスを不純物導入源として用
   いてエミッタ拡散し、かつ、このリンガラスをち密化す
   る温処理工程と、この高濃度リンを含むＰＳＧ膜を除去
   することなくその上にシリコン酸化物膜又は及び低濃度
   のリンを含むリンガラス膜を積み重ねて上層のパシベー
   ション膜を形成する工程と、を特徴とする半導体装置の
   製造方法。