JP3340633B2 - ガラス被覆半導体装置の電極形成方法 - Google Patents
ガラス被覆半導体装置の電極形成方法Info
- Publication number
- JP3340633B2 JP3340633B2 JP28206796A JP28206796A JP3340633B2 JP 3340633 B2 JP3340633 B2 JP 3340633B2 JP 28206796 A JP28206796 A JP 28206796A JP 28206796 A JP28206796 A JP 28206796A JP 3340633 B2 JP3340633 B2 JP 3340633B2
- Authority
- JP
- Japan
- Prior art keywords
- glass
- electrode
- semiconductor device
- coated
- nickel plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Chemically Coating (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に鉛系ガラスでｐｎ接合が被覆された半
導体装置の均一で良質な電極の形成が可能なガラス被覆
半導体装置の電極形成方法に関する。
方法に係り、特に鉛系ガラスでｐｎ接合が被覆された半
導体装置の均一で良質な電極の形成が可能なガラス被覆
半導体装置の電極形成方法に関する。
【０００２】
【従来の技術】メサ型半導体装置（少なくとも１個のｐ
ｎ接合が主表面からエッチングによって溝が形成され、
溝の側壁にｐｎ接合が露出する半導体装置）に良質の電
極をめっきによって形成するために従来から種々の技術
が提案されている。
ｎ接合が主表面からエッチングによって溝が形成され、
溝の側壁にｐｎ接合が露出する半導体装置）に良質の電
極をめっきによって形成するために従来から種々の技術
が提案されている。
【０００３】例えば、メサ型の半導体装置の無電解めっ
きに関する従来技術として、特開昭56−58232 号公報に
記載された技術が知られている。この従来技術は、メサ
溝内壁をガラスで被覆した半導体装置の電極形成方法に
おいて、一方の主表面に部分的に無電解めっきで第１電
極を形成し、他方の主表面に全面に第２電極を無電解め
っきで形成した後、一方の主表面形成した溝にガラスを
被覆することにより、表面保護膜形成後のウェハーの反
りを低減できるとされている。
きに関する従来技術として、特開昭56−58232 号公報に
記載された技術が知られている。この従来技術は、メサ
溝内壁をガラスで被覆した半導体装置の電極形成方法に
おいて、一方の主表面に部分的に無電解めっきで第１電
極を形成し、他方の主表面に全面に第２電極を無電解め
っきで形成した後、一方の主表面形成した溝にガラスを
被覆することにより、表面保護膜形成後のウェハーの反
りを低減できるとされている。
【０００４】さらに、シリコン基板面に無電解ニッケル
めっきを施す他の従来技術として、特開平1−185920 号
公報に記載された技術が知られている。この従来技術
は、先ずアルカリ性ニッケルりんめっき浴を使用して第
１めっき膜を形成した後異なる膜質の第２めっき膜を形
成し、しかる後に接合形成のためのエッチングを行うこ
とにより、半導体素子の応力による劣化の問題を解消で
きるものとされている。さらにまた、メサ型の半導体装
置のメサ上部に金属めっきを施す他の従来技術として、
特開平1−232719 号公報に記載された技術が知られてい
る。この従来技術は、メサ上部にホトレジストを形成し
ホトレジストの中央部を開口し、この開口部に金属めっ
きを施した後、ホトレジストを除去し追加の金属めっき
を施すことにより、金属電極周辺部のダレの発生等の問
題を解消が図れるものとされている。
めっきを施す他の従来技術として、特開平1−185920 号
公報に記載された技術が知られている。この従来技術
は、先ずアルカリ性ニッケルりんめっき浴を使用して第
１めっき膜を形成した後異なる膜質の第２めっき膜を形
成し、しかる後に接合形成のためのエッチングを行うこ
とにより、半導体素子の応力による劣化の問題を解消で
きるものとされている。さらにまた、メサ型の半導体装
置のメサ上部に金属めっきを施す他の従来技術として、
特開平1−232719 号公報に記載された技術が知られてい
る。この従来技術は、メサ上部にホトレジストを形成し
ホトレジストの中央部を開口し、この開口部に金属めっ
きを施した後、ホトレジストを除去し追加の金属めっき
を施すことにより、金属電極周辺部のダレの発生等の問
題を解消が図れるものとされている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記特
開昭56−58232 号公報に記載された技術では、第１電極
及び第２電極を無電解めっきで形成した後、表面保護膜
であるガラスを被覆する工程であり、ウェハーの反りは
低減できるが、ガラス焼成の温度や雰囲気に限界があ
り、高耐圧で低リーク電流の半導体装置を得るのが困難
であった。
開昭56−58232 号公報に記載された技術では、第１電極
及び第２電極を無電解めっきで形成した後、表面保護膜
であるガラスを被覆する工程であり、ウェハーの反りは
低減できるが、ガラス焼成の温度や雰囲気に限界があ
り、高耐圧で低リーク電流の半導体装置を得るのが困難
であった。
【０００６】さらに、上記特開平1−185920 号公報に記
載された技術では、１めっき膜及び第２めっき膜を形成
した後に接合形成のためのエッチングを行うため、上記
特開昭56−58232 号公報と同様に、高耐圧で低リーク電
流の半導体装置を得るのが困難であった。
載された技術では、１めっき膜及び第２めっき膜を形成
した後に接合形成のためのエッチングを行うため、上記
特開昭56−58232 号公報と同様に、高耐圧で低リーク電
流の半導体装置を得るのが困難であった。
【０００７】さらにまた、上記特開平1−232719 号公報
に記載された技術では、メサ上部及びメサ側壁部にホト
レジストを形成加工する工程を含むため、ホトレジスト
が均一に塗布しにくく、メサ上部の中央部のみに金属電
極を均一にめっきするのが困難であった。
に記載された技術では、メサ上部及びメサ側壁部にホト
レジストを形成加工する工程を含むため、ホトレジスト
が均一に塗布しにくく、メサ上部の中央部のみに金属電
極を均一にめっきするのが困難であった。
【０００８】本発明の目的は、従来の半導体装置の製造
方法の問題点を解決したガラス被覆半導体装置の電極形
成方法を提供することにある。
方法の問題点を解決したガラス被覆半導体装置の電極形
成方法を提供することにある。
【０００９】本発明の目的を具体的に言えば、鉛系ガラ
スで被覆されたメサ型半導体装置の電極を、均一で高品
質な無電解ニッケルめっきで形成するガラス被覆半導体
装置の電極形成方法を提供することにある。
スで被覆されたメサ型半導体装置の電極を、均一で高品
質な無電解ニッケルめっきで形成するガラス被覆半導体
装置の電極形成方法を提供することにある。
【００１０】
【課題を解決するための手段】かかる目的を達成するた
めに本発明は、一対の主表面を有し、一方の主表面から
基板と反対導電型の不純物を拡散してｐｎ接合が形成さ
れ、一方の主表面から所定の領域にｐｎ接合が露出する
ようメサ型に溝が設けられ、このメサ部に鉛系ガラス被
膜が形成される半導体装置において、半導体ウェハーを
フッ化水素酸あるいは希釈フッ化水素酸に浸漬処理し鉛
系ガラス被膜が被覆されない半導体表面を露出する工程
と、硝酸さらに希釈硝酸に浸漬する工程と、水素雰囲気
で熱処理した後フッ化水素酸と硝酸の混合液に浸漬し露
出した半導体表面を清浄化する工程と、希釈フッ化水素
酸と塩化パラジウム塩酸水溶液に浸漬し触媒化処理する
工程と、第１の無電解ニッケルめっきを施す工程と、第
１の無電解ニッケルめっきされたニッケルを触媒として
第２の無電解ニッケルめっきを施す工程からなる方法で
ガラス被覆半導体装置の電極を形成するようにしたもの
である。
めに本発明は、一対の主表面を有し、一方の主表面から
基板と反対導電型の不純物を拡散してｐｎ接合が形成さ
れ、一方の主表面から所定の領域にｐｎ接合が露出する
ようメサ型に溝が設けられ、このメサ部に鉛系ガラス被
膜が形成される半導体装置において、半導体ウェハーを
フッ化水素酸あるいは希釈フッ化水素酸に浸漬処理し鉛
系ガラス被膜が被覆されない半導体表面を露出する工程
と、硝酸さらに希釈硝酸に浸漬する工程と、水素雰囲気
で熱処理した後フッ化水素酸と硝酸の混合液に浸漬し露
出した半導体表面を清浄化する工程と、希釈フッ化水素
酸と塩化パラジウム塩酸水溶液に浸漬し触媒化処理する
工程と、第１の無電解ニッケルめっきを施す工程と、第
１の無電解ニッケルめっきされたニッケルを触媒として
第２の無電解ニッケルめっきを施す工程からなる方法で
ガラス被覆半導体装置の電極を形成するようにしたもの
である。
【００１１】さらに、第１の無電解ニッケルめっきを施
した後、窒素雰囲気中で熱処理し第１の無電解ニッケル
めっきされたニッケルと半導体とをシリサイド化する工
程と、希釈塩酸と希釈フッ化水素酸に順次浸漬しシリサ
イド化された第１の無電解ニッケルめっき表面を清浄化
する工程とを経た後に、第２の無電解ニッケルめっきを
施す工程からなる方法でガラス被覆半導体装置の電極を
形成するようにしたものである。
した後、窒素雰囲気中で熱処理し第１の無電解ニッケル
めっきされたニッケルと半導体とをシリサイド化する工
程と、希釈塩酸と希釈フッ化水素酸に順次浸漬しシリサ
イド化された第１の無電解ニッケルめっき表面を清浄化
する工程とを経た後に、第２の無電解ニッケルめっきを
施す工程からなる方法でガラス被覆半導体装置の電極を
形成するようにしたものである。
【００１２】
【発明の実施の形態】以下、本発明の実施例を図面を用
いて説明する。
いて説明する。
【００１３】（実施例１）図１は本発明のガラス被覆半
導体装置の電極形成方法による第１実施例を示す断面図
である。図において、１はｎ型半導体領域であり、一方
の主表面に高不純物濃度のｐ+ 型半導体領域２が形成さ
れ、他方の主表面に高不純物濃度のｎ+ 型半導体領域３
が形成され、一方の主表面から所定の領域にｐｎ接合が
露出するようメサ溝が設けられ、このメサ部に鉛系ガラ
ス被膜５が形成されている。また、アノード層となるｐ
+ 型半導体領域２にはアノード電極２０が、カソード層
となるｎ+ 型半導体領域３にはカソード電極３０がそれ
ぞれ鉛系ガラス被膜５が形成された後に、無電解ニッケ
ルめっきによりオーミック接触して形成されている。図
２は本発明によるガラス被覆半導体装置の電極形成方法
による第１実施例を示す一方の主表面から見た平面図で
ある。図中の符号の意味は図１で説明したのと同様であ
り、ここでは説明を省略する。アノード電極２０，鉛系
ガラス被膜５、さらに第１半導体領域と第２半導体領域
からなるｐｎ接合端８を示している。なお、図２におい
て、Ａ−Ａ′部で示した箇所の断面の概略図が図１に相
当する。ガラス被覆半導体装置の主ｐｎ接合の端部８は
４角曲率を有する４角形となっており、ガラス被膜５の
下に位置している。
導体装置の電極形成方法による第１実施例を示す断面図
である。図において、１はｎ型半導体領域であり、一方
の主表面に高不純物濃度のｐ+ 型半導体領域２が形成さ
れ、他方の主表面に高不純物濃度のｎ+ 型半導体領域３
が形成され、一方の主表面から所定の領域にｐｎ接合が
露出するようメサ溝が設けられ、このメサ部に鉛系ガラ
ス被膜５が形成されている。また、アノード層となるｐ
+ 型半導体領域２にはアノード電極２０が、カソード層
となるｎ+ 型半導体領域３にはカソード電極３０がそれ
ぞれ鉛系ガラス被膜５が形成された後に、無電解ニッケ
ルめっきによりオーミック接触して形成されている。図
２は本発明によるガラス被覆半導体装置の電極形成方法
による第１実施例を示す一方の主表面から見た平面図で
ある。図中の符号の意味は図１で説明したのと同様であ
り、ここでは説明を省略する。アノード電極２０，鉛系
ガラス被膜５、さらに第１半導体領域と第２半導体領域
からなるｐｎ接合端８を示している。なお、図２におい
て、Ａ−Ａ′部で示した箇所の断面の概略図が図１に相
当する。ガラス被覆半導体装置の主ｐｎ接合の端部８は
４角曲率を有する４角形となっており、ガラス被膜５の
下に位置している。
【００１４】次に、図１及び図２に示した構成のガラス
被覆半導体装置の特徴について述べる。一方の主表面か
ら所定の領域にｐｎ接合が露出するようメサ溝が設けら
れ、このメサ部に鉛系ガラス被膜５が形成されており、
アノード電極２０及びカソード電極３０がそれぞれ鉛系
ガラス被膜５が形成された後に、無電解ニッケルめっき
によりオーミック接触して形成されており、鉛系ガラス
被膜５表面にはニッケル金属等の異物が存在せず、極め
て清浄なガラス表面となり、アノード電極２０及びカソ
ード電極３０が緻密であり、それぞれｐ+ 型半導体領域
２及びｎ+ 型半導体領域と密着性良くオーミック接触し
て形成され、その後のアノード電極２０及びカソード電
極３０と半田との濡れ性も極めて良好となり、高耐圧，
高信頼のガラス被覆半導体装置を歩留まり良く製造する
ことができた。
被覆半導体装置の特徴について述べる。一方の主表面か
ら所定の領域にｐｎ接合が露出するようメサ溝が設けら
れ、このメサ部に鉛系ガラス被膜５が形成されており、
アノード電極２０及びカソード電極３０がそれぞれ鉛系
ガラス被膜５が形成された後に、無電解ニッケルめっき
によりオーミック接触して形成されており、鉛系ガラス
被膜５表面にはニッケル金属等の異物が存在せず、極め
て清浄なガラス表面となり、アノード電極２０及びカソ
ード電極３０が緻密であり、それぞれｐ+ 型半導体領域
２及びｎ+ 型半導体領域と密着性良くオーミック接触し
て形成され、その後のアノード電極２０及びカソード電
極３０と半田との濡れ性も極めて良好となり、高耐圧，
高信頼のガラス被覆半導体装置を歩留まり良く製造する
ことができた。
【００１５】（実施例２）図３は図１に示した本発明の
ガラス被覆半導体装置の電極形成方法による第１実施例
を製造するための主な工程ごとの断面図であり、以下、
この図を参照して本発明の第１実施例の製造方法を説明
する。
ガラス被覆半導体装置の電極形成方法による第１実施例
を製造するための主な工程ごとの断面図であり、以下、
この図を参照して本発明の第１実施例の製造方法を説明
する。
【００１６】まず、（ａ）が示すように、ｎ型半導体領
域１となるシリコン基板としてＣＺ（１１１）のｎ型３
５〜４５Ωcmを用い、一方の主表面に表面不純物濃度が
１×１０19／cm2以上のＢ(ボロン）を４０±５μｍの深
さにイオン打ち込み法あるいはボロンナイトライドを拡
散源とした熱拡散法で形成し、他方の主表面には表面不
純物濃度が１×１０20／cm2以上のＰ(リン）を４５±１
０μｍの深さにイオン打ち込み法あるいは次亜塩素酸リ
ンを用いて形成した後、ドライ酸化あるいはウェット酸
化により約２〜３μｍのシリコン酸化膜６ａ，６ｂを形
成する。続いて、（ｂ）が示すように通常のホトリソグ
ラフィにより一方の主表面のシリコン酸化膜６ａの一部
を除去した後、Ｕ０１エッチャントで約６０μｍエッチ
ングしｐ+ 型半導体領域２とｎ型半導体領域１からなる
ｐｎ接合が露出するようメサ溝を形成する。その後、
（ｂ）の工程で使用したシリコン酸化膜６ａ，６ｂをＨ
Ｆを含む酸で除去し、（ｃ）が示すようにスクリーン印
刷法によりペースト状の鉛系ガラス(主成分：ＰｂＯ，
ＳｉＯ2，Ａｌ2Ｏ3）を５５±１０μｍ塗布し、ガラス
焼成として酸素雰囲気中で７８０〜８５０℃，４０分の
熱処理をし、ガラス被膜５を形成した。その後、（ｄ）
が示すようにアノード層となるｐ+ 型半導体領域２及び
カソード層となるｎ+ 型半導体領域３表面に形成されて
いたシリコン酸化膜６を希釈フッ化水素酸に浸漬して除
去した後、無電解ニッケルめっきによりアノード電極２
０及びカソード電極３０を形成してガラス被覆半導体装
置を製造する。
域１となるシリコン基板としてＣＺ（１１１）のｎ型３
５〜４５Ωcmを用い、一方の主表面に表面不純物濃度が
１×１０19／cm2以上のＢ(ボロン）を４０±５μｍの深
さにイオン打ち込み法あるいはボロンナイトライドを拡
散源とした熱拡散法で形成し、他方の主表面には表面不
純物濃度が１×１０20／cm2以上のＰ(リン）を４５±１
０μｍの深さにイオン打ち込み法あるいは次亜塩素酸リ
ンを用いて形成した後、ドライ酸化あるいはウェット酸
化により約２〜３μｍのシリコン酸化膜６ａ，６ｂを形
成する。続いて、（ｂ）が示すように通常のホトリソグ
ラフィにより一方の主表面のシリコン酸化膜６ａの一部
を除去した後、Ｕ０１エッチャントで約６０μｍエッチ
ングしｐ+ 型半導体領域２とｎ型半導体領域１からなる
ｐｎ接合が露出するようメサ溝を形成する。その後、
（ｂ）の工程で使用したシリコン酸化膜６ａ，６ｂをＨ
Ｆを含む酸で除去し、（ｃ）が示すようにスクリーン印
刷法によりペースト状の鉛系ガラス(主成分：ＰｂＯ，
ＳｉＯ2，Ａｌ2Ｏ3）を５５±１０μｍ塗布し、ガラス
焼成として酸素雰囲気中で７８０〜８５０℃，４０分の
熱処理をし、ガラス被膜５を形成した。その後、（ｄ）
が示すようにアノード層となるｐ+ 型半導体領域２及び
カソード層となるｎ+ 型半導体領域３表面に形成されて
いたシリコン酸化膜６を希釈フッ化水素酸に浸漬して除
去した後、無電解ニッケルめっきによりアノード電極２
０及びカソード電極３０を形成してガラス被覆半導体装
置を製造する。
【００１７】最後に、（ｅ）に示すように焼成された鉛
系ガラスの中心部を切断線１０に沿ってダイシングする
ことによって、半導体ペレットが完成し、図１に示した
ガラス被覆半導体装置が得られる。
系ガラスの中心部を切断線１０に沿ってダイシングする
ことによって、半導体ペレットが完成し、図１に示した
ガラス被覆半導体装置が得られる。
【００１８】図４は本発明のガラス被覆半導体装置の電
極形成方法による第１実施例の電極形成工程の詳細な製
造工程図である。
極形成方法による第１実施例の電極形成工程の詳細な製
造工程図である。
【００１９】図４において、図３に示した符号と同一の
ものは説明を省略する。（ａ）において６は鉛系ガラス
を焼成したときにｐ+ 型半導体領域２及びｎ+ 型半導体
領域３表面に形成されたシリコン酸化膜であり、このシ
リコン酸化膜６を希釈フッ化水素酸に浸漬して除去する
と、ガラス中の二酸化珪素は溶けだすが、金属酸化物は
希釈フッ化水素酸と反応してゲル状固体のフッ化鉛とな
り、特に（ｂ）に示したようにガラス被膜５の表面やｐ
+ 型半導体領域２及びｎ+ 型半導体領域３表面にフッ化
鉛１１ができる。このフッ化鉛１１が存在すると均一な
ニッケルめっきが形成できないという問題があった。
ものは説明を省略する。（ａ）において６は鉛系ガラス
を焼成したときにｐ+ 型半導体領域２及びｎ+ 型半導体
領域３表面に形成されたシリコン酸化膜であり、このシ
リコン酸化膜６を希釈フッ化水素酸に浸漬して除去する
と、ガラス中の二酸化珪素は溶けだすが、金属酸化物は
希釈フッ化水素酸と反応してゲル状固体のフッ化鉛とな
り、特に（ｂ）に示したようにガラス被膜５の表面やｐ
+ 型半導体領域２及びｎ+ 型半導体領域３表面にフッ化
鉛１１ができる。このフッ化鉛１１が存在すると均一な
ニッケルめっきが形成できないという問題があった。
【００２０】そこで本発明では、ニッケルめっきを妨げ
るフッ化鉛１１を除去するため、硝酸及び希釈硝酸に浸
漬し除去した後、温水洗浄や超音波洗浄にて完全にフッ
化鉛１１及び硝酸を除去し、乾燥する。
るフッ化鉛１１を除去するため、硝酸及び希釈硝酸に浸
漬し除去した後、温水洗浄や超音波洗浄にて完全にフッ
化鉛１１及び硝酸を除去し、乾燥する。
【００２１】その後、（ｃ）に示したようにガラス被膜
５の表面やｐ+ 型半導体領域２及びｎ+ 型半導体領域３
表面には、鉛イオン１２が存在しており、これを除去す
るため６２０±５０℃の水素雰囲気中で１０〜７０分間
熱処理する。この水素処理により露出した半導体表面は
極めて清浄になるが、さらにフッ化水素酸と硝酸の混合
液に約５〜２０秒間浸漬して、半導体表面を清浄化す
る。
５の表面やｐ+ 型半導体領域２及びｎ+ 型半導体領域３
表面には、鉛イオン１２が存在しており、これを除去す
るため６２０±５０℃の水素雰囲気中で１０〜７０分間
熱処理する。この水素処理により露出した半導体表面は
極めて清浄になるが、さらにフッ化水素酸と硝酸の混合
液に約５〜２０秒間浸漬して、半導体表面を清浄化す
る。
【００２２】その後、（ｄ）に示すように希釈フッ化水
素酸と塩化パラジウム水溶液に浸漬し、ニッケルめっき
の触媒化処理を行い、（ｅ）が示すように次亜燐酸ソー
ダを還元剤とする塩化ニッケルを含む溶液中で無電解ニ
ッケルめっきを実施すると、ｐ+ 型半導体領域２及びｎ
+ 型半導体領域３表面にはニッケルめっきによるニッケ
ル電極１４ａが形成される。その後、６２０±５０℃の
窒素雰囲気中でシンターし、(ｅ)に示したニッケル電極
１４ａとｐ+ 型半導体領域２及びｎ+ 型半導体領域３を
反応させ、(ｆ)に示したようにシリサイド化したニッケ
ルシリサイド電極１５とする。このシリサイドは半導体
側からＮｉＳｉ2，ＮｉＳｉ，Ｎｉ2Ｓｉからなるニッケ
ルシリサイドである。上記の６２０±５０℃の窒素雰囲
気中でシンターでシリサイドを形成した後で、ニッケル
シリサイド電極１５やガラス被膜上に、ニッケルやパラ
ジウムさらに鉛等の上記製造工程で混入した金属の酸化
物１６が存在し、これらの酸化物は第２の無電解ニッケ
ルめっきに対して、不均一となる要因であることが判明
した。
素酸と塩化パラジウム水溶液に浸漬し、ニッケルめっき
の触媒化処理を行い、（ｅ）が示すように次亜燐酸ソー
ダを還元剤とする塩化ニッケルを含む溶液中で無電解ニ
ッケルめっきを実施すると、ｐ+ 型半導体領域２及びｎ
+ 型半導体領域３表面にはニッケルめっきによるニッケ
ル電極１４ａが形成される。その後、６２０±５０℃の
窒素雰囲気中でシンターし、(ｅ)に示したニッケル電極
１４ａとｐ+ 型半導体領域２及びｎ+ 型半導体領域３を
反応させ、(ｆ)に示したようにシリサイド化したニッケ
ルシリサイド電極１５とする。このシリサイドは半導体
側からＮｉＳｉ2，ＮｉＳｉ，Ｎｉ2Ｓｉからなるニッケ
ルシリサイドである。上記の６２０±５０℃の窒素雰囲
気中でシンターでシリサイドを形成した後で、ニッケル
シリサイド電極１５やガラス被膜上に、ニッケルやパラ
ジウムさらに鉛等の上記製造工程で混入した金属の酸化
物１６が存在し、これらの酸化物は第２の無電解ニッケ
ルめっきに対して、不均一となる要因であることが判明
した。
【００２３】このため本発明では、希釈塩酸と希釈フッ
化水素酸に浸漬し、シリサイド化したニッケルシリサイ
ド電極１５の表面に付着した酸化物１６を除去し清浄化
した後、（ｇ）に示した第２の無電解ニッケルめっきに
よりニッケル電極１４ｂを形成する。最後に、温水洗浄
にて表面に付着したナトリウム等の不純物を除去した
後、乾燥する。
化水素酸に浸漬し、シリサイド化したニッケルシリサイ
ド電極１５の表面に付着した酸化物１６を除去し清浄化
した後、（ｇ）に示した第２の無電解ニッケルめっきに
よりニッケル電極１４ｂを形成する。最後に、温水洗浄
にて表面に付着したナトリウム等の不純物を除去した
後、乾燥する。
【００２４】（実施例３）図５は本発明のガラス被覆半
導体装置の電極形成方法による第２実施例を示す断面図
である。図５において、図１に示した符号と同一のもの
は説明を省略する。７はシリコン酸化膜等の絶縁膜であ
り、ガラス被膜５とｐ+ 型半導体領域２及びｎ型半導体
領域１の表面との間に介在して形成されている。このよ
うに図１に対してシリコン酸化膜７を付加することによ
り、半導体表面の界面準位を低減することが可能とな
り、半導体表面を流れる表面発生電流の低減を図ること
ができる。
導体装置の電極形成方法による第２実施例を示す断面図
である。図５において、図１に示した符号と同一のもの
は説明を省略する。７はシリコン酸化膜等の絶縁膜であ
り、ガラス被膜５とｐ+ 型半導体領域２及びｎ型半導体
領域１の表面との間に介在して形成されている。このよ
うに図１に対してシリコン酸化膜７を付加することによ
り、半導体表面の界面準位を低減することが可能とな
り、半導体表面を流れる表面発生電流の低減を図ること
ができる。
【００２５】（実施例４）図６は本発明のガラス被覆半
導体装置の電極形成方法による第３実施例を示す断面図
である。図６において、図１に示した符号と同一のもの
は説明を省略する。４は高不純物濃度のｎ+ 型半導体領
域であり、ガラス被覆半導体装置のチップ周辺に、ｐ+
型半導体領域２を取り囲むようにｎ型半導体領域１に隣
接して形成されている。こうすることにより、主ｐｎ接
合から延びる空乏層がチップ端部にまで延びるのを防止
できるだけでなく、ダイシング時にガラスを切らなくて
すむので、ガラスのクラックの発生による耐圧不良を低
減できる効果がある。
導体装置の電極形成方法による第３実施例を示す断面図
である。図６において、図１に示した符号と同一のもの
は説明を省略する。４は高不純物濃度のｎ+ 型半導体領
域であり、ガラス被覆半導体装置のチップ周辺に、ｐ+
型半導体領域２を取り囲むようにｎ型半導体領域１に隣
接して形成されている。こうすることにより、主ｐｎ接
合から延びる空乏層がチップ端部にまで延びるのを防止
できるだけでなく、ダイシング時にガラスを切らなくて
すむので、ガラスのクラックの発生による耐圧不良を低
減できる効果がある。
【００２６】（実施例５）図７は本発明のガラス被覆半
導体装置の電極形成方法による第４実施例を示す断面図
である。図７において、図５及び図６に示した符号と同
一のものは説明を省略する。図６に示した高不純物濃度
のｎ+ 型半導体領域４及び図５に示したシリコン酸化膜
７を併合することにより、主ｐｎ接合から延びる空乏層
がチップ端部にまで延びることによるリーク電流増大を
防止でき、ダイシング時にガラスを切らなくてすむの
で、ガラスのクラックの発生による耐圧不良を低減でき
る効果がある。さらに、半導体表面の界面準位を低減す
ることが可能となり、半導体表面を流れる表面発生電流
の低減を図ることができる。
導体装置の電極形成方法による第４実施例を示す断面図
である。図７において、図５及び図６に示した符号と同
一のものは説明を省略する。図６に示した高不純物濃度
のｎ+ 型半導体領域４及び図５に示したシリコン酸化膜
７を併合することにより、主ｐｎ接合から延びる空乏層
がチップ端部にまで延びることによるリーク電流増大を
防止でき、ダイシング時にガラスを切らなくてすむの
で、ガラスのクラックの発生による耐圧不良を低減でき
る効果がある。さらに、半導体表面の界面準位を低減す
ることが可能となり、半導体表面を流れる表面発生電流
の低減を図ることができる。
【００２７】（実施例６）図８は、本発明の図５に示し
たガラス被覆半導体装置の電極形成方法による第２実施
例を製造するための主な工程ごとの断面図であり、以
下、この図を参照して本発明の第２実施例の製造方法を
説明する。なお、本製造方法において図４で説明したも
のと同様の工程については説明を省略する。
たガラス被覆半導体装置の電極形成方法による第２実施
例を製造するための主な工程ごとの断面図であり、以
下、この図を参照して本発明の第２実施例の製造方法を
説明する。なお、本製造方法において図４で説明したも
のと同様の工程については説明を省略する。
【００２８】まず、図４で説明した同様の工程（ａ）及
び（ｂ）を経た後に、上記（ｂ）の工程で使用したシリ
コン酸化膜６ａをフッ化水素酸を含む液を用いて除去し
た後に、（ｃ）に示すように、新たにシリコン酸化膜７
をドライ酸素雰囲気中で1000℃で、約３０〜６０ｎｍ形
成する。その後、（ｄ）が示すようにスクリーン印刷法
によりペースト状の鉛系ガラス(主成分：ＰｂＯ，Ｓｉ
Ｏ2，Ａｌ2Ｏ3）を５５±１０μｍ塗布し、ガラス焼成
として酸素雰囲気中で７８０〜８５０℃，４０分の熱処
理をし、ガラス被膜５を形成した。その後、（ｅ）が示
すようにガラス被膜が形成されていないアノード層とな
るｐ+ 型半導体領域２及びカソード層となるｎ+ 型半導
体領域３表面に形成したシリコン酸化膜７を希釈フッ化
水素酸に浸漬して除去した後、無電解ニッケルめっきに
よりアノード電極２０及びカソード電極３０を形成して
ガラス被覆半導体装置を製造する。
び（ｂ）を経た後に、上記（ｂ）の工程で使用したシリ
コン酸化膜６ａをフッ化水素酸を含む液を用いて除去し
た後に、（ｃ）に示すように、新たにシリコン酸化膜７
をドライ酸素雰囲気中で1000℃で、約３０〜６０ｎｍ形
成する。その後、（ｄ）が示すようにスクリーン印刷法
によりペースト状の鉛系ガラス(主成分：ＰｂＯ，Ｓｉ
Ｏ2，Ａｌ2Ｏ3）を５５±１０μｍ塗布し、ガラス焼成
として酸素雰囲気中で７８０〜８５０℃，４０分の熱処
理をし、ガラス被膜５を形成した。その後、（ｅ）が示
すようにガラス被膜が形成されていないアノード層とな
るｐ+ 型半導体領域２及びカソード層となるｎ+ 型半導
体領域３表面に形成したシリコン酸化膜７を希釈フッ化
水素酸に浸漬して除去した後、無電解ニッケルめっきに
よりアノード電極２０及びカソード電極３０を形成して
ガラス被覆半導体装置を製造する。
【００２９】最後に、（ｆ）に示すように焼成された鉛
系ガラスの中心部を切断線１０に沿ってダイシングする
ことによって、半導体ペレットが完成し、図５に示した
ガラス被覆半導体装置が得られる。
系ガラスの中心部を切断線１０に沿ってダイシングする
ことによって、半導体ペレットが完成し、図５に示した
ガラス被覆半導体装置が得られる。
【００３０】以上詳述した本発明の各実施例を用いたガ
ラス被覆半導体装置の電極形成方法によれば、表面安定
化膜として鉛系ガラス被膜を使用し、無電解ニッケルめ
っきによる電極はウェハ内において均一で、緻密であ
り、半導体領域と密着性良くオーミック接触して形成さ
れ、その後の半田との濡れ性も極めて良好となり、高耐
圧，高信頼のガラス被覆半導体装置を歩留まり良く製造
することができた。
ラス被覆半導体装置の電極形成方法によれば、表面安定
化膜として鉛系ガラス被膜を使用し、無電解ニッケルめ
っきによる電極はウェハ内において均一で、緻密であ
り、半導体領域と密着性良くオーミック接触して形成さ
れ、その後の半田との濡れ性も極めて良好となり、高耐
圧，高信頼のガラス被覆半導体装置を歩留まり良く製造
することができた。
【００３１】さらにガラス被覆半導体装置の耐圧は、約
８００±１００Ｖであり、リーク電流も逆方向印加電圧
が４００Ｖで１０ｎＡ以下となり、極めて阻止特性の優
れたガラス被覆半導体装置及びその製造方法であること
を確認した。さらに、高温逆バイアス試験（ＤＣ４００
Ｖ，接合温度１５０℃，時間１０００ｈ）を実施した
が、リーク電流は初期値の５０％増加にとどまり、高信
頼性を示すことを確認した。
８００±１００Ｖであり、リーク電流も逆方向印加電圧
が４００Ｖで１０ｎＡ以下となり、極めて阻止特性の優
れたガラス被覆半導体装置及びその製造方法であること
を確認した。さらに、高温逆バイアス試験（ＤＣ４００
Ｖ，接合温度１５０℃，時間１０００ｈ）を実施した
が、リーク電流は初期値の５０％増加にとどまり、高信
頼性を示すことを確認した。
【００３２】
【発明の効果】このようにして、本発明による鉛系ガラ
スで被覆された半導体装置の電極形成方法は、均一で密
着性の優れたニッケル電極を無電解めっきで形成でき、
歩留まり良く高信頼のガラス被覆半導体装置の製造が可
能となった。
スで被覆された半導体装置の電極形成方法は、均一で密
着性の優れたニッケル電極を無電解めっきで形成でき、
歩留まり良く高信頼のガラス被覆半導体装置の製造が可
能となった。
【図１】本発明のガラス被覆半導体装置の電極形成方法
による第１実施例の断面図。
による第１実施例の断面図。
【図２】本発明のガラス被覆半導体装置の電極形成方法
による第１実施例の平面図。
による第１実施例の平面図。
【図３】本発明のガラス被覆半導体装置の電極形成方法
による第１実施例の製造工程図。
による第１実施例の製造工程図。
【図４】本発明のガラス被覆半導体装置の電極形成方法
による第１実施例の電極形成の詳細な製造工程図。
による第１実施例の電極形成の詳細な製造工程図。
【図５】本発明のガラス被覆半導体装置の電極形成方法
による第２実施例の断面図。
による第２実施例の断面図。
【図６】本発明のガラス被覆半導体装置の電極形成方法
による第３実施例の断面図。
による第３実施例の断面図。
【図７】本発明のガラス被覆半導体装置の電極形成方法
による第４実施例の断面図。
による第４実施例の断面図。
【図８】本発明のガラス被覆半導体装置の電極形成方法
による第２実施例の製造工程図。
による第２実施例の製造工程図。
１…ｎ型半導体領域、２…ｐ+ 型半導体領域、３，４…
ｎ+ 型半導体領域、５…ガラス被膜、６，７…シリコン
酸化膜、８…ｐｎ接合端、９…エッチング領域、１０…
切断線、１１…フッ化鉛、１２…鉛イオン、１３…パラ
ジウム、１４ａ，１４ｂ…ニッケル電極、１５…ニッケ
ルシリサイド電極、１６…金属酸化物、２０…アノード
電極、３０…カソード電極。
ｎ+ 型半導体領域、５…ガラス被膜、６，７…シリコン
酸化膜、８…ｐｎ接合端、９…エッチング領域、１０…
切断線、１１…フッ化鉛、１２…鉛イオン、１３…パラ
ジウム、１４ａ，１４ｂ…ニッケル電極、１５…ニッケ
ルシリサイド電極、１６…金属酸化物、２０…アノード
電極、３０…カソード電極。
フロントページの続き (72)発明者 松崎 均 茨城県日立市幸町三丁目１番１号 株式 会社 日立製作所 日立工場内 (72)発明者 菅野 実 茨城県日立市弁天町三丁目10番２号 日 立原町電子工業株式会社内 (56)参考文献 特開 昭57−79618（ＪＰ，Ａ) 特開 平８−191075（ＪＰ，Ａ) 特開 平６−232140（ＪＰ，Ａ) 特開 平４−234126（ＪＰ，Ａ) 特開 平７−99196（ＪＰ，Ａ) 特開 昭58−130267（ＪＰ，Ａ) 特開 昭53−78169（ＪＰ，Ａ) 特開 昭52−42073（ＪＰ，Ａ) 特開 平１−185920（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/288 C23C 18/18 C23C 18/36
Claims (5)
- 【請求項１】一対の主表面を有するシリコン半導体基板
に、一方の主表面からシリコン半導体基板と反対導電型
の不純物を拡散してｐｎ接合を形成し、一方の主表面か
ら所定の領域にｐｎ接合が露出するようメサ型に溝を設
け、このメサ部に鉛系ガラス被膜を形成したガラス被覆
半導体装置の電極形成方法において、シリコン 半導体ウェハーをフッ化水素酸あるいは希釈フ
ッ化水素酸に浸漬処理して、鉛系ガラス被膜が被覆され
ない半導体表面を露出させる工程と、該半導体表面を露出させる工程の後に、 硝酸さらに希釈
硝酸に浸漬する工程と、 該硝酸と希硝酸とに浸漬する工程の後、水素雰囲気で熱
処理する工程と、 該熱処理工程の後、フッ化水素酸と硝酸の混合液に浸漬
し、露出した半導体表面を清浄化する工程と、 該清浄化工程の後、 第１の無電解ニッケルめっきを施す
ことを特徴とするガラス被覆半導体装置の電極形成方
法。 - 【請求項２】請求項１に記載のガラス被覆半導体装置の
電極形成方法において、 前記清浄化工程の後、 希釈フッ化水素酸と塩化パラジウ
ム水溶液に浸漬し触媒化処理する工程を行い、 該触媒化処理工程の後で、前記第１の無電解ニッケルめ
っきを施すことを特徴とする ガラス被覆半導体装置の電
極形成方法。 - 【請求項３】請求項１または請求項２の何れかに記載の
ガラス被覆半導体装置の電極形成方法において、 前記 第１の無電解ニッケルめっきの後処理として、 窒素雰囲気中で熱処理し第１の無電解ニッケルめっきさ
れたニッケルと半導体とをシリサイド化する工程を含む
ことを特徴とするガラス被覆半導体装置の電極形成方
法。 - 【請求項４】請求項３に記載のガラス被覆半導体装置の
電極形成方法において、 前記ニッケルと半導体とをシリサイド化する工程の後
で、 希釈塩酸と希釈フッ化水素酸とに順次浸漬し前記第１の
無電解ニッケルめっき表面を清浄化する工程と、 該ニッケルめっき表面清浄化工程に引き続いて第２の無
電解ニッケルめっき工程 を含むことを特徴とするガラス
被覆半導体装置の電極形成方法。 - 【請求項５】請求項３に記載のガラス被覆半導体装置の
電極形成方法において、前記第１の 無電解ニッケルめっきをシリサイド化したニ
ッケルシリサイド電極がオーミック電極であることを特
徴とするガラス被覆半導体装置の電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28206796A JP3340633B2 (ja) | 1996-10-24 | 1996-10-24 | ガラス被覆半導体装置の電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28206796A JP3340633B2 (ja) | 1996-10-24 | 1996-10-24 | ガラス被覆半導体装置の電極形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10125628A JPH10125628A (ja) | 1998-05-15 |
| JP3340633B2 true JP3340633B2 (ja) | 2002-11-05 |
Family
ID=17647720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28206796A Expired - Fee Related JP3340633B2 (ja) | 1996-10-24 | 1996-10-24 | ガラス被覆半導体装置の電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3340633B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020061136A (ko) * | 2001-01-16 | 2002-07-23 | 주식회사 한솔 | 해수 전해설비용 백금양극의 제조방법 |
| JP2005340484A (ja) * | 2004-05-27 | 2005-12-08 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP5308595B1 (ja) * | 2012-11-28 | 2013-10-09 | 新電元工業株式会社 | 樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置 |
| JP2017103404A (ja) * | 2015-12-04 | 2017-06-08 | シャープ株式会社 | 半導体装置およびその製造方法 |
| CN108766884A (zh) * | 2018-08-03 | 2018-11-06 | 淄博汉林半导体有限公司 | 无需光刻步骤的肖特基芯片制造方法及肖特基芯片 |
-
1996
- 1996-10-24 JP JP28206796A patent/JP3340633B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10125628A (ja) | 1998-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4974756B2 (ja) | 太陽電池素子の製造方法 | |
| JP3340633B2 (ja) | ガラス被覆半導体装置の電極形成方法 | |
| JP3339549B2 (ja) | ガラス被覆半導体装置及びその製造方法 | |
| JP5165906B2 (ja) | 光電変換素子の製造方法 | |
| JP2005167291A (ja) | 太陽電池の製造方法及び半導体装置の製造方法 | |
| US4871617A (en) | Ohmic contacts and interconnects to silicon and method of making same | |
| JP3340648B2 (ja) | 半導体装置の電極形成方法 | |
| JPH1197726A (ja) | 太陽電池の製法 | |
| JP3361717B2 (ja) | 半導体装置の電極形成方法 | |
| JPH1012897A (ja) | ガラス被覆半導体装置及びその製造方法 | |
| JPS6250974B2 (ja) | ||
| KR100272653B1 (ko) | 반도체 소자의 제조방법 | |
| JPS6151941A (ja) | 電極・配線膜の製造方法 | |
| JP4343089B2 (ja) | 半導体素子の電極形成方法 | |
| JPH06196674A (ja) | 半導体基板の製造方法 | |
| JPS6081833A (ja) | 半導体装置 | |
| JPH01109727A (ja) | 半導体装置およびその製造方法 | |
| JPS59121834A (ja) | 電極配線の製造方法 | |
| JPH0669036B2 (ja) | 半導体装置の製造方法 | |
| JPS5849023B2 (ja) | 半導体装置の製法 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPH0918037A (ja) | 太陽電池素子の製造方法 | |
| JPS59147431A (ja) | 電極形成方法 | |
| JPH06151906A (ja) | 太陽電池素子の製造方法 | |
| JPH0542134B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |