JP2017103404A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2017103404A JP2017103404A JP2015237169A JP2015237169A JP2017103404A JP 2017103404 A JP2017103404 A JP 2017103404A JP 2015237169 A JP2015237169 A JP 2015237169A JP 2015237169 A JP2015237169 A JP 2015237169A JP 2017103404 A JP2017103404 A JP 2017103404A
- Authority
- JP
- Japan
- Prior art keywords
- nickel film
- semiconductor device
- nickel
- impurity region
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 293
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 140
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 120
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 120
- 239000010703 silicon Substances 0.000 claims abstract description 120
- 239000012535 impurity Substances 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 229910021478 group 5 element Inorganic materials 0.000 claims abstract description 18
- 238000007747 plating Methods 0.000 claims description 28
- 238000000137 annealing Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 description 29
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 19
- 229910052698 phosphorus Inorganic materials 0.000 description 19
- 239000011574 phosphorus Substances 0.000 description 19
- 238000009792 diffusion process Methods 0.000 description 11
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000003054 catalyst Substances 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000003638 chemical reducing agent Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004299 exfoliation Methods 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- ACVYVLVWPXVTIT-UHFFFAOYSA-N phosphinic acid Chemical compound O[PH2]=O ACVYVLVWPXVTIT-UHFFFAOYSA-N 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemically Coating (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】シリコン基板の片面にニッケル膜を備えた半導体装置であって、シリコン基板に対するニッケル膜の密着性が高いものを提供すること。【解決手段】この発明の半導体装置１は、シリコン基板１０の片面１０ｂに作り込まれた、Ｖ族元素を不純物として含む不純物領域１２と、シリコン基板１０の片面１０ｂに、その不純物領域１２を覆うように設けられたニッケル膜１４とを備える。その不純物領域１２のＶ族元素とそのニッケル膜１４のニッケル元素とが化学結合している。【選択図】図１
Description
この発明は半導体装置に関し、より詳しくは、シリコン基板の片面にニッケル膜を備えた半導体装置に関する。
また、この発明は、そのような半導体装置を製造する半導体装置の製造方法に関する。
シリコン基板に不純物をドーピングして形成される半導体装置、例えばパワーＭＯＳＦＥＴなどの縦型構造の半導体装置では、シリコン基板の表面だけでなく、裏面にも電極が形成されている。また、横型構造の半導体装置においても、放熱対策として、シリコン基板（シリコンウエハ）の裏面をメタライズし、チップ化後、高熱伝導の焼結型の金属ペースト剤を介してダイボンドする手法が採用されている。シリコン基板の裏面をメタライズする手法としては、装置価格やランニングコストが高いスパッタ法に代えて、めっき膜形成技術が検討されている。
めっき膜形成技術としては、例えば特許文献１（特開平６−１５１９０５号公報）に開示されているように、シリコン基板の表面及び裏面を絶縁膜で覆い、接合部分の絶縁膜を除去してシリコン層を露出させ、シリコン層を粗面にし、シリコン層の粗面上に無電解でニッケルめっき層を形成する方法が広く知られている。
また、特許文献１には、シリコン層を粗面にした後、シリコン層の粗面上に５０〜３００ｎｍ程度の極薄いニッケルめっき層を形成し、６００〜８５０℃の比較的高い温度で加熱し、充分に時間をかけてニッケルを拡散させてニッケルシリサイド層（低抵抗層）を形成し、このニッケルシリサイド層上に厚膜のニッケルめっき層を形成する方法も提案されている。
しかしながら、特許文献１における前者の方法では、ニッケルとシリコンとの密着性（付着強度）が十分ではなく、ニッケルめっき中、もしくはニッケルめっき形成後のピール試験で容易にニッケル皮膜の剥れが発生する、という問題がある。
また、特許文献１における後者の方法では、上述したように６００〜８５０℃の比較的高い温度で加熱を行うことから、例えばシリコン基板の表面に既にＡｌ配線（融点６６０℃）が形成されているとき、Ａｌ配線が変質（または溶融）する、という問題がある。
そこで、この発明の課題は、シリコン基板の片面にニッケル膜を備えた半導体装置であって、上記シリコン基板に対する上記ニッケル膜の密着性が高いものを提供することにある。
また、この発明の課題は、シリコン基板の片面にニッケル膜を備えた半導体装置を製造する半導体装置の製造方法であって、上記シリコン基板に対する上記ニッケル膜の密着性を高められるとともに、上記シリコン基板に形成された要素の品質を維持できるものを提供することにある。
上記課題を解決するため、この発明の半導体装置は、
シリコン基板の片面に作り込まれた、Ｖ族元素を不純物として含む不純物領域と、
上記シリコン基板の上記片面に、上記不純物領域を覆うように設けられたニッケル膜とを備え、
上記不純物領域のＶ族元素と上記ニッケル膜のニッケル元素とが化学結合していることを特徴とする。
シリコン基板の片面に作り込まれた、Ｖ族元素を不純物として含む不純物領域と、
上記シリコン基板の上記片面に、上記不純物領域を覆うように設けられたニッケル膜とを備え、
上記不純物領域のＶ族元素と上記ニッケル膜のニッケル元素とが化学結合していることを特徴とする。
ここで、「化学結合」とは、主にイオン結合を指すが、共有結合を含んでいてもよい。
また、シリコン基板の「片面」とは、例えば「裏面」を指す。
この発明の半導体装置では、シリコン基板の片面に作り込まれた、Ｖ族元素を不純物として含む不純物領域と、上記シリコン基板の上記片面に、上記不純物領域を覆うように設けられたニッケル膜とを備えている。そして、上記不純物領域のＶ族元素と上記ニッケル膜のニッケル元素とが化学結合している。したがって、シリコン基板の片面に単にニッケル皮膜が形成されている場合に比して、この半導体装置では、上記シリコン基板に対する上記ニッケル膜の密着性が高い。
一実施形態の半導体装置では、上記不純物領域の最外面で不純物濃度が１．０×１０２０ａｔｏｍｓ／ｃｍ３以上であることを特徴とする。
この一実施形態の半導体装置では、上記不純物領域の最外面で不純物濃度が１．０×１０２０ａｔｏｍｓ／ｃｍ３以上であるから、上記不純物領域のＶ族元素と上記ニッケル膜のニッケル元素との間の単位面積当たりの結合力が大きくなる。したがって、上記シリコン基板に対する上記ニッケル膜の密着性が高まる。
一実施形態の半導体装置では、上記ニッケル膜の厚さは２００ｎｍから１０００ｎｍまでの範囲内であることを特徴とする。
この一実施形態の半導体装置では、上記ニッケル膜の厚さは２００ｎｍ以上であるから、上記ニッケル膜が電極として機能し、または、放熱のために有効に働く。また、上記ニッケル膜の厚さは１０００ｎｍ以下であるから、上記ニッケル膜が例えばめっき法により形成されたときであっても、上記ニッケル膜自身の応力による剥がれ（上記シリコン基板からの）が発生することがない。
別の局面では、この発明の半導体装置の製造方法は、
シリコン基板の片面にニッケル膜を備えた半導体装置を製造する半導体装置の製造方法であって、
上記シリコン基板の上記片面に、Ｖ族元素を不純物として含む不純物領域を作り込んだ後、
上記シリコン基板の上記片面に、無電解ニッケルめっき法によって上記不純物領域を覆うように上記ニッケル膜を形成することによって、上記不純物領域のＶ族元素と上記ニッケル膜のニッケル元素とを化学結合させることを特徴とする。
シリコン基板の片面にニッケル膜を備えた半導体装置を製造する半導体装置の製造方法であって、
上記シリコン基板の上記片面に、Ｖ族元素を不純物として含む不純物領域を作り込んだ後、
上記シリコン基板の上記片面に、無電解ニッケルめっき法によって上記不純物領域を覆うように上記ニッケル膜を形成することによって、上記不純物領域のＶ族元素と上記ニッケル膜のニッケル元素とを化学結合させることを特徴とする。
ここで、「無電解ニッケルめっき法」とは、めっき液に含まれる還元剤の酸化によって放出される電子を用いて、上記めっき液に含浸された対象物（被めっき物）に金属ニッケル皮膜を析出させる方法を指す。
この発明の半導体装置の製造方法によれば、上記発明の半導体装置が製造され得る。製造された半導体装置では、上記シリコン基板に対する上記ニッケル膜の密着性が高い。また、この発明の半導体装置の製造方法は、上記不純物領域を作り込んだ後、無電解ニッケルめっき法によって上記ニッケル膜を形成している。したがって、上記不純物領域を作り込んだ後、上記ニッケル膜を形成する前に、上記シリコン基板の他面（上記片面と反対側の面）の要素の形成を完了するようにすれば、従来例（特許文献１）とは異なり、上記要素が高温の加熱を受けるのを避け得る。したがって、上記シリコン基板に形成された要素の品質を維持できる。
なお、「要素」とは、例えばＡｌのような、比較的低融点の金属からなる電極または配線を含む。
一実施形態の半導体装置の製造方法では、上記ニッケル膜を形成した後、２００℃から４００℃までの範囲内の温度でアニール処理を行うことを特徴とする。
この一実施形態の半導体装置の製造方法では、上記ニッケル膜を形成した後、２００℃から４００℃までの範囲内の温度でアニール処理を行う。したがって、上記不純物領域のＶ族元素と上記ニッケル膜のニッケル元素との間で相互に拡散が進むとともに、上記不純物領域のＶ族元素と上記ニッケル膜のニッケル元素との間の単位面積当たりの結合力が大きくなる。この結果、上記シリコン基板に対する上記ニッケル膜の密着性をさらに高めることができる。
以上より明らかなように、この発明の半導体装置では、シリコン基板に対するニッケル膜の密着性が高い。
また、この発明の半導体装置の製造方法によれば、上記シリコン基板に対する上記ニッケル膜の密着性を高められるとともに、上記シリコン基板に形成された回路の品質を維持できる。
以下、この発明の実施の形態を、図面を参照しながら詳細に説明する。
（第１実施形態）
図１（Ｆ）は、この発明の一実施形態の半導体装置（符号１で示す。）の断面構造を示している。
図１（Ｆ）は、この発明の一実施形態の半導体装置（符号１で示す。）の断面構造を示している。
この半導体装置１は、シリコン基板としてのＰ型のシリコンウエハ１０と、このシリコンウエハ１０の片面である裏面１０ｂに作り込まれた、Ｖ族元素であるＰ（リン）を不純物として含むＮ型不純物領域１２と、シリコンウエハ１０の裏面１０ｂに、そのＮ型不純物領域１２を覆うように設けられたニッケル膜１４とを備えている。Ｎ型不純物領域１２の最外面（つまり、裏面１０ｂ）で、Ｐ（リン）の濃度が１．０×１０２０ａｔｏｍｓ／ｃｍ３以上（この例では、ほぼ１．０×１０２０ａｔｏｍｓ／ｃｍ３）に設定されている。ニッケル膜１４の厚さは、２００ｎｍ〜１０００ｎｍまでの範囲内に設定されている。Ｎ型不純物領域１２のＰ（リン）元素とニッケル膜１４のＮｉ（ニッケル）元素とは化学結合している。シリコンウエハ１０の他面である表面１０ａには、この例ではＡｌ配線１３，１３，…を要素として含む回路が形成されている。
この半導体装置１では、Ｎ型不純物領域１２のＰ（リン）元素とニッケル膜１４のＮｉ元素とが化学結合しているので、シリコンウエハ１０の片面に単にニッケル皮膜が形成されている場合に比して、シリコンウエハ１０に対するニッケル膜１４の密着性が高い。また、この半導体装置１では、Ｎ型不純物領域１２の最外面で、Ｐ（リン）の濃度が１．０×１０２０ａｔｏｍｓ／ｃｍ３以上になっている。したがって、Ｎ型不純物領域１２のＰ（リン）元素とニッケル膜１４のＮｉ元素との間の単位面積当たりの結合力が大きくなる。したがって、シリコンウエハ１０に対するニッケル膜１４の密着性がさらに高まっている。また、ニッケル膜１４の厚さが２００ｎｍ以上になっているので、ニッケル膜１４が電極として機能し、または、放熱のために有効に働く。また、ニッケル膜１４の厚さが１０００ｎｍ以下になっているので、ニッケル膜１４自身の応力による剥がれ（シリコンウエハ１０からの）が発生することがない。
（第２実施形態）
図１（Ａ）〜図１（Ｆ）は、上述の半導体装置１を製造する製造方法のフローを示している。
図１（Ａ）〜図１（Ｆ）は、上述の半導体装置１を製造する製造方法のフローを示している。
図１（Ａ）に示すように、シリコン基板としてのＰ型のシリコンウエハ１０を用意し、図１（Ｂ）に示すように、例えばＣＶＤ（化学気相成長法）を行って、シリコンウエハ１０の表面１０ａの全域にシリコン酸化膜１１を形成する（マスク形成工程）。このシリコン酸化膜１１は、次工程でシリコンウエハ１０の裏面１０ｂにＮ型不純物を拡散する際に、表面１０ａにＮ型不純物が拡散されるのを防ぐマスクとして働く。なお、シリコン酸化膜１１は、ＣＶＤではなく、例えばＳＯＧ（スピン塗布ガラス）によって形成してもよい。また、シリコン酸化膜１１に代えて、または、シリコン酸化膜１１に加えて、シリコン窒化膜などを形成してもよい。
次に、図１（Ｃ）に示すように、拡散炉で例えば不純物ソースとしてＰＯＣｌ３（オキシ塩化リン）を供給しながら、シリコンウエハ１０の裏面１０ｂの全域に、Ｎ型不純物としてＶ族元素であるＰ（リン）を拡散する（拡散工程）。これにより、シリコンウエハ１０の裏面１０ｂに作り込まれた状態に、Ｎ型不純物領域１２を形成する。このとき、この拡散工程の条件（拡散の温度、時間など）を調整することによって、Ｎ型不純物領域１２の最外面（つまり、裏面１０ｂ）で、Ｐの濃度が１．０×１０２０ａｔｏｍｓ／ｃｍ３以上（この例では、ほぼ１．０×１０２０ａｔｏｍｓ／ｃｍ３）になるように設定する。なお、この拡散工程の前に、シリコン酸化膜１１をパターン加工しておき、シリコンウエハ１０の裏面１０ｂにＮ型不純物を拡散するのと同時に、シリコンウエハ１０の表面１０ａの一部領域に、Ｎ型不純物を拡散してもよい。この拡散工程が終了したら、不要となったシリコン酸化膜１１（またはシリコン窒化膜など）をウエットエッチングなどで除去する。
その後、図１（Ｄ）に示すように、シリコンウエハ１０の表面１０ａに、この例ではＡｌ配線１３，１３，…を要素として含む回路を形成する（回路形成工程）。これにより、シリコンウエハ１０の表面１０ａ側の加工を完了させる。
次に、図１（Ｅ）に示すように、シリコンウエハ１０の裏面１０ｂの全域に、無電解ニッケルめっき法によってＮ型不純物領域１２を覆うようにニッケル膜１４を形成する（裏面メタライズ工程）。これによって、Ｎ型不純物領域１２のＰ（リン）元素とニッケル膜１４のＮｉ（ニッケル）元素とを化学結合させる。
この裏面メタライズ工程は、概ね、シリコン面（裏面１０ｂ）の洗浄、Ｐｄ（パラジウム）などの触媒付与、ニッケルめっき処理の順に行う。
ここで、シリコン面の洗浄とは、例えば、シリコンウエハ１０をフッ酸を含有するエッチング液（シリコン面の自然酸化膜や有機物等の不純物を除去する）に浸漬することを含む。また、紫外線（ＵＶ）照射、酸素プラズマ処理、および／または、オゾン処理を行うことを含む。また、シリコン面の粗さを増大させるために、混酸（フッ酸、硝酸、硫酸等を含有する）処理、アルカリエッチング処理、および／または、ドライエッチング処理を行うことを含む。
なお、シリコン面（裏面１０ｂ）の洗浄を行う場合、洗浄に用いられる薬液によって、シリコンウエハ１０の表面１０ａ側に形成された回路（Ａｌ配線１３，１３，…を含む）にダメージが入る可能性がある。そこで、このダメージ防止のために、洗浄前に、シリコンウエハ１０の表面１０ａ側を、保護フィルムもしくはレジスト塗布でカバーするのが望ましい。
Ｐｄ（パラジウム）などの触媒付与は、シリコンウエハ１０を、Ｐｄが溶解している触媒溶液中に浸漬することによって行う。触媒溶液中に溶解しているＰｄイオンは、シリコン面（裏面１０ｂ）に金属Ｐｄとして吸着する。
ニッケルめっき処理は、シリコンウエハ１０を、例えば、還元剤として次亜リン酸を含有している一般的な無電解ニッケルめっき液中に浸漬することによって行う。シリコン面（裏面１０ｂ）の金属Ｐｄが触媒として働き、Ｐｄの存在下で、シリコン面（裏面１０ｂ）に金属Ｎｉが析出する。これにより、Ｎ型不純物領域１２のＰ元素とニッケル膜１４のＮｉ元素とが化学結合（主にイオン結合）した状態となる。したがって、シリコンウエハ１０の裏面１０ｂに単にニッケル皮膜が形成されている場合に比して、シリコンウエハ１０に対するニッケル膜１４の密着性（付着強度）を高めることができる。
ここで、形成されるニッケル膜１４の厚さは、めっき処理の条件（浸漬時間など）を調整することによって、２００ｎｍ〜１０００ｎｍまでの範囲内とするのが望ましい。ニッケル膜１４の厚さが２００ｎｍ以上であれば、ニッケル膜１４が電極として機能し、または、放熱のために有効に働く。また、ニッケル膜１４の厚さが１０００ｎｍ以下であれば、ニッケル膜１４自身の応力による剥がれ（シリコンウエハ１０からの）が発生することがない。
この後、図１（Ｆ）に示すように、２００℃から４００℃までの範囲内の温度、この例では３００℃で、３０分間のアニール処理を行う。これにより、後述のように、シリコンウエハ１０に対するニッケル膜１４の密着性をさらに高めることができる。
このように、この製造方法では、シリコンウエハ１０の裏面１０ｂにＮ型不純物領域１２を作り込んだ後、表面１０ａ側の回路（Ａｌ配線１３，１３，…を含む）の形成を完了し、その後、無電解ニッケルめっき法によって裏面１０ｂにニッケル膜１４を形成している。このニッケルめっき後には、加熱処理としては比較的低温のアニール処理（図１（Ｆ））を行っているだけである。したがって、従来例（特許文献１）とは異なり、上記Ａｌ配線１３，１３，…が高温の加熱を受けるのを避け得る。したがって、シリコンウエハ１０の表面１０ａ側に形成された要素（この例では、Ａｌ配線１３，１３，…）の品質を維持できる。また、無電解ニッケルめっき法は、比較的低コストで実施できる。
また、この製造方法では、ニッケル膜１４を形成した後、２００℃から４００℃までの範囲内の温度でアニール処理を行っている。したがって、Ｎ型不純物領域１２のＰ（リン）元素とニッケル膜１４のＮｉ元素との間で相互に拡散が進むとともに、Ｎ型不純物領域１２のＰ元素とニッケル膜１４のＮｉ元素との間の単位面積当たりの結合力が大きくなる。この結果、シリコンウエハ１０に対するニッケル膜１４の密着性をさらに高めることができる。
また、製造された半導体装置１では、上述の拡散工程での条件設定によって、Ｎ型不純物領域１２の最外面で、Ｐ（リン）の濃度が１．０×１０２０ａｔｏｍｓ／ｃｍ３以上になっている。したがって、Ｎ型不純物領域１２のＰ（リン）元素とニッケル膜１４のＮｉ元素との間の単位面積当たりの結合力が大きくなる。したがって、シリコンウエハ１０に対するニッケル膜１４の密着性をさらに高めることができる。当然ながら、この密着性は、半導体装置１がチップ化された後も維持される。
次の表１は、シリコンウエハの裏面にニッケル膜を備えた半導体装置であって、様々な条件で製造されたもの（これを「供試体」と呼ぶ。）についての、テープピール試験の結果を示している。テープピール試験とは、接着テープによってニッケル膜を引き剥がそうとする試験を意味する。
供試体としては、表１中に示すように、第１群として、シリコンウエハ１０中のＮ型不純物領域１２が無く（つまり、シリコンウエハ１０の裏面１０ｂにバルク（Ｐ型）が露出しており）、図１（Ｆ）のアニール処理が無い（省略された）ものを作製した。また、第２群として、シリコンウエハ１０中のＮ型不純物領域１２が有り、図１（Ｆ）のアニール処理が無いものを作製した。さらに、第３群として、シリコンウエハ１０中のＮ型不純物領域１２が有り、図１（Ｆ）のアニール処理が有る（行われた）ものを作製した。そして、これらの第１群〜第３群について、ニッケル膜１４の厚さを１５８ｎｍ、３５０ｎｍ、８５５ｎｍ、１０５０ｎｍに可変して設定した。表１中のＮ欄は、作製された供試体の枚数を示している。なお、表１中の「−」は、供試体の作製が割愛されたことを示している。
表１から分かるように、第１群の供試体では、ニッケル膜１４の厚さが１５８ｎｍ、３５０ｎｍというように比較的薄くても、「剥れ有り」となった。これに対して、第２群の供試体では、ニッケル膜１４の厚さが１５８ｎｍであれば、「剥れ無し」であった。この理由は、シリコンウエハ１０の裏面１０ｂにＮ型不純物領域１２が有ることによって、Ｎ型不純物領域１２のＰ元素とニッケル膜１４のＮｉ元素とが化学結合（主にイオン結合）した状態となって、シリコンウエハ１０に対するニッケル膜１４の密着性（付着強度）が高まったからである、と考えられる。ただし、第２群の供試体であっても、ニッケル膜１４の厚さが３５０ｎｍ、８５５ｎｍというように厚くなると、「剥れ有り」となった。この理由は、ニッケル膜１４の厚さが厚くなると、ニッケル膜１４自身の応力によって剥がれる傾向が現れたからである、と考えられる。これに対して、第３群の供試体では、ニッケル膜１４の厚さが３５０ｎｍ、８５５ｎｍ、１０５０ｎｍと厚くなっても、「剥れ無し」であった。この理由は、図１（Ｆ）のアニール処理によって、シリコンウエハ１０に対するニッケル膜１４の密着性がさらに高まったからである、と考えられる。
このように、本発明に依れば、シリコンウエハ１０に対するニッケル膜１４の密着性を高められることを確認できた。
（表１）テープピール試験結果
（アニール条件；３００℃、３０分間）
（表１）テープピール試験結果
（第３実施形態）
上の第２実施形態では、シリコンウエハ１０の裏面１０ｂのＮ型不純物領域１２を、拡散炉でＰ（リン）を拡散して形成したが、これに限られるものではなく、Ｖ族元素であるＰ（リン）またはＡｓ（ヒ素）をイオン注入して形成してもよい。図２（Ａ）〜図２（Ｆ）は、そのような半導体装置の製造方法のフローを示している。
上の第２実施形態では、シリコンウエハ１０の裏面１０ｂのＮ型不純物領域１２を、拡散炉でＰ（リン）を拡散して形成したが、これに限られるものではなく、Ｖ族元素であるＰ（リン）またはＡｓ（ヒ素）をイオン注入して形成してもよい。図２（Ａ）〜図２（Ｆ）は、そのような半導体装置の製造方法のフローを示している。
図２（Ａ）に示すように、シリコン基板としてのＰ型のシリコンウエハ２０を用意し、図２（Ｂ）に示すように、例えば、シリコンウエハ２０の表面２０ａの全域にレジスト２１を塗布する（レジスト形成工程）。このレジスト２１は、次工程でシリコンウエハ２０の裏面２０ｂにＮ型不純物をイオン注入する際に、表面２０ａを保護するために働く。
次に、図２（Ｃ）に示すように、イオン注入装置（図示せず）によって、シリコンウエハ２０の裏面２０ｂの全域に、Ｎ型不純物としてＶ族元素であるＰ（リン）２２ｄをイオン注入する（イオン注入工程）。また、注入されたＰイオンを活性化するために、公知のアニール処理を行う。これにより、シリコンウエハ２０の裏面２０ｂに作り込まれた状態に、Ｎ型不純物領域２２を形成する。このとき、このイオン注入工程の条件（ドーズ量など）を調整することによって、Ｎ型不純物領域２２の最外面（つまり、裏面２０ｂ）で、Ｐ（リン）の濃度が１．０×１０２０ａｔｏｍｓ／ｃｍ３以上（この例では、ほぼ１．０×１０２０ａｔｏｍｓ／ｃｍ３）になるように設定する。このイオン注入工程が終了したら、不要となったレジスト２１を剥離液などで除去する。
その後、図２（Ｄ）に示すように、シリコンウエハ２０の表面２０ａに、この例ではＡｌ配線２３，２３，…を要素として含む回路を形成する（回路形成工程）。これにより、シリコンウエハ２０の表面２０ａ側の加工を完了させる。
次に、図２（Ｅ）に示すように、第２実施形態におけるのと同様に、シリコンウエハ２０の裏面２０ｂの全域に、無電解ニッケルめっき法によってＮ型不純物領域２２を覆うようにニッケル膜２４を形成する（裏面メタライズ工程）。これによって、Ｎ型不純物領域２２のＰ（リン）元素とニッケル膜２４のＮｉ元素とを化学結合させる。
これにより、シリコンウエハ２０の裏面２０ｂに単にニッケル皮膜が形成されている場合に比して、シリコンウエハ２０に対するニッケル膜２４の密着性（付着強度）を高めることができる。
ここで、形成されるニッケル膜２４の厚さは、めっき処理の条件（浸漬時間など）を調整することによって、２００ｎｍ〜１０００ｎｍまでの範囲内とするのが望ましい。ニッケル膜２４の厚さが２００ｎｍ以上であれば、ニッケル膜２４が電極として機能し、または、放熱のために有効に働く。また、ニッケル膜２４の厚さが１０００ｎｍ以下であれば、ニッケル膜２４自身の応力による剥がれ（シリコンウエハ２０からの）が発生することがない。
この後、図２（Ｆ）に示すように、第２実施形態におけるのと同様に、２００℃から４００℃までの範囲内の温度、この例では３００℃で、３０分間のアニール処理を行う。これにより、シリコンウエハ２０に対するニッケル膜２４の密着性をさらに高めることができる。
このように、この製造方法では、シリコンウエハ２０の裏面２０ｂにＮ型不純物領域２２を作り込んだ後、表面２０ａ側の回路（Ａｌ配線２３，２３，…を含む）の形成を完了し、その後、無電解ニッケルめっき法によって裏面２０ｂにニッケル膜２４を形成している。このニッケルめっき後には、加熱処理としては比較的低温のアニール処理（図２（Ｆ））を行っているだけである。したがって、従来例（特許文献１）とは異なり、上記Ａｌ配線２３，２３，…が高温の加熱を受けるのを避け得る。したがって、シリコンウエハ２０の表面２０ａ側に形成された要素（この例では、Ａｌ配線２３，２３，…）の品質を維持できる。また、無電解ニッケルめっき法は、比較的低コストで実施できる。
また、この製造方法では、ニッケル膜２４を形成した後、２００℃から４００℃までの範囲内の温度でアニール処理を行っている。したがって、Ｎ型不純物領域２２のＰ（リン）元素とニッケル膜２４のＮｉ元素との間で相互に拡散が進むとともに、Ｎ型不純物領域２２のＰ元素とニッケル膜２４のＮｉ元素との間の単位面積当たりの結合力が大きくなる。この結果、シリコンウエハ２０に対するニッケル膜２４の密着性をさらに高めることができる。
また、製造された半導体装置２では、上述のイオン注入工程での条件設定によって、Ｎ型不純物領域２２の最外面で、Ｐ（リン）の濃度が１．０×１０２０ａｔｏｍｓ／ｃｍ３以上になっている。したがって、Ｎ型不純物領域２２のＰ元素とニッケル膜２４のＮｉ元素との間の単位面積当たりの結合力が大きくなる。したがって、シリコンウエハ２０に対するニッケル膜２４の密着性をさらに高めることができる。当然ながら、この密着性は、半導体装置２がチップ化された後も維持される。
なお、上述の各実施形態では、シリコン基板としてのシリコンウエハは、Ｐ型であるとしたが、これに限られるものではない。シリコン基板としてのシリコンウエハは、Ｎ型（例えば、比較的高純度であるＮ−型）であっても良い。
また、Ｎ型不純物領域１２，２２をなすＶ族元素はＰ（リン）であるとしたが、これに限られるものではない。Ｎ型不純物領域１２，２２をなすＶ族元素は、例えばＡｓ（ヒ素）であってもよい。
また、第２、第３実施形態では、いずれも、ニッケルめっき後にアニール処理（図１（Ｆ）、図２（Ｆ））を行ったが、これに限られるものではない。ニッケルめっき後のアニール処理は省略されてもよい。
以上の実施形態は例示であり、この発明の範囲から離れることなく様々な変形が可能である。上述した複数の実施の形態は、それぞれ単独で成立し得るものであるが、実施の形態同士の組みあわせも可能である。また、異なる実施の形態の中の種々の特徴も、それぞれ単独で成立し得るものであるが、異なる実施の形態の中の特徴同士の組みあわせも可能である。
１，２ 半導体装置
１０，２０ シリコンウエハ
１２，２２ Ｎ型不純物領域
１３，２３ Ａｌ配線
１４，２４ ニッケル膜
１０，２０ シリコンウエハ
１２，２２ Ｎ型不純物領域
１３，２３ Ａｌ配線
１４，２４ ニッケル膜
Claims (5)
- シリコン基板の片面に作り込まれた、Ｖ族元素を不純物として含む不純物領域と、
上記シリコン基板の上記片面に、上記不純物領域を覆うように設けられたニッケル膜とを備え、
上記不純物領域のＶ族元素と上記ニッケル膜のニッケル元素とが化学結合していることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
上記不純物領域の最外面で不純物濃度が１．０×１０２０ａｔｏｍｓ／ｃｍ３以上であることを特徴とする半導体装置。 - 請求項１または２に記載の半導体装置において、
上記ニッケル膜の厚さは２００ｎｍから１０００ｎｍまでの範囲内であることを特徴とする半導体装置。 - シリコン基板の片面にニッケル膜を備えた半導体装置を製造する半導体装置の製造方法であって、
上記シリコン基板の上記片面に、Ｖ族元素を不純物として含む不純物領域を作り込んだ後、
上記シリコン基板の上記片面に、無電解ニッケルめっき法によって上記不純物領域を覆うように上記ニッケル膜を形成することによって、上記不純物領域のＶ族元素と上記ニッケル膜のニッケル元素とを化学結合させることを特徴とする半導体装置の製造方法。 - 請求項４に記載の半導体装置の製造方法において、
上記ニッケル膜を形成した後、２００℃から４００℃までの範囲内の温度でアニール処理を行うことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015237169A JP2017103404A (ja) | 2015-12-04 | 2015-12-04 | 半導体装置およびその製造方法 |
| CN201611096841.2A CN107017289A (zh) | 2015-12-04 | 2016-12-02 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015237169A JP2017103404A (ja) | 2015-12-04 | 2015-12-04 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017103404A true JP2017103404A (ja) | 2017-06-08 |
Family
ID=59018172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015237169A Pending JP2017103404A (ja) | 2015-12-04 | 2015-12-04 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2017103404A (ja) |
| CN (1) | CN107017289A (ja) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5132065B1 (ja) * | 1970-03-17 | 1976-09-10 | ||
| JPS5368571A (en) * | 1976-11-30 | 1978-06-19 | Nec Home Electronics Ltd | Production of semiconductor device |
| JPS5884965A (ja) * | 1981-11-13 | 1983-05-21 | モ−ビル・ソラ−・エナ−ジ−・コ−ポレ−ション | ニツケルめつき法 |
| JPS60148113A (ja) * | 1984-01-12 | 1985-08-05 | Nec Corp | 半導体装置の製造方法 |
| JPH08255769A (ja) * | 1995-03-17 | 1996-10-01 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH10116828A (ja) * | 1996-10-14 | 1998-05-06 | Hitachi Ltd | ガラス被覆半導体装置及びその製造方法 |
| JPH10125628A (ja) * | 1996-10-24 | 1998-05-15 | Hitachi Ltd | ガラス被覆半導体装置の電極形成方法 |
| JP2010251719A (ja) * | 2009-03-23 | 2010-11-04 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8753983B2 (en) * | 2010-01-07 | 2014-06-17 | Freescale Semiconductor, Inc. | Die bonding a semiconductor device |
| JP2015204301A (ja) * | 2014-04-10 | 2015-11-16 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2015
- 2015-12-04 JP JP2015237169A patent/JP2017103404A/ja active Pending
-
2016
- 2016-12-02 CN CN201611096841.2A patent/CN107017289A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5132065B1 (ja) * | 1970-03-17 | 1976-09-10 | ||
| JPS5368571A (en) * | 1976-11-30 | 1978-06-19 | Nec Home Electronics Ltd | Production of semiconductor device |
| JPS5884965A (ja) * | 1981-11-13 | 1983-05-21 | モ−ビル・ソラ−・エナ−ジ−・コ−ポレ−ション | ニツケルめつき法 |
| JPS60148113A (ja) * | 1984-01-12 | 1985-08-05 | Nec Corp | 半導体装置の製造方法 |
| JPH08255769A (ja) * | 1995-03-17 | 1996-10-01 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH10116828A (ja) * | 1996-10-14 | 1998-05-06 | Hitachi Ltd | ガラス被覆半導体装置及びその製造方法 |
| JPH10125628A (ja) * | 1996-10-24 | 1998-05-15 | Hitachi Ltd | ガラス被覆半導体装置の電極形成方法 |
| JP2010251719A (ja) * | 2009-03-23 | 2010-11-04 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107017289A (zh) | 2017-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SE439214B (sv) | Forfarande for framstellning av ett elektriskt ledande monster, innefattande ett skikt av titan- eller tantalsilicid, over ett skikt av polykristallint kisel | |
| JP2005303218A (ja) | 半導体装置およびその製造方法 | |
| US11335595B2 (en) | Method of manufacturing a semiconductor element front side electrode | |
| US9728412B2 (en) | Integrated circuits with backside metalization and production method thereof | |
| JP7283053B2 (ja) | 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法 | |
| JPH06168944A (ja) | 半導体装置およびその製造方法 | |
| JP2017103404A (ja) | 半導体装置およびその製造方法 | |
| US20220049357A1 (en) | Semiconductor device and method of manufacturing same | |
| CN111162002B (zh) | 存储器的制作方法及存储器 | |
| JP3339549B2 (ja) | ガラス被覆半導体装置及びその製造方法 | |
| JP3340633B2 (ja) | ガラス被覆半導体装置の電極形成方法 | |
| JP2001274191A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH03289156A (ja) | 半導体装置およびその製造方法 | |
| US20080157372A1 (en) | Metal Line of Semiconductor Device and Manufacturing Method Thereof | |
| JPS6163027A (ja) | 半導体装置の製造方法 | |
| TW502391B (en) | Fabrication method for doped copper interconnect | |
| JPS60103655A (ja) | 半導体装置およびその製造方法 | |
| WO2019163484A1 (ja) | 半導体素子及びその製造方法 | |
| JPS6074675A (ja) | 半導体装置 | |
| JP2023041282A (ja) | 電子装置の製造方法 | |
| JP3638678B2 (ja) | 配線孔、及び配線孔製造方法 | |
| JPS61225838A (ja) | 電極配線の形成方法 | |
| KR100195326B1 (ko) | 반도체 집적회로 배선구조 및 그 형성 방법 | |
| JP2012248781A (ja) | 電力用半導体装置及びその製造方法 | |
| JPS5882534A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180920 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190409 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190411 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191008 |