JP5308595B1 - 樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置 Download PDF

Info

Publication number
JP5308595B1
JP5308595B1 JP2013505243A JP2013505243A JP5308595B1 JP 5308595 B1 JP5308595 B1 JP 5308595B1 JP 2013505243 A JP2013505243 A JP 2013505243A JP 2013505243 A JP2013505243 A JP 2013505243A JP 5308595 B1 JP5308595 B1 JP 5308595B1
Authority
JP
Japan
Prior art keywords
resin
glass composition
semiconductor device
layer
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013505243A
Other languages
English (en)
Other versions
JPWO2014083647A1 (ja
Inventor
淳 小笠原
浩二 伊東
広野 六鎗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP5308595B1 publication Critical patent/JP5308595B1/ja
Publication of JPWO2014083647A1 publication Critical patent/JPWO2014083647A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/102—Glass compositions containing silica with 40% to 90% silica, by weight containing lead
    • C03C3/105—Glass compositions containing silica with 40% to 90% silica, by weight containing lead containing aluminium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/24—Fusion seal compositions being frit compositions having non-frit additions, i.e. for use as seals between dissimilar materials, e.g. glass and metal; Glass solders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66121—Multilayer diodes, e.g. PNPN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本発明の樹脂封止型半導体装置１０は、メサ型半導体素子１００と、メサ型半導体素子１００を封止するモールド用樹脂４０とを備える樹脂封止型半導体装置１０であって、鉛系ガラス層１２４は、溝の内面を酸化して下地酸化層１２１を形成する下地酸化層形成工程と、溝の内面を下地酸化層を介して被覆するように鉛系ガラス組成物からなるガラス組成物層を形成するガラス組成物層形成工程と、鉛系ガラス組成物の溶倒点Ｔｆ以下の温度でガラス組成物層を焼成する焼成工程とを実施することにより形成されたものである。
本発明の樹脂封止型半導体装置は、従来の樹脂封止型半導体装置と同様にメサ型半導体素子を樹脂でモールドした構造を有するものでありながら、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置となる。

Description

本発明は、樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置に関する。
従来、メサ領域を囲む外周テーパ領域にｐｎ接合が露出した構造を有するメサ型半導体素子が知られている（例えば、特許文献１及び２参照。）。図１０は、従来のメサ型半導体素子９００を説明するために示す図である。
従来のメサ型半導体素子９００は、図１０に示すように、メサ領域Ａを囲む外周テーパ領域Ｂにｐｎ接合露出部Ｃを有するメサ型半導体基体９０８と、外周テーパ領域Ｂを被覆するガラス層９２４とを有する。ガラス層９２４は、パッシベーション用のガラス層である。なお、図１０中、符号９１０はｎ−型半導体層を示し、符号９１２はｐ＋型半導体層を示し、符号９１４はｎ＋半導体層を示し、符号９１６ａはシリコン酸化膜を示し、符号９３４はアノード電極層を示し、符号９３６はカソード電極層を示す。
従来のメサ型半導体素子９００によれば、プレーナー型の半導体素子に比較して高耐圧の半導体素子を構成することが可能となる。
特開平１０−１１６８２８号公報 特開２００４−８７９５５号公報
しかしながら、本発明の発明者らの研究により、従来のメサ型半導体素子９００においては、これを樹脂でモールドして樹脂封止型半導体装置（従来の樹脂封止型半導体装置）としたときの高温逆バイアス耐量が低く、過酷な条件で使用する用途には使用することが難しいという問題があることが明らかになった。
そこで、本発明は、上記した問題を解決するためになされたもので、メサ型半導体素子を樹脂でモールドして製造された樹脂封止型半導体装置であって、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置を提供することを目的とする。また、このような樹脂封止型半導体装置を製造可能な樹脂封止型半導体装置の製造方法を提供することを目的とする。
［１］本発明の樹脂封止型半導体装置の製造方法は、主面に平行なｐｎ接合を備える半導体基板を準備する半導体基板準備工程と、前記半導体基板の一方の表面から前記ｐｎ接合を超える深さの溝を形成する溝形成工程と、前記溝の内面を被覆するように鉛系ガラス層を形成するガラス層形成工程と、前記溝に沿って前記半導体基板を切断することにより、メサ型半導体素子を作製する半導体基板切断工程と、前記メサ型半導体素子をモールド用樹脂で封止する樹脂封止工程とをこの順序で含む樹脂封止型半導体装置の製造方法であって、前記ガラス層形成工程は、前記溝の内面を酸化して下地酸化層を形成する下地酸化層形成工程と、前記溝の内面を前記下地酸化層を介して被覆するように鉛系ガラス組成物からなるガラス組成物層を形成するガラス組成物層形成工程と、前記鉛系ガラス組成物の溶倒点Ｔｆ以下の温度で前記ガラス組成物層を焼成する焼成工程とを含むことを特徴とする。
本明細書において、溶倒点Ｔｆとは、鉛系ガラス組成物におけるＤＴＡ曲線の第１発熱部の肩の温度をいう（後述する図５参照。）。なお、鉛系ガラス組成物におけるＤＴＡ曲線の第１吸熱部の肩の温度がガラス転移点Ｔｇである。
［２］本発明の樹脂封止型半導体装置の製造方法において、前記焼成工程においては、前記鉛系ガラス組成物の軟化点Ｔｓ以上の温度で前記ガラス組成物層を焼成することが好ましい。
［３］本発明の樹脂封止型半導体装置の製造方法において、前記焼成工程においては、前記鉛系ガラス組成物のＤＴＡ曲線におけるガラス転移点Ｔｇを示す点から高温側に横軸と平行な線を引いたときに当該ＤＴＡ曲線と交わる点における所定温度Ｔｐ以上の温度で前記ガラス組成物層を焼成することが好ましい。
［４］本発明の樹脂封止型半導体装置の製造方法において、前記焼成工程においては、湿潤酸素ガス雰囲気で前記ガラス組成物層を焼成することが好ましい。
［５］本発明の樹脂封止型半導体装置の製造方法において、前記下地酸化層形成工程においては、１０ｎｍ〜１００ｎｍの厚さの前記下地酸化層を形成することが好ましい。
［６］本発明の樹脂封止型半導体装置の製造方法において、前記下地酸化層形成工程においては、９５０℃〜１１５０℃の範囲内の温度で下地酸化層を形成することが好ましい。
［７］本発明の樹脂封止型半導体装置は、メサ領域を囲む外周テーパ領域にｐｎ接合露出部を有するメサ型半導体基体及び前記外周テーパ領域を被覆する鉛系ガラス層を有するメサ型半導体素子と、前記メサ型半導体素子を封止するモールド用樹脂とを備える樹脂封止型半導体装置であって、前記ガラス層は、前記溝の内面を酸化して下地酸化層を形成する下地酸化層形成工程と、前記溝の内面を前記下地酸化層を介して被覆するように鉛系ガラス組成物からなるガラス組成物層を形成するガラス組成物層形成工程と、前記鉛系ガラス組成物の溶倒点Ｔｆ以下の温度で前記ガラス組成物層を焼成する焼成工程とを実施することにより形成されたものであることを特徴とする。
本発明の樹脂封止型半導体装置（及び本発明の樹脂封止型半導体装置の製造方法により製造される樹脂封止型半導体装置）によれば、鉛系ガラス層が、溝の内面を酸化して下地酸化層を形成する下地酸化層形成工程と、溝の内面を前記下地酸化層を介して被覆するように鉛系ガラス組成物からなるガラス組成物層を形成するガラス組成物層形成工程と、鉛系ガラス組成物の溶倒点Ｔｆ以下の温度でガラス組成物層を焼成する焼成工程とを実施することにより形成されたものであることから、後述する試験例１からも分かるように、ガラス層の電荷密度をマイナスからプラスに変えることが可能となる。その結果、高温逆バイアス試験中に外周テーパ領域の端部に向けて伸長する空乏層の伸びを抑制することが可能となり（後述する図６参照、）、後述する試験例２からも分かるように、高温逆バイアス試験中に増大するリーク電流を従来よりも低減することが可能となる。
その結果、本発明の樹脂封止型半導体装置（及び本発明の樹脂封止型半導体装置の製造方法により製造される樹脂封止型半導体装置）は、従来の樹脂封止型半導体装置と同様にメサ型半導体素子を樹脂でモールドした構造を有するものでありながら、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置となる。すなわち、本発明の樹脂封止型半導体装置（及び本発明の樹脂封止型半導体装置の製造方法により製造される樹脂封止型半導体装置）は、メサ型半導体素子を樹脂でモールドして製造された樹脂封止型半導体装置であって、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置となる。
なお、従来、鉛系ガラス層を形成した後に水素含有雰囲気でアニ−ルすることにより鉛系ガラス層の電荷密度をプラスにする技術が知られている（特許第３３１３５６６号）。しかしながら、従来の技術においては、鉛系ガラス層を形成した後に水素含有雰囲気でアニ−ルする必要があることから工程が長くなり生産性が低下する。また、水素含有雰囲気でアニールするため安全性が低く防爆仕様のアニール炉を使用する必要があり製造コストが上昇する。これに対して、本発明の樹脂封止型半導体装置（及び本発明の樹脂封止型半導体装置の製造方法により製造される樹脂封止型半導体装置）は、このような問題がない。
なお、従来の技術においては、焼成時にガラス層内に発生する気泡を抜け易くする等の目的のため、通常、鉛系ガラス組成物の溶倒点Ｔｆを超える温度でガラス組成物層を焼成することにより鉛系ガラスを形成している。
本発明の樹脂封止型半導体装置（及び本発明の樹脂封止型半導体装置の製造方法により製造される樹脂封止型半導体装置）の場合に、ガラス層の電荷密度をマイナスからプラスに変えることが可能となる理由についてはまだ不明である。
ここで、焼成工程において、鉛系ガラス組成物の溶倒点Ｔｆ以下の温度でガラス組成物層を焼成することとしたのは、後述する試験例１及び図５からも分かるように、鉛系ガラス組成物の溶倒点Ｔｆを超える温度（この場合８７０℃）でガラス組成物層を焼成した場合には、ガラス層の電荷密度をマイナスからプラスに変えることができないからである。
樹脂封止型半導体装置の高温逆バイアス耐量を高くするには、（１）メサ型半導体素子を製造する過程で幅の広い溝（メサ溝）を形成する方法、（２）メサ型半導体素子を製造する過程で拡散ウェーハを使用し、深い溝（メサ溝）を形成する方法、（３）比抵抗の低いウェーハを使用する方法及び（４）鉛系ガラス層を厚く形成する方法も考えられる。しかしながら、上記（１）の方法においては、チップ面積が大きくなることに起因して、製品の製造コストが高くなってしまうという問題がある。また、上記（２）の方法においては、拡散ウェーハの使用で、ウェーハの価格の高騰、深い溝形成の必要性から工程が難しくなったりすることに起因して、製品の製造コストが高くなってしまうという問題がある。また、上記（３）の方法においては、耐圧を確保することが難しくなるという問題がある。また、上記（４）の方法においては、工程中にウェーハが反ったり割れやすくなったりするという問題がある。これに対して、本発明の樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置によれば、上記した問題を発生させることなく、高温逆バイアス耐量を高くすることができる。
本発明の樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置においては、鉛系ガラス組成物として、従来から広く使用されている「珪酸鉛を主成分とするガラス組成物」を好適に用いることができる。
実施形態に係る樹脂封止型半導体装置１０を説明するために示す図である。 実施形態におけるメサ型半導体素子１００を説明するために示す図である。 実施形態に係る樹脂封止型半導体装置の製造方法を説明するために示す図である。 実施形態に係る樹脂封止型半導体装置の製造方法を説明するために示す図である。 鉛系ガラス組成物のＤＴＡ曲線を示す図である。 実施形態に係る樹脂封止型半導体装置１０の効果を説明するために示す図である。 試験例１の条件及び結果を示す図表である。 試験例２における高温逆バイアス試験の結果を示す図である。 変形例におけるメサ型半導体素子２００を説明するために示す図である。 従来のメサ型半導体素子９００を説明するために示す図である。
以下、本発明の樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置について、図に示す実施の形態に基づいて説明する。
［実施形態］
１．樹脂封止型半導体装置
図１は、実施形態に係る樹脂封止型半導体装置１０を説明するために示す図である。図１（ａ）は樹脂封止型半導体装置１０の斜視図であり、図１（ｂ）は樹脂封止型半導体装置１０から樹脂を取り除いたものの平面図であり、図１（ｃ）は樹脂封止型半導体装置１０から樹脂を取り除いたものの側面図である。
図２は、実施形態におけるメサ型半導体素子１００を説明するために示す図である。
実施形態に係る樹脂封止型半導体装置１０は、図１に示すように、メサ型半導体素子１００と、メサ型半導体素子１００を封止するモールド用樹脂４０とを備える。メサ型半導体素子１００は、リード２１、リード２２及びダイパッド２３からなるリードフレーム２０におけるダイパッド２３上に載置されている。メサ型半導体素子１００の一方の電極はダイパッド２３を介してリード２１に接続されており、メサ型半導体素子１００の他方の電極は金ワイヤー３０を介してリード２２に接続されている。
メサ型半導体素子１００は、図２に示すように、メサ領域Ａを囲む外周テーパ領域Ｂにｐｎ接合露出部Ｃを有するメサ型半導体基体１０８及び少なくとも外周テーパ領域Ｂを被覆する鉛系ガラス層１２４を有する。外周テーパ領域Ｂは、下地酸化層２１１を介して鉛系ガラス層１２４により被覆されている。鉛系ガラス層１２４は、珪酸鉛を主成分とするガラス（例えば、モル比でＳｉＯ２：７５．０％、ＰｂＯ：２０．０％、Ａｌ２Ｏ３：５．０％を含有するガラス）からなる。
メサ型半導体基体１０８は、ｎ−型半導体層（ｎ−型シリコン基板）１１０と、ｎ−型半導体層１１０の一方の表面からのｐ型不純物の拡散により形成されたｐ＋型半導体層１１２と、ｎ−型半導体層１１０の他方の表面からのｎ型不純物の拡散により形成されたｎ＋型半導体層１１４とを有する。メサ型半導体素子１００は、ｐｎダイオードである。なお、図２中、符号１３４はアノード電極層を示し、符号１３６はカソード電極層を示す。
そして、実施形態に係る樹脂封止型半導体装置１０においては、鉛系ガラス層１２４は、溝の内面を酸化して下地酸化層を形成する下地酸化層形成工程と、溝の内面を下地酸化層を介して被覆するように鉛系ガラス組成物からなるガラス組成物層を形成するガラス組成物層形成工程と、鉛系ガラス組成物の溶倒点Ｔｆ以下の温度でガラス組成物層を焼成する焼成工程とを実施することにより形成されたものである。
２．樹脂封止型半導体装置の製造方法
実施形態に係る樹脂封止型半導体装置１０は、以下のような方法（実施形態に係る樹脂封止型半導体装置の製造方法）によって製造することができる。
図３及び図４は、実施形態に係る樹脂封止型半導体装置の製造方法を説明するために示す図である。図３（ａ）〜図３（ｄ）及び図４（ａ）〜図４（ｄ）は各工程図である。図５は、ガラス組成物のＤＴＡ（示差熱分析）曲線を示す図である。
実施形態に係る樹脂封止型半導体装置の製造方法は、図３及び図４に示すように、「半導体基板形成工程」、「溝形成工程」、「下地酸化層形成工程」、「鉛系ガラス層形成工程」、「フォトレジスト形成工程」、「酸化膜除去工程」、「粗面化領域形成工程」、「電極形成工程」、「半導体基板切断工程」及び「樹脂封止工程」をこの順序で実施する。以下、実施形態に係る樹脂封止型半導体装置の製造方法を工程順に説明する。
（ａ）半導体基板準備工程
まず、ｎ−型半導体基板（ｎ−型シリコン基板）１１０の一方の表面からのｐ型不純物の拡散によりｐ＋型半導体層１１２、他方の表面からのｎ型不純物の拡散によりｎ＋型半導体層１１４を形成して、主面に平行なｐｎ接合が形成された半導体基板を形成する。その後、熱酸化によりｐ＋型半導体層１１２及びｎ＋型半導体層１１４の表面に酸化膜１１６，１１８を形成する。
（ｂ）溝形成工程
次に、フォトエッチング法によって、酸化膜１１６の所定部位に所定の開口部を形成する。酸化膜のエッチング後、引き続いて半導体基板のエッチングを行い、半導体基板の一方の表面からｐｎ接合を超える深さの溝１２０を形成する（図３（ａ）参照。）。
（ｃ）下地酸化層形成工程
次に、ドライ酸素（ＤｒｙＯ２）を用いた熱酸化法によって、溝１２０の内面にシリコン酸化膜からなる下地酸化層１２１を形成する（図３（ｂ）参照。）。下地酸化層１２１の厚さは、１０ｎｍ〜１００ｎｍの範囲内（例えば２０ｎｍ）とする。下地酸化層１２１の形成は、半導体基体を拡散炉に入れた後、酸素ガスを流しながら９５０℃〜１０５０℃の範囲内にある温度で５分〜３０分処理することにより行う。下地酸化層１２１の厚さが１０ｎｍ未満であると逆方向電流低減の効果が得られなくなる場合がある。一方、下地酸化層１２１の厚さが１００ｎｍを超えると次のガラス層形成工程で電気泳動法によりガラス組成物からなる層を形成することができなくなる場合がある。
（ｄ）ガラス層形成工程
次に、電気泳動法により溝１２０の内面及びその近傍の半導体基板表面に鉛系ガラス組成物からなるガラス組成物層を形成するとともに、当該ガラス組成物層を焼成することにより、パッシベーション用のガラス層１２４を形成する（図３（ｃ）参照。）。ガラス組成物は珪酸鉛を主成分とするガラス組成物（例えば、モル比でＳｉＯ２：７５．０％、ＰｂＯ：２０．０％、Ａｌ２Ｏ３：５．０％を含有するガラス組成物）を用いる。なお、溝１２０の内面に鉛系ガラス組成物からなる層を形成する際には、溝１２０の内面を下地酸化層１２１を介して被覆するようにガラス組成物層を形成する。従って、溝１２０の内部におけるｐｎ接合露出部は下地酸化層１２１を介して鉛系ガラス層１２４により被覆された状態となる。
ガラス組成物層の焼成（焼成工程）は、鉛系ガラス組成物の溶倒点Ｔｆ以下の温度でガラス組成物層を焼成することにより行う（図５参照。）。当該焼成工程においては、鉛系ガラス組成物の軟化点Ｔｓ以上の温度でガラス組成物層を焼成することが好ましい（図５参照。）。また、焼成工程においては、鉛系ガラス組成物のＤＴＡ曲線におけるガラス転移点Ｔｇを示す点から高温側に横軸と平行な線を引いたときに当該ＤＴＡ曲線と交わる点における所定温度Ｔｐ以上の温度でガラス組成物層を焼成することがより一層好ましい（図５参照。）。焼成工程においては、湿潤酸素ガス雰囲気でガラス組成物層を焼成することが好ましい。
（ｅ）フォトレジスト形成工程
次に、ガラス層１２４の表面を覆うようにフォトレジスト１２６を形成する（図３（ｄ）参照。）。
（ｆ）酸化膜除去工程
次に、フォトレジスト１２６をマスクとして酸化膜１１６のエッチングを行い、Ｎｉめっき電極膜を形成する部位１３０における酸化膜１１６を除去する（図４（ａ）参照。）。
（ｇ）粗面化領域形成工程
次に、Ｎｉめっき電極膜を形成する部位１３０における半導体基板表面の粗面化処理を行い、Ｎｉめっき電極と半導体基板との密着性を高くするための粗面化領域１３２を形成する（図４（ｂ）参照。）。
（ｈ）電極形成工程
次に、半導体基板にＮｉめっきを行い、粗面化領域１３２上にアノード電極１３４を形成するとともに、半導体基板の他方の表面にカソード電極１３６を形成する（図４（ｃ）参照。）。各電極のアニールは、窒素雰囲気下、６００℃〜８００℃の温度で行う。
（ｉ）半導体基板切断工程
次に、ダイシング等により、鉛系ガラス層１２４の中央部において半導体基体を切断して半導体基体をチップ化して、メサ型半導体素子（ｐｎダイオード）１０２を製造する（図４（ｄ）参照。）。
（ｊ）樹脂封止工程
次に、図示しないリードフレーム（図１参照。）におけるダイパッド２３上にメサ型半導体素子１００を実装することによりメサ型半導体素子１００の一方の電極とリード２１とを接続するとともに、メサ型半導体素子１００の他方の電極とリード２２とを金ワイヤー３０で接続する。その後、これらを図示しない樹脂封止用金型に入れた後、モールド用樹脂を金型内に注入して硬化させることにより、樹脂封止型半導体装置を製造する。この樹脂封止型半導体装置を金型から取り出せば、実施形態に係る樹脂封止型半導体装置１０となる。
以上のようにして、実施形態に係る樹脂封止型半導体装置１０を製造することができる。
３．樹脂封止型半導体装置の効果
図６は、実施形態に係る樹脂封止型半導体装置１０の効果を説明するために示す図である。図６（ａ）は実施形態に係る樹脂封止型半導体装置１０に逆方向電圧を印加したときの様子を示す図であり、図６（ｂ）は比較例に係る樹脂封止型半導体装置に逆方向電圧を印加したときの様子を示す図である。なお、図６中、破線は空乏層の先端部を示す。比較例に係る樹脂封止型半導体装置は、従来のメサ型半導体素子９００（下地酸化層無し、ガラス組成物の焼成は湿潤酸素雰囲気で８７０℃で行ったもの）を樹脂でモールドして樹脂封止型半導体装置としたものである。また、図６におけるＢＴ試験とは、高温逆バイアス試験のことである。
実施形態に係る樹脂封止型半導体装置１０（及び実施形態に係る本樹脂封止型半導体装置の製造方法により製造される樹脂封止型半導体装置）によれば、鉛系ガラス層が、溝の内面を酸化して下地酸化層を形成する下地酸化層形成工程と、溝の内面を前記下地酸化層を介して被覆するように鉛系ガラス組成物からなるガラス組成物層を形成するガラス組成物層形成工程と、鉛系ガラス組成物の溶倒点Ｔｆ以下の温度でガラス組成物層を焼成する焼成工程とを実施することにより形成されたものであることから、後述する試験例１からも分かるように、鉛系ガラス層の電荷密度をマイナスからプラスに変えることが可能となる。その結果、高温逆バイアス試験中に外周テーパ領域の端部に向けて伸長する空乏層の伸びを抑制することが可能となり（図６参照）、後述する試験例２からも分かるように、高温逆バイアス試験中に増大するリーク電流を従来よりも低減することが可能となる。
その結果、実施形態に係る樹脂封止型半導体装置（及び実施形態に係る樹脂封止型半導体装置の製造方法により製造される樹脂封止型半導体装置）は、従来の樹脂封止型半導体装置と同様にメサ型半導体素子を樹脂でモールドした構造を有するものでありながら、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置となる。すなわち、実施形態に係る樹脂封止型半導体装置（及び実施形態に係る樹脂封止型半導体装置の製造方法により製造される樹脂封止型半導体装置）は、メサ型半導体素子を樹脂でモールドして製造された樹脂封止型半導体装置であって、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置となる。
ここで、焼成工程において、鉛系ガラス組成物の溶倒点Ｔｆ以下の温度でガラス組成物層を焼成することとしたのは、後述する試験例１及び図５からも分かるように、鉛系ガラス組成物の溶倒点Ｔｆを超える温度でガラス組成物層を焼成した場合には、鉛系ガラス層の電荷密度をマイナスからプラスに変えることができないからである。また、焼成工程において、鉛系ガラス組成物の軟化点Ｔｓ以上の温度でガラス組成物層を焼成することとしたのは、鉛系ガラス組成物の軟化点Ｔｓ未満の温度でガラス組成物層を焼成した場合には、ガラス組成物層を十分に焼成することができず、欠陥の多いガラス層しか得られないからである。従って、珪酸鉛を主成分とするガラス組成物を用いた場合には、７６０℃〜８４０℃の範囲内の温度でガラス組成物層を焼成することが好ましく、８００℃〜８４０℃の範囲内の温度でガラス組成物層を焼成することがより一層好ましい。
また、焼成工程において、湿潤酸素ガス雰囲気でガラス組成物層を焼成することとしたのは、後述する試験例１からも分かるように、乾燥酸素ガス雰囲気でガラス組成物層を焼成した場合には、鉛系ガラス層の電荷密度をマイナスからプラスに変えることができないからである。
また、下地酸化層形成工程において、９５０℃〜１１５０℃の範囲内の温度で下地酸化層を形成することとしたのは、９５０℃未満の温度でガラス組成物層を焼成した場合には、鉛系ガラス層の電荷密度をマイナスからプラスに変えることができないからである。一方、１０５０℃を超える温度でガラス組成物層を焼成した場合には、半導体素子の電気的特性に影響を与える可能性が出てくるからである。
［試験例１］
１．試料の調整
図７は、試験例１の条件及び結果を示す図表である。
以下のようにして２４個の試料を作製した。このうち２０個の試料（試料２−６，８−１２，１４−１８，２０−２４）については、所定の温度条件（８５０℃〜１０５０℃）の下、ｎ−型シリコン基板の一方の表面を酸化して所定厚さ（２０ｎｍ要確認）の下地酸化層を形成し、その後、電気泳動法により所定厚さ（２０μｍ〜３０μｍ）のガラス組成物層を形成し、その後、所定の温度条件（８２０℃又は８７０℃）及び所定の雰囲気条件（圧力：常圧、流量：３〜９Ｌ／分、雰囲気：乾燥純酸素条件又は湿潤純酸素条件）の下、1５分間、ガラス組成物層を焼成した。また、残りの４個の試料（試料１，７，１３，１９）については、ｎ−型シリコン基板の一方の表面に、下地酸化層を形成することなく所定厚さのガラス組成物層を形成し、その後、所定の温度条件（８２０℃又は８７０℃）及び所定の雰囲気条件（圧力：常圧、流量：３〜９Ｌ／分、雰囲気：乾燥純酸素条件又は湿潤純酸素条件）の下、１５分間、ガラス組成物層を焼成した。その後、ｎ−型シリコン基板の他方の表面及びガラス層の表面に白金電極を形成した。
なお、試料２，８，１４，２０は、８５０℃で下地酸化層を形成し、試料３，９，１５，２１は、９００℃で下地酸化層を形成し、試料４，１０，１６，２２は、９５０℃で下地酸化層を形成し、試料５，１１，１７，２３は、１０００℃で下地酸化層を形成し、試料６，１２，１８，２４は、１０５０℃で下地酸化層を形成した。
また、試料１〜１２は、乾燥酸素雰囲気でガラス組成物層を焼成し、試料１３〜２４は、湿潤酸素ガス雰囲気でガラス組成物層を焼成した。また、試料１〜６，１３〜１８は、８２０℃でガラス組成物層を焼成し、試料７〜１２，１９〜２４は、８７０℃でガラス組成物層を焼結した。
２．電荷密度Ｎｓｓの測定
電荷密度Ｎｓｓの測定は、上記１．で作製した各試料におけるｎ−型シリコン基板の他方の表面に形成した白金電極及びガラス層の表面に形成した白金電極との間に印加する電圧を走査することにより作成したＣＶ曲線から電荷密度Ｎｓｓを算出することにより行った。
３．結果
試験例１の結果、図７に示すように、（ａ）下地酸化層を介してガラス層を形成し、かつ、（ｂ）９５０℃〜１０５０℃の範囲内の温度で下地酸化層を形成し、かつ、（ｃ）湿潤酸素雰囲気でガラス組成物層を焼成し、かつ、（ｄ）８２０℃でガラス組成物層を焼成した場合に、電荷密度Ｎｓｓがプラスの値を採るようになることが分かった。
なお、その後の実験により、８４０℃でガラス組成物層の焼成を行った場合にも、電荷密度Ｎｓｓがプラスの値を採るようになることが分かった。さらに、その後の実験により、溶倒点Ｔｆ以下の温度でガラス組成物層の焼成を行った場合には、電荷密度Ｎｓｓがプラスの値を採るようになることが分かった。また、その後の実験により、軟化点Ｔｓ以上の温度（好ましくは、ガラス組成物のＤＴＡ曲線におけるガラス転移点Ｔｇを示す点から高温側に横軸と平行な線を引いたときに当該ＤＴＡ曲線と交わる点における所定温度Ｔｐ以上の温度）でガラス組成物層の焼成を行った場合には、比較的短い時間（例えば３０分間以下）でガラス組成物層の焼成を完了させることができることが分かった。
［試験例２］
実施形態に係る樹脂封止型半導体装置の製造方法と同様の方法によって樹脂封止型半導体装置（耐圧６００Ｖ）を作製し試料とした。但し、１０００℃の温度で下地酸化層の形成を行い、８２０℃の温度及び湿潤酸素雰囲気の条件でガラス組成物層の焼成を行ったものを試料２５（実施例）とした。また、下地酸化層を形成することなく、８７０℃の温度、湿潤酸素雰囲気の条件でガラス組成物層の焼成を行ったものを試料２６（比較例）とした。
その後、作製した樹脂封止型半導体装置（試料２５，２６）について高温逆バイアス試験を行い、高温逆バイアス耐量を測定した。高温逆バイアス耐量は、温度１５０℃に条件設定された恒温槽・高温逆バイアス試験機に各試料を投入して、アノード電極・カソード電極間に４８０Ｖ（耐圧の８０％）の電圧を印加した状態で１０００時間にわたって１０分毎に逆方向電流を測定することにより行った。
図８は、試験例２における高温逆バイアス試験の結果を示す図である。図８中、実線は試料２５（実施例）についての逆方向電流を示し、破線は試料２６（比較例）についての逆方向電流を示す。
その結果、図８に示すように、試料２６においては、高温逆バイアス試験開始直後に温度上昇に伴ってリーク電流（逆方向電流）が増大した後もリーク電流（逆方向電流）が増大し続けることが分かった。そして、１００時間経過後のリーク電流（逆方向電流）は初期のリーク電流（逆方向電流）の１０倍程度にまで増大することが確認できた。これに対して、試料２５については、高温逆バイアス試験開始直後に温度上昇に伴ってリーク電流（逆方向電流）が増大した後はリーク電流（逆方向電流）がほとんど増大しないことが分かった。１０００時間経過後のリーク電流（逆方向電流）は初期のリーク電流（逆方向電流）の２倍程度に収まっていることが確認できた。
以上、本発明の樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法を上記の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲において実施することが可能であり、例えば次のような変形も可能である。
（１）上記の実施形態においては、ドライ酸素（ＤｒｙＯ２）を用いた熱酸化法によって下地酸化層を形成したが、本発明はこれに限定されるものではない。例えば、ドライ酸素及び窒素（ＤｒｙＯ２＋Ｎ２）を用いた熱酸化法によって絶縁層を形成してもよいし、ウェット酸素（ＷｅｔＯ２）を用いた熱酸化法によって絶縁層を形成してもよいし、ウェット酸素及び窒素（ＷｅｔＯ２＋Ｎ２）を用いた熱酸化法によって絶縁層を形成してもよい。
（２）上記の実施形態においては、ダイオード（ｐｎダイオード）からなるメサ型半導体素子を用いたが、本発明はこれに限定されるものではない。例えば、サイリスターからなるメサ型半導体素子を用いてもよい。また、サイリスターからなるメサ型半導体素子のほか、ｐｎ接合が露出する半導体装置全般（例えば、パワーＭＯＳＦＥＴ、ＩＧＢＴなど。）に本発明を適用することもできる。
図９は、変形例におけるメサ型半導体素子２００を説明するために示す図である。
変形例に係る樹脂封止型半導体装置１４（図示せず。）は、基本的には実施形態に係る樹脂封止型半導体装置１０と同様の構成を有するが、サイリスターからなるメサ型半導体素子を用いる点が実施形態に係る樹脂封止型半導体装置１０の場合とは異なる。
すなわち、変形例に係る樹脂封止型半導体装置１４は、メサ領域を囲む外周テーパ領域にｐｎ接合露出部を有するメサ型半導体基体及び少なくとも外周テーパ領域を被覆する鉛系ガラス層２２４を有するメサ型半導体素子２００と、メサ型半導体素子２００を封止するモールド用樹脂とを備える樹脂封止型半導体装置であって、鉛系ガラス層２２４は、溝の内面を酸化して下地酸化層を形成する下地酸化層形成工程と、溝の内面を下地酸化層を介して被覆するように鉛系ガラス組成物からなるガラス組成物層を形成するガラス組成物層形成工程と、鉛系ガラス組成物の溶倒点Ｔｆ以下の温度でガラス組成物層を焼成する焼成工程とを実施することにより形成されたものである。
変形例におけるメサ型半導体素子２００は、サイリスターであって、図８に示すように、ｎ−型半導体層２１０と、ｎ−型半導体層２１０に接して配置された第１のｐ＋型半導体層２１２と、ｎ−型半導体層２１０に接して配置された第２のｐ＋型半導体層２１４と、第２のｐ＋型半導体層２１４の表面に形成されたｎ＋型半導体領域２１６と、第１のｐ＋型半導体層２１２に接続されたアノード電極２３４と、ｎ＋型半導体領域２１６に接続されたカソード電極２３６と、第２のｐ＋型半導体層２１４に接続されたゲート電極２３８とを備える。
このように、変形例に係る樹脂封止型半導体装置１４は、サイリスターからなるメサ型半導体素子を用いる点が実施形態に係る樹脂封止型半導体装置１０の場合とは異なるが、実施形態に係る樹脂封止型半導体装置１０の場合と同様に、鉛系ガラス層が、溝の内面を酸化して下地酸化層を形成する下地酸化層形成工程と、溝の内面を下地酸化層を介して被覆するように鉛系ガラス組成物からなるガラス組成物層を形成するガラス組成物層形成工程と、鉛系ガラス組成物の溶倒点Ｔｆ以下の温度でガラス組成物層を焼成する焼成工程とを実施することにより形成されたものであることから、従来の樹脂封止型半導体装置と同様にメサ型半導体素子を樹脂でモールドした構造を有するものでありながら、実施形態に係る樹脂封止型半導体装置１０の場合と同様に、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置となる。すなわち、変形例に係る樹脂封止型半導体装置１４は、メサ型半導体素子を樹脂でモールドして製造された樹脂封止型半導体装置であって、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置となる。
（３）上記の実施形態においては、珪酸鉛を主成分とするガラス組成物を用いてガラス層を形成したが、本発明はこれに限定されるものではない。例えば、鉛を実質的に含有しないガラス組成物を用いてガラス層を形成してもよい。
１０…樹脂封止型半導体装置、２０…リードフレーム、２１，２２…リード、２３…ダイパッド、３０…金ワイヤー、４０…樹脂、１００，２００…メサ型半導体素子、１１０，９１０…ｎ−型半導体層、１１２，９１２…ｐ＋型半導体層、１１４，９１４…ｎ−型半導体層、１１６，１１８，９１６，９１８…酸化膜、１２０，９２０…溝、１２１，２２１…下地酸化層、１２４，９２４…ガラス層、１２６，９２６…フォトレジスト、１３０，９３０…Ｎｉめっき電極膜を形成する部位、１３２，９３２…粗面化領域、１３４，２３４，９３４，２３４…アノード電極、１３６，２３６，９３６…カソード電極、２１０…ｎ−型半導体層、２１２…第１のｐ＋型半導体層２１２、２１４…第２のｐ＋型半導体層、２１６…ｎ＋型半導体領域、２３８…ゲート電極層

Claims (5)

  1. 主面に平行なｐｎ接合を備える半導体基板を準備する半導体基板準備工程と、
    前記半導体基板の一方の表面から前記ｐｎ接合を超える深さの溝を形成する溝形成工程と、
    前記溝の内面を被覆するように鉛系ガラス層を形成するガラス層形成工程と、
    前記溝に沿って前記半導体基板を切断することにより、メサ型半導体素子を作製する半導体基板切断工程と、
    前記メサ型半導体素子をモールド用樹脂で封止する樹脂封止工程とをこの順序で含む樹脂封止型半導体装置の製造方法であって、
    前記ガラス層形成工程は、
    ９５０℃〜１１５０℃の範囲内の温度で、前記溝の内面を酸化して下地酸化層を形成する下地酸化層形成工程と、
    前記溝の内面を前記下地酸化層を介して被覆するように鉛系ガラス組成物からなるガラス組成物層を形成するガラス組成物層形成工程と、
    前記鉛系ガラス組成物の溶倒点Ｔｆ以下の温度でかつ湿潤酸素ガス雰囲気で前記ガラス組成物層を焼成する焼成工程とを含むことを特徴とする樹脂封止型半導体装置の製造方法。
  2. 前記焼成工程においては、前記鉛系ガラス組成物の軟化点Ｔｓ以上の温度で前記ガラス組成物層を焼成することを特徴とする請求項１に記載の樹脂封止型半導体装置の製造方法。
  3. 前記焼成工程においては、前記鉛系ガラス組成物のＤＴＡ曲線におけるガラス転移点Ｔｇを示す点から高温側に横軸と平行な線を引いたときに当該ＤＴＡ曲線と交わる点における所定温度Ｔｐ以上の温度で前記ガラス組成物層を焼成することを特徴とする請求項２に記載の樹脂封止型半導体装置の製造方法。
  4. 前記下地酸化層形成工程においては、１０ｎｍ〜１００ｎｍの厚さの前記下地酸化層を形成することを特徴とする請求項１〜３のいずれかに記載の樹脂封止型半導体装置の製造方法。
  5. メサ領域を囲む外周テーパ領域にｐｎ接合露出部を有するメサ型半導体基体及び前記外周テーパ領域を被覆する鉛系ガラス層を有するメサ型半導体素子と、
    前記メサ型半導体素子を封止するモールド用樹脂とを備える樹脂封止型半導体装置であって、
    前記鉛系ガラス層は、９５０℃〜１１５０℃の範囲内の温度で、前記溝の内面を酸化して下地酸化層を形成する下地酸化層形成工程と、前記溝の内面を前記下地酸化層を介して被覆するように鉛系ガラス組成物からなるガラス組成物層を形成するガラス組成物層形成工程と、前記鉛系ガラス組成物の溶倒点Ｔｆ以下の温度でかつ湿潤酸素ガス雰囲気で前記ガラス組成物層を焼成する焼成工程とを実施することにより形成されたものであることを特徴とする樹脂封止型半導体装置。
JP2013505243A 2012-11-28 2012-11-28 樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置 Active JP5308595B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/080796 WO2014083647A1 (ja) 2012-11-28 2012-11-28 樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JP5308595B1 true JP5308595B1 (ja) 2013-10-09
JPWO2014083647A1 JPWO2014083647A1 (ja) 2017-01-05

Family

ID=49529522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013505243A Active JP5308595B1 (ja) 2012-11-28 2012-11-28 樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置

Country Status (4)

Country Link
JP (1) JP5308595B1 (ja)
CN (1) CN103975422B (ja)
TW (1) TWI556330B (ja)
WO (1) WO2014083647A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952909A (zh) * 2014-09-03 2015-09-30 安徽省祁门县黄山电器有限责任公司 一种二极管芯片的结终端结构
CN104599963B (zh) * 2015-01-15 2017-12-19 苏州启澜功率电子有限公司 一种台面芯片双面电泳玻璃钝化工艺
CN107293601B (zh) * 2016-04-12 2021-10-22 朱江 一种肖特基半导体装置及其制备方法
CN105932070A (zh) * 2016-06-17 2016-09-07 山东芯诺电子科技有限公司 一种低功耗高浪涌能力的二极管整流芯片及其生产工艺
CN107731675A (zh) * 2017-09-18 2018-02-23 山东晶导微电子有限公司 一种半导体晶片机械开槽工艺
CN112444717A (zh) * 2019-08-29 2021-03-05 珠海格力电器股份有限公司 一种塑封料与芯片匹配度的验证方法
CN112103197B (zh) * 2020-11-09 2021-02-09 浙江里阳半导体有限公司 半导体分立器件的制造方法及其钝化装置
CN114171416B (zh) * 2022-02-14 2022-06-03 浙江里阳半导体有限公司 一种tvs芯片及其玻璃钝化方法、制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02163938A (ja) * 1988-12-16 1990-06-25 Fuji Electric Co Ltd 半導体素子の製造方法
JPH09246571A (ja) * 1996-03-13 1997-09-19 Hitachi Ltd ダイオードの製造方法
JPH10125628A (ja) * 1996-10-24 1998-05-15 Hitachi Ltd ガラス被覆半導体装置の電極形成方法
JPH10294473A (ja) * 1997-04-17 1998-11-04 Hitachi Ltd 面実装型半導体装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3542677B2 (ja) * 1995-02-27 2004-07-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02163938A (ja) * 1988-12-16 1990-06-25 Fuji Electric Co Ltd 半導体素子の製造方法
JPH09246571A (ja) * 1996-03-13 1997-09-19 Hitachi Ltd ダイオードの製造方法
JPH10125628A (ja) * 1996-10-24 1998-05-15 Hitachi Ltd ガラス被覆半導体装置の電極形成方法
JPH10294473A (ja) * 1997-04-17 1998-11-04 Hitachi Ltd 面実装型半導体装置及びその製造方法

Also Published As

Publication number Publication date
TWI556330B (zh) 2016-11-01
CN103975422A (zh) 2014-08-06
WO2014083647A1 (ja) 2014-06-05
JPWO2014083647A1 (ja) 2017-01-05
CN103975422B (zh) 2016-09-14
TW201428860A (zh) 2014-07-16

Similar Documents

Publication Publication Date Title
JP5308595B1 (ja) 樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置
JP5827397B2 (ja) 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
JP7073681B2 (ja) 半導体装置の製造方法および半導体装置
CN110235229A (zh) 半导体装置及其制造方法
JP3275536B2 (ja) 半導体装置及びその製造方法
TWI652740B (zh) 半導體裝置的製造方法及半導體裝置
TWI521602B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
WO2012160962A1 (ja) 半導体装置の製造方法及び半導体装置
JP2006229135A (ja) 半導体装置の製造方法
JP2016086136A (ja) 半導体装置の製造方法
JP5655140B2 (ja) 半導体装置の製造方法及び半導体装置
CN103811424B (zh) 全压接封装高压半导体器件
JP6251846B1 (ja) 半導体装置の製造方法
JPH10294448A (ja) 高耐圧半導体装置の製造方法
KR100505561B1 (ko) 고내압 트랜지스터 제조방법
JP2014157861A (ja) 半導体装置の製造方法
JPH03229418A (ja) 半導体装置の製造方法
JP5655139B2 (ja) 半導体装置の製造方法及び半導体装置
JPWO2013168521A1 (ja) 樹脂封止型半導体装置及びその製造方法
JPS6057701B2 (ja) 半導体装置およびその製造方法
CN109103180A (zh) 一种功率器件芯片及其制造方法
JPS59171138A (ja) 半導体装置の製造方法
JPS5986217A (ja) 半導体装置の製造方法
JP2006173366A (ja) 半導体装置の製造方法
JPS5846857B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130628

R150 Certificate of patent or registration of utility model

Ref document number: 5308595

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150