JPS59171138A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59171138A JPS59171138A JP4473183A JP4473183A JPS59171138A JP S59171138 A JPS59171138 A JP S59171138A JP 4473183 A JP4473183 A JP 4473183A JP 4473183 A JP4473183 A JP 4473183A JP S59171138 A JPS59171138 A JP S59171138A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- oxide film
- region
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は半導体装置の製造方法にがかり、特に選択的に
酸化して厚い二酸化シリコン膜を形成する方法全具備す
ることを特徴とする半導体装置の製造方法に関する。
酸化して厚い二酸化シリコン膜を形成する方法全具備す
ることを特徴とする半導体装置の製造方法に関する。
半導体装置の形成にあたっては酸化膜は導体との間の絶
縁膜、半導体ノリ→ン本体の表面特性、従って回路素子
の電気的特性の改善のだめの膜、拡散用マスク等として
半導体素子形成には必要かくべからざるものであ凱その
目的に１ｒＥ、、じ、規定の寸法、図形の酸化膜が形成
加工の」二用いられている。
縁膜、半導体ノリ→ン本体の表面特性、従って回路素子
の電気的特性の改善のだめの膜、拡散用マスク等として
半導体素子形成には必要かくべからざるものであ凱その
目的に１ｒＥ、、じ、規定の寸法、図形の酸化膜が形成
加工の」二用いられている。
大規模集積回路（Ｌ Ｓ Ｉ ）の高集積化はこれ壕で
は専ら素子の微細化技術の発展により達成されてきた。
は専ら素子の微細化技術の発展により達成されてきた。
しかしながら素子の微細化が進んでも素子間全電気的に
絶縁する分離領域を同じ割合で小さくしなければ、相対
的に分離領域の面積が増し、有効な高集積化は達成でき
ない。そこで今後は分離領域も微細化することが数々の
超高密度ＬＳＩを実現する最も重要な技術の一つである
１゜分離領域および素子領域の微細化を実現するために
は、これらフィールド酸化膜と寄生チャンネル発生防止
のためのイオン注入領域とを互いに自己整合して形成す
ることが重要問題である。自己整合を実現する方法とし
ては種々の方法が提案されているが、耐酸化性膜として
はシリコン窒化膜を用い選択的に酸化膜を形成する選択
酸化膜の形成力法が広く用いられている。
絶縁する分離領域を同じ割合で小さくしなければ、相対
的に分離領域の面積が増し、有効な高集積化は達成でき
ない。そこで今後は分離領域も微細化することが数々の
超高密度ＬＳＩを実現する最も重要な技術の一つである
１゜分離領域および素子領域の微細化を実現するために
は、これらフィールド酸化膜と寄生チャンネル発生防止
のためのイオン注入領域とを互いに自己整合して形成す
ることが重要問題である。自己整合を実現する方法とし
ては種々の方法が提案されているが、耐酸化性膜として
はシリコン窒化膜を用い選択的に酸化膜を形成する選択
酸化膜の形成力法が広く用いられている。
従来のシリコン窒化膜（５ｉａＮ＜ ）を用いた選択酸
化法を用いたＭＯ８型電界効果１・２ンジスタの製造方
法を第１図（ａ）〜［ｅ）により説明すると例えば１０
Ω・鑞のＰ型基板１金準備し素子形成領域に下地酸化膜
と呼ばれる薄い例えば３００人のシリコン酸化膜（５ｉ
Ｏ２） ２ｆ介してシリコン窒化膜３を３ （，１００
人形成１〜耐酸化マスクとする。フィールド酸化前にシ
リコン窒化膜をマスクとしてフィールド領域の反転防止
のためボＯｙイオンを例えば５０ ＫｅＶで注入し１０
／Ｑ（のＰ 領域５，６全形成する（第１図ｔｌ））
）。次に通常ウェ、＋−雰囲気中で酸化処理を行うと、
選択的にフィールド酸化膜７．８が形成され、イオン注
入層５，６とフィールド酸化膜７，８の自己整合した構
造が得られる（第１図（Ｃ））。その後耐酸化マスクの
シリコン窒化膜３と下地酸化膜２を除去しゲート領域上
にゲート酸化膜９全形成し、次いでＣＶＤ法によりポリ
シリコン膜全付着させゲート電極１ｏ１８ｉ：成形する
（第１図（ｄ））。
化法を用いたＭＯ８型電界効果１・２ンジスタの製造方
法を第１図（ａ）〜［ｅ）により説明すると例えば１０
Ω・鑞のＰ型基板１金準備し素子形成領域に下地酸化膜
と呼ばれる薄い例えば３００人のシリコン酸化膜（５ｉ
Ｏ２） ２ｆ介してシリコン窒化膜３を３ （，１００
人形成１〜耐酸化マスクとする。フィールド酸化前にシ
リコン窒化膜をマスクとしてフィールド領域の反転防止
のためボＯｙイオンを例えば５０ ＫｅＶで注入し１０
／Ｑ（のＰ 領域５，６全形成する（第１図ｔｌ））
）。次に通常ウェ、＋−雰囲気中で酸化処理を行うと、
選択的にフィールド酸化膜７．８が形成され、イオン注
入層５，６とフィールド酸化膜７，８の自己整合した構
造が得られる（第１図（Ｃ））。その後耐酸化マスクの
シリコン窒化膜３と下地酸化膜２を除去しゲート領域上
にゲート酸化膜９全形成し、次いでＣＶＤ法によりポリ
シリコン膜全付着させゲート電極１ｏ１８ｉ：成形する
（第１図（ｄ））。
次にＮ席不純物である砒素イオン全５ Ｑ ＫｅＶでイ
オン注入し、ソース、ドレインの１ｏ、ｉｄの不純物領
域１１．１２を形成する。然るのちソ・−ス。
オン注入し、ソース、ドレインの１ｏ、ｉｄの不純物領
域１１．１２を形成する。然るのちソ・−ス。
ドレイン領域へのコンタクト用の開口をしたのちアルミ
ニウム等の電極金属全付着し電極１３．１４を形成する
とＭＯ８型電界効果トランジスタが完成する（第１図（
ｅ））。
ニウム等の電極金属全付着し電極１３．１４を形成する
とＭＯ８型電界効果トランジスタが完成する（第１図（
ｅ））。
然るにこのシリコン窒化膜による選択酸化法で形成され
た酸化膜は第１図（Ｃ）〜（ｅ）かられかるようにフィ
ールド酸化膜７．８の一部が鳥のくちばしくバーズビー
ク〕状に素子領域に食い込む現象がありこのバーズビー
クは通常片側において０．５μｍ】１程度発生ずるため
分離領域のマスク寸法より実際にでき上った分離領域の
幅は約１μｍを用いても実際のフィールドの出来上かジ
オ法は２μｍとなる。然るにバーズビークの発生を低減
するためには耐酸化性膜であるシリコン窒化膜を厚くし
Ｆ他酸化膜を薄くする方法が知られているが、 ５ｉ３
１Ｎ４／ ８１（Ｊ２の膜厚比を大きくすると、フィー
ルド酸化膜形成過程でＳｉ！ＩＮｔ膜の周辺全中心に素
子領域のシリコン表面にストレスが加わり、転位が発生
する。転位はＳ ｉ ３Ｎ４膜のヱソヂを中心にしてシ
リコン表面上に深く存在しており、その後形成されるＰ
−Ｎ接合の耐圧劣化など索子特性の低下をまねく、従っ
てＳｉ ３Ｎ４ ／ ５ｉ（Ｊｚの膜厚比は転位の発生
しない領域で最適値をみつけなければならず、Ｓｔ ３
Ｎ４ ／ ５ｉＵ２の膜厚条件によるバーズビークの低
減には限度が生ずる。従って転位の発生がすくなく酸化
の進まない膜が望１れる。
た酸化膜は第１図（Ｃ）〜（ｅ）かられかるようにフィ
ールド酸化膜７．８の一部が鳥のくちばしくバーズビー
ク〕状に素子領域に食い込む現象がありこのバーズビー
クは通常片側において０．５μｍ】１程度発生ずるため
分離領域のマスク寸法より実際にでき上った分離領域の
幅は約１μｍを用いても実際のフィールドの出来上かジ
オ法は２μｍとなる。然るにバーズビークの発生を低減
するためには耐酸化性膜であるシリコン窒化膜を厚くし
Ｆ他酸化膜を薄くする方法が知られているが、 ５ｉ３
１Ｎ４／ ８１（Ｊ２の膜厚比を大きくすると、フィー
ルド酸化膜形成過程でＳｉ！ＩＮｔ膜の周辺全中心に素
子領域のシリコン表面にストレスが加わり、転位が発生
する。転位はＳ ｉ ３Ｎ４膜のヱソヂを中心にしてシ
リコン表面上に深く存在しており、その後形成されるＰ
−Ｎ接合の耐圧劣化など索子特性の低下をまねく、従っ
てＳｉ ３Ｎ４ ／ ５ｉ（Ｊｚの膜厚比は転位の発生
しない領域で最適値をみつけなければならず、Ｓｔ ３
Ｎ４ ／ ５ｉＵ２の膜厚条件によるバーズビークの低
減には限度が生ずる。従って転位の発生がすくなく酸化
の進まない膜が望１れる。
またバーズビークの発生問題の他にシリコン窒化膜によ
る選択酸化時はホワイトリボンの発生が認められ、酸化
膜の絶縁耐圧が低下するという問題が生ずる。
る選択酸化時はホワイトリボンの発生が認められ、酸化
膜の絶縁耐圧が低下するという問題が生ずる。
第２図はホワイトリボンの発生原因の説明図である。図
において１５はシリコン本体、１６は下地シリコン酸化
膜、１７はシリコン窒化膜、１８は形成されたシリコン
酸化膜、１ｇは窒化膜−ヒのシリコン酸化膜、１９はシ
リコン窒化膜の欠陥部である。図に示すとおり、フィー
ルド酸化中、酸化膜へ拡散したＨｚＯの一部が耐酸化性
膜の８１３Ｎ４膜と反応して、ＮＨ３１生成し、このＮ
）ｂがパターン周辺を中心にして下地酸化膜中金拡散し
シリコン窒化物２０を生成することが原因とされている
。
において１５はシリコン本体、１６は下地シリコン酸化
膜、１７はシリコン窒化膜、１８は形成されたシリコン
酸化膜、１ｇは窒化膜−ヒのシリコン酸化膜、１９はシ
リコン窒化膜の欠陥部である。図に示すとおり、フィー
ルド酸化中、酸化膜へ拡散したＨｚＯの一部が耐酸化性
膜の８１３Ｎ４膜と反応して、ＮＨ３１生成し、このＮ
）ｂがパターン周辺を中心にして下地酸化膜中金拡散し
シリコン窒化物２０を生成することが原因とされている
。
また耐酸化性窒化膜に欠陥部】９が存在するときはこの
欠陥部を通った■］２０が窒化膜と反［シ（〜沌」３を
生成し、このＮＩ（３が前と同様に酸化膜を通ってシリ
コンと作用しホワイトリボン２（γ全生成する。
欠陥部を通った■］２０が窒化膜と反［シ（〜沌」３を
生成し、このＮＩ（３が前と同様に酸化膜を通ってシリ
コンと作用しホワイトリボン２（γ全生成する。
このホワイトリボンはシリコン酸化膜のエソナンダ液で
ある弗酸にも、シリコン窒化膜のエソーｙング液である
燐酸にも溶けず加工上の問題となっている。又、それ以
上に、シリコン酸化膜の絶縁耐圧が著しく低下する。
ある弗酸にも、シリコン窒化膜のエソーｙング液である
燐酸にも溶けず加工上の問題となっている。又、それ以
上に、シリコン酸化膜の絶縁耐圧が著しく低下する。
従ってゲート酸化膜を形成する時、Ｃのシリコン窒化物
がマスクになり局所的にゲ・−ト酸化１摸の薄い所かで
＠、ゲート酸化膜の耐王不良金起こすものと考えられて
おり、このホワイトリボン全生成しない半導体装置の製
造方法が望まれている。
がマスクになり局所的にゲ・−ト酸化１摸の薄い所かで
＠、ゲート酸化膜の耐王不良金起こすものと考えられて
おり、このホワイトリボン全生成しない半導体装置の製
造方法が望まれている。
本発明は以上の問題点に対処してなされたもので、素子
形成領域に転位の発生がすくなく、またホワイトリボン
の発生することのない半導体装置の製造方法、ｌ持に選
択酸化膜の形成方法を提供するにある。
形成領域に転位の発生がすくなく、またホワイトリボン
の発生することのない半導体装置の製造方法、ｌ持に選
択酸化膜の形成方法を提供するにある。
本発明は、シリコンと酸素と窒素とからなる化合物又は
混合物で形成された絶縁膜をマスクとしてシリコンウェ
ーハを選択的に酸化する工程を含むこと全特徴とする半
導体装置の製造方法にある。
混合物で形成された絶縁膜をマスクとしてシリコンウェ
ーハを選択的に酸化する工程を含むこと全特徴とする半
導体装置の製造方法にある。
本発明の原理は二酸化シリコンとシリコンの界面が高温
でも良好な状態で保たれることに着目し、耐酸化マスク
としてシリコンと酸素と窒素とからなる膜組成にすれば
耐酸化マスクとしての性質と共にシリコンと耐酸化マス
クとの界面状態も高温でも良好に保てるという発見に基
づく、更に本発明はシリコンと酸素と窒素を組成とした
膜を耐酸化マスクに使用すると前記ホワイトリボンが生
じにくいという発見に基づく、これは該絶縁膜中に酸素
が予め入っているからと考えられる。
でも良好な状態で保たれることに着目し、耐酸化マスク
としてシリコンと酸素と窒素とからなる膜組成にすれば
耐酸化マスクとしての性質と共にシリコンと耐酸化マス
クとの界面状態も高温でも良好に保てるという発見に基
づく、更に本発明はシリコンと酸素と窒素を組成とした
膜を耐酸化マスクに使用すると前記ホワイトリボンが生
じにくいという発見に基づく、これは該絶縁膜中に酸素
が予め入っているからと考えられる。
本発明によれば、耐酸化性マスクとして部用するシリコ
ンと酸素と窒素の化合物又は混合物はシリコン結晶との
なじみがよく熱酸化にあたりノリコン結晶に犬さな歪金
与えることがないので、プロセスの途中で誘起される欠
陥も少なくその後形成されるＰ−Ｎ接合の耐用劣化は生
じない。また、本発明の膜はシリコンと酸素と窒素の組
成を有し、予め酸素が混入Ｓれている非晶質構造のため
フィールド酸化膜形成中に、シリコン界面に局部的な異
種化合物、つまりホワイトリボンを発生することも少な
く、これに基く後に形成する酸化膜の絶縁耐圧不良の発
生もない。
ンと酸素と窒素の化合物又は混合物はシリコン結晶との
なじみがよく熱酸化にあたりノリコン結晶に犬さな歪金
与えることがないので、プロセスの途中で誘起される欠
陥も少なくその後形成されるＰ−Ｎ接合の耐用劣化は生
じない。また、本発明の膜はシリコンと酸素と窒素の組
成を有し、予め酸素が混入Ｓれている非晶質構造のため
フィールド酸化膜形成中に、シリコン界面に局部的な異
種化合物、つまりホワイトリボンを発生することも少な
く、これに基く後に形成する酸化膜の絶縁耐圧不良の発
生もない。
以下本発明を実施例にもとずさ詳細に説明する。
第３図は本発明の実施例による半導体装置の製造方法を
示“ｒＩ打順断面図金示す。
示“ｒＩ打順断面図金示す。
先ず従来例と同様１０Ω・儒のＰ型シリコン基板２１を
準備する（第３図（ａ））。次に基板表面にシリコン、
酸素、窒素の化合物又は混合物のフィルムに３０００
人形成する。この形成はシラン（ＳｉＨ２）とアンモニ
ア（ＮＨ３）と酸化窒素（ＮＯ）の混合ガスｔ１０００
℃に加熱された基板」＝に通すことにより形成するこ
とが出来、例えばディ・エムφブラウン等（１）、Ｍ、
Ｂｒｏｗｎ、 ｃｔａｌ ）が発表しているジャーナ
ル◆オブ・エレクトロケミカル・ソサイエティ（Ｊ、Ｅ
ｌｅｃｔｒｏｃｈｅｍ、Ｓｏｃ、 ） １１５巻、３１
１頁（１９６８）によれば添加するＮＯの量により酸素
、♀素、／リコンの組成比を変えることかで＠、ＮＯを
０．２５％からｉｏ、ｏｏ％に変えると推定される換算
されたＳ ＋ ０２の量は約７％から５０％になること
が知られている。
準備する（第３図（ａ））。次に基板表面にシリコン、
酸素、窒素の化合物又は混合物のフィルムに３０００
人形成する。この形成はシラン（ＳｉＨ２）とアンモニ
ア（ＮＨ３）と酸化窒素（ＮＯ）の混合ガスｔ１０００
℃に加熱された基板」＝に通すことにより形成するこ
とが出来、例えばディ・エムφブラウン等（１）、Ｍ、
Ｂｒｏｗｎ、 ｃｔａｌ ）が発表しているジャーナ
ル◆オブ・エレクトロケミカル・ソサイエティ（Ｊ、Ｅ
ｌｅｃｔｒｏｃｈｅｍ、Ｓｏｃ、 ） １１５巻、３１
１頁（１９６８）によれば添加するＮＯの量により酸素
、♀素、／リコンの組成比を変えることかで＠、ＮＯを
０．２５％からｉｏ、ｏｏ％に変えると推定される換算
されたＳ ＋ ０２の量は約７％から５０％になること
が知られている。
従来窒化膜の形成にあたっては必らずシリコンに歪を与
えないため下地膜として５ｉＯ２ｆ形成したが本発明の
シリコンと酸素と窒素の化合物又は混合物（以下Ｓｉ
ｘＮｙＯｚ膜と記すンはシリコンとのなじみがよいこと
が知られており直接イボ着させることかでさる。このこ
とは従来問題となったバーズビークを減小させる効果に
つながる。次にフィールド酸化膜形成領域のＳ ｉ ｘ
ＮｙＯｚ膜を除去する。
えないため下地膜として５ｉＯ２ｆ形成したが本発明の
シリコンと酸素と窒素の化合物又は混合物（以下Ｓｉ
ｘＮｙＯｚ膜と記すンはシリコンとのなじみがよいこと
が知られており直接イボ着させることかでさる。このこ
とは従来問題となったバーズビークを減小させる効果に
つながる。次にフィールド酸化膜形成領域のＳ ｉ ｘ
ＮｙＯｚ膜を除去する。
このエツチング剤としては４８ ％ＨＦＫより容易に天
抱することがでさ、またドライエツチングにても実抱す
ることができる。
抱することがでさ、またドライエツチングにても実抱す
ることができる。
次にフィールド膜形成前に５ｉｘＮｙＵｚ膜全マスクと
してフィールド領域の反転防止のためのボロンイオンを
例えば５０ＫｅＶで注入し１０／ｉのｌ−領域２３，２
４を形成する（第３図［１）） ）。次に通常ウェット
雰囲気中で酸化処理を行うと選択的にフィールド酸化膜
２５．２６が形成され、イ：ｄン注大層２３．２４とフ
ィールド酸化膜２５．２６の自己整合した構造が得られ
る（第３図（Ｃ））。
してフィールド領域の反転防止のためのボロンイオンを
例えば５０ＫｅＶで注入し１０／ｉのｌ−領域２３，２
４を形成する（第３図［１）） ）。次に通常ウェット
雰囲気中で酸化処理を行うと選択的にフィールド酸化膜
２５．２６が形成され、イ：ｄン注大層２３．２４とフ
ィールド酸化膜２５．２６の自己整合した構造が得られ
る（第３図（Ｃ））。
次に耐酸化マスクである５ｉｘＮｙ（Ｊｚ ２２を８３
Ｐ（Ｊ ４（８５％）エツチング液を利用して除去す
る。次にゲート領域上にゲート酸化膜２７を形成、次い
でＣＶＤ法によりボリンリコン膜全付着させ、ゲート電
極２８を形成する（第３図（ｄ））。
Ｐ（Ｊ ４（８５％）エツチング液を利用して除去す
る。次にゲート領域上にゲート酸化膜２７を形成、次い
でＣＶＤ法によりボリンリコン膜全付着させ、ゲート電
極２８を形成する（第３図（ｄ））。
次いでＮ型不純物である砒素イオンｋ ５０ ＫｅＶで
イオン注入し、ソース、ドレインの】０ ／ｄの不純物
領域２９．３０に形成、然るのちソース。
イオン注入し、ソース、ドレインの】０ ／ｄの不純物
領域２９．３０に形成、然るのちソース。
ドレイン領駿へのコンタクト用の開口金膜けたのち、ア
ルミニウム等により金属電極１３．１４全形成すると本
発明の一実施例によるＭ（ＪＳ型電界効果トランジスタ
を得ることができる（第３図（ｅ））。
ルミニウム等により金属電極１３．１４全形成すると本
発明の一実施例によるＭ（ＪＳ型電界効果トランジスタ
を得ることができる（第３図（ｅ））。
このように形成されたＭＯ８型電界効果トランジスタで
はシリコン窒化膜に代Ｆ：ＪＳｉｘＮｙＯｚ ｆ ｆ重
用（７ているので窒化シリコンと異なりシリコンに対し
歪を与えることがなく、シたがってその後形成されるＰ
−Ｎ接合の耐圧劣化をひき起すことはない、また歪金与
えないので１代接シリコンに付着させることができるの
で、下地酸化膜を厚くつけることによるバーズビークの
発生金少なくすることができる。また使用した５ｉｘＮ
ｙＵｚはＳｉ ３Ｎ４とＣとなり酸素を含んでいるため
酸化膜形成時Ｎ１（３遊離を起し、これがシリコン表面
と反シシ（シて生成（７たホワイトリボンの生成はなく
、シかも３ｉｘＮｙＯｚは４８％のＨＰによりシリコン
表面金いためるＣとなく除去することができ、歪のない
きれいな索子形成領域が形成できるので、ホワイトリボ
ン又は付着した５ｉｘＮｙＯｚが残ることにより、後に
形成したゲート酸化膜の耐圧不良現象は起ることはない
。
はシリコン窒化膜に代Ｆ：ＪＳｉｘＮｙＯｚ ｆ ｆ重
用（７ているので窒化シリコンと異なりシリコンに対し
歪を与えることがなく、シたがってその後形成されるＰ
−Ｎ接合の耐圧劣化をひき起すことはない、また歪金与
えないので１代接シリコンに付着させることができるの
で、下地酸化膜を厚くつけることによるバーズビークの
発生金少なくすることができる。また使用した５ｉｘＮ
ｙＵｚはＳｉ ３Ｎ４とＣとなり酸素を含んでいるため
酸化膜形成時Ｎ１（３遊離を起し、これがシリコン表面
と反シシ（シて生成（７たホワイトリボンの生成はなく
、シかも３ｉｘＮｙＯｚは４８％のＨＰによりシリコン
表面金いためるＣとなく除去することができ、歪のない
きれいな索子形成領域が形成できるので、ホワイトリボ
ン又は付着した５ｉｘＮｙＯｚが残ることにより、後に
形成したゲート酸化膜の耐圧不良現象は起ることはない
。
なお使用したＳ ｉ ｘＮｙＯｙ、は化学量論的な化合
物のみでなく、非化学量論的組成の混合物でも同じ目的
を達成することができる。
物のみでなく、非化学量論的組成の混合物でも同じ目的
を達成することができる。
すなわち本発明の５ｉｘＮｙＵｚは前記ブラウン等の論
文の如く、アンモニアと酸化窒素とＳ由４の反応により
ガス流−；け比を制御して形成することができる。
文の如く、アンモニアと酸化窒素とＳ由４の反応により
ガス流−；け比を制御して形成することができる。
すなわち反りは
ｘ−８ｉｌ−ｂ＋ （ｙ−ｚ ） ＊ＮＨ３−１−ｚ
ｌｌＮ０−） ５ｉｘＮｙ（Ｊｚ＋ （”’−’ ）
Ｈ２で進行し、各ガスの流量を変えてＸｌ ３’＋
７分制御でさる１、この時必ずしもｘ、 ｙ、
ｚは整数ではなく、非化学量論的組成の混合物にもなり
得る３、前記ブラウン等はＮＯの流量係で次表の如く膜
質を変えられると報告している。
ｌｌＮ０−） ５ｉｘＮｙ（Ｊｚ＋ （”’−’ ）
Ｈ２で進行し、各ガスの流量を変えてＸｌ ３’＋
７分制御でさる１、この時必ずしもｘ、 ｙ、
ｚは整数ではなく、非化学量論的組成の混合物にもなり
得る３、前記ブラウン等はＮＯの流量係で次表の如く膜
質を変えられると報告している。
Ｎ０Ｉｆ、檜 ｇ電率 屈折率
５ｉｓＮ４０ ７．４＋０．２ ２．０３＋０．０
ｉＳｉｘＮｙ（Ｊｚ Ｏ，２５７，３十〇、１ １．
９８＋０．０２ＳｉｘＮｙ（Ｊｚ １．２５ ７．０
＋０．４ １．９２＋０．０１ＳｉｘＮｙ（Ｊｚ ２
．２５ ６．７±０．２１．８９ｔＯ，（ｌ １Ｓｉｘ
Ｎｙ（Ｊｚ ５ ６．５±０．１ １．７！１０．
０３ＳｉｘＮｙ（Ｊｚ ］、 ０ ５．８十〇、１
１．７１１−０．０３ｓｉｕ２ ３．９
１．４４本発明での実施例の実験条件と、ブラウン等
の条件とは必ずしも一致しないので、ＮＯ流量で比較す
ることはでさないため組成比で規定することは困難であ
る。しかし本発明の実症例では屈折率ｎが１．７以」―
であれば耐酸化性という点で実用に耐えることが判って
いる。
ｉＳｉｘＮｙ（Ｊｚ Ｏ，２５７，３十〇、１ １．
９８＋０．０２ＳｉｘＮｙ（Ｊｚ １．２５ ７．０
＋０．４ １．９２＋０．０１ＳｉｘＮｙ（Ｊｚ ２
．２５ ６．７±０．２１．８９ｔＯ，（ｌ １Ｓｉｘ
Ｎｙ（Ｊｚ ５ ６．５±０．１ １．７！１０．
０３ＳｉｘＮｙ（Ｊｚ ］、 ０ ５．８十〇、１
１．７１１−０．０３ｓｉｕ２ ３．９
１．４４本発明での実施例の実験条件と、ブラウン等
の条件とは必ずしも一致しないので、ＮＯ流量で比較す
ることはでさないため組成比で規定することは困難であ
る。しかし本発明の実症例では屈折率ｎが１．７以」―
であれば耐酸化性という点で実用に耐えることが判って
いる。
なお不発明は単に５ｉＨｉとＮＯとへ１１３との反１６
のみでなく、５Ｎ（ａとＮ１−（３と０２の反１しでも
よい。
のみでなく、５Ｎ（ａとＮ１−（３と０２の反１しでも
よい。
またシリコンの上に薄い下地酸化膜を設け、この上に５
ｉｘＮｙＯｚの膜全形成してもよく、この時はシリコン
窒化膜の時のように５ｉｘＮｙＯｚはシリコンに歪を与
えるＣとがないので、 ５ｉｘＮｙ（Ｊｚ膜のｊすさ
に関係なく ５ｉ（Ｊ２膜を薄くすることができるので
バーズビークを小さくすることができる。
ｉｘＮｙＯｚの膜全形成してもよく、この時はシリコン
窒化膜の時のように５ｉｘＮｙＯｚはシリコンに歪を与
えるＣとがないので、 ５ｉｘＮｙ（Ｊｚ膜のｊすさ
に関係なく ５ｉ（Ｊ２膜を薄くすることができるので
バーズビークを小さくすることができる。
以」二説明したとおり本発明によれば、選択酸化膜の形
成にあたり、耐酸化マスク形成領域並びにその近傍のシ
リコン表面に転位金与えることがすくなく、壕だシリコ
ンの表面にホワイトリボンを発生することもすくないの
で、その後に形成するゲート酸化膜の耐圧不良や転位の
ためにＩ） −Ｎ接合の耐圧劣化などを起すことがなく
、かつバーズビークもすくない半導体装置を得ることが
できる。
成にあたり、耐酸化マスク形成領域並びにその近傍のシ
リコン表面に転位金与えることがすくなく、壕だシリコ
ンの表面にホワイトリボンを発生することもすくないの
で、その後に形成するゲート酸化膜の耐圧不良や転位の
ためにＩ） −Ｎ接合の耐圧劣化などを起すことがなく
、かつバーズビークもすくない半導体装置を得ることが
できる。
第１図ｔａｌ〜（ｅ）は従来の方法によるＭ（ＪＳ型屯
界効果トランジスタの製造方法を示す製造工程１須断面
図、第２図はホワイトリボンの発生原因の説明図、第３
図（ａ）〜（ｅ）は本発明方法による〜１０Ｓ型電界効
果トランジスタの製造方法を示す製造工程１１直断面図
である。 １・・・・・・シリコン基板、２・・・・・・シリコン
酸化膜、３ ・・・・シリコン窒化膜、５．６・・・・
・・反転防１）−領域、７．８・・・・・・フィールド
酸化膜、９・・・・・・ゲ・−ト酸化膜、１０・・・・
・・ポリゾリコンゲ−１−”ｉ［ｆｆｌ、１１・・・・
・・ンース領域、１２・・・・・・トンイン領域、１３
・・・・・ノース電極、１４・・・・・・ドレイン電極
、１５・・・・・シリコン基板、１６・・・・・・下地
シリコン酸化膜、１７・・・・・・シリコン窒化膜、１
８・・・・・・厚いシリコン酸化膜。 １８′・・・・・・窒化膜上のシリコン酸化膜、１９・
・・・・・シリコン窒化膜欠陥部、 ２０． ２Ｃ’
・・・・ホワイトリボン、２１・・・・・ゾ）コア基板
、２２・・・・・・Ｓ ｉ ｘＯｙＮｚ膜、２３．２４
・・・・・・反転防ｔｆ−領域、２５．２６・・・・・
・フィールド酸化膜、２７・・・・・・ゲート酸化１換
、２８・・・・・・ポリシリコンゲート電極、２９・・
・・・ソース５１．３０・・・・・ドシ・′イン頭載、
３１・・・・・・ソース電極、３２・・・・・ドレイン
電極。 半ｆ ｔＸ 卒２図 ／ｅ キ３詔
界効果トランジスタの製造方法を示す製造工程１須断面
図、第２図はホワイトリボンの発生原因の説明図、第３
図（ａ）〜（ｅ）は本発明方法による〜１０Ｓ型電界効
果トランジスタの製造方法を示す製造工程１１直断面図
である。 １・・・・・・シリコン基板、２・・・・・・シリコン
酸化膜、３ ・・・・シリコン窒化膜、５．６・・・・
・・反転防１）−領域、７．８・・・・・・フィールド
酸化膜、９・・・・・・ゲ・−ト酸化膜、１０・・・・
・・ポリゾリコンゲ−１−”ｉ［ｆｆｌ、１１・・・・
・・ンース領域、１２・・・・・・トンイン領域、１３
・・・・・ノース電極、１４・・・・・・ドレイン電極
、１５・・・・・シリコン基板、１６・・・・・・下地
シリコン酸化膜、１７・・・・・・シリコン窒化膜、１
８・・・・・・厚いシリコン酸化膜。 １８′・・・・・・窒化膜上のシリコン酸化膜、１９・
・・・・・シリコン窒化膜欠陥部、 ２０． ２Ｃ’
・・・・ホワイトリボン、２１・・・・・ゾ）コア基板
、２２・・・・・・Ｓ ｉ ｘＯｙＮｚ膜、２３．２４
・・・・・・反転防ｔｆ−領域、２５．２６・・・・・
・フィールド酸化膜、２７・・・・・・ゲート酸化１換
、２８・・・・・・ポリシリコンゲート電極、２９・・
・・・ソース５１．３０・・・・・ドシ・′イン頭載、
３１・・・・・・ソース電極、３２・・・・・ドレイン
電極。 半ｆ ｔＸ 卒２図 ／ｅ キ３詔
Claims (1)
- シリコンと酸素と窒素とからなる化合物又は混合物で形
成された絶縁膜をマスクとしてシリコンウヱーハ金選択
的に酸化する工程を含むこと全特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4473183A JPS59171138A (ja) | 1983-03-17 | 1983-03-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4473183A JPS59171138A (ja) | 1983-03-17 | 1983-03-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59171138A true JPS59171138A (ja) | 1984-09-27 |
Family
ID=12699586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4473183A Pending JPS59171138A (ja) | 1983-03-17 | 1983-03-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59171138A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61289644A (ja) * | 1985-06-14 | 1986-12-19 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 半導体デバイスの製造法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58172022A (ja) * | 1982-03-29 | 1983-10-08 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | 駆動回路 |
-
1983
- 1983-03-17 JP JP4473183A patent/JPS59171138A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58172022A (ja) * | 1982-03-29 | 1983-10-08 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | 駆動回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61289644A (ja) * | 1985-06-14 | 1986-12-19 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 半導体デバイスの製造法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3398903B2 (ja) | 半導体装置の製造方法 | |
| KR100189992B1 (ko) | 반도체 장치의 소자 분리 방법 | |
| JPH0516173B2 (ja) | ||
| JPS59171138A (ja) | 半導体装置の製造方法 | |
| JP2002270833A (ja) | 半導体装置及びその製造方法 | |
| JPS5917865B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JP3644682B2 (ja) | 半導体装置の製造方法 | |
| JPH03101250A (ja) | 半導体装置の製造方法 | |
| JPH04154162A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH07176742A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2843037B2 (ja) | 半導体装置の製造方法 | |
| JPH022311B2 (ja) | ||
| JPH11186253A (ja) | 半導体装置の製造方法 | |
| JPH022310B2 (ja) | ||
| JP3260485B2 (ja) | 半導体装置の製造方法 | |
| JPH0582784A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP2004064037A (ja) | 半導体装置の製造方法 | |
| JPS61112344A (ja) | 半導体素子分離領域の形成方法 | |
| JPS6333305B2 (ja) | ||
| JPH05347353A (ja) | 半導体装置の製造方法 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPS63280437A (ja) | 半導体装置の素子分離領域の形成方法 | |
| JPS6149428A (ja) | 半導体装置の製造方法 | |
| JPH098022A (ja) | 半導体装置の製造方法 | |
| JPH09293714A (ja) | シリコン基板の選択酸化方法 |