TW201428860A - 樹脂封裝型半導體裝置的製造方法及樹脂封裝型半導體裝置 - Google Patents

樹脂封裝型半導體裝置的製造方法及樹脂封裝型半導體裝置 Download PDF

Info

Publication number
TW201428860A
TW201428860A TW102123956A TW102123956A TW201428860A TW 201428860 A TW201428860 A TW 201428860A TW 102123956 A TW102123956 A TW 102123956A TW 102123956 A TW102123956 A TW 102123956A TW 201428860 A TW201428860 A TW 201428860A
Authority
TW
Taiwan
Prior art keywords
resin
semiconductor device
layer
glass composite
lead
Prior art date
Application number
TW102123956A
Other languages
English (en)
Other versions
TWI556330B (zh
Inventor
Atsushi Ogasawara
Koji Ito
Koya Muyari
Original Assignee
Shindengen Electric Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Mfg filed Critical Shindengen Electric Mfg
Publication of TW201428860A publication Critical patent/TW201428860A/zh
Application granted granted Critical
Publication of TWI556330B publication Critical patent/TWI556330B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/102—Glass compositions containing silica with 40% to 90% silica, by weight containing lead
    • C03C3/105—Glass compositions containing silica with 40% to 90% silica, by weight containing lead containing aluminium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/24—Fusion seal compositions being frit compositions having non-frit additions, i.e. for use as seals between dissimilar materials, e.g. glass and metal; Glass solders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66121—Multilayer diodes, e.g. PNPN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本發明樹脂封裝型半導體裝置10是一種包括檯面型半導體元件100，以及封裝檯面型半導體元件100的鑄模用樹脂40的樹脂封裝型半導體裝置10，並且通過實施將溝道的內面氧化從而形成基底氧化層121的基底氧化層形成工序；形成通過基底氧化層覆蓋溝道的內面的由鉛系玻璃複合物構成的玻璃複合物層的玻璃複合物層形成工序；以及在鉛系玻璃複合物的溶倒點Tf以下的溫度下燒製玻璃複合物層的燒製工序，來形成鉛系玻璃層124。本發明的樹脂封裝型半導體裝置雖然與以往的樹脂封裝型半導體裝置同樣具有將檯面型半導體元件用樹脂鑄模的結構，但是一種比以往的樹脂封裝型半導體裝置具有更高的高溫反偏壓耐量的樹脂封裝型半導體裝置。

Description

樹脂封裝型半導體裝置的製造方法及樹脂封裝型半導體裝置
本發明涉及一種樹脂封裝型半導體裝置的製造方法以及樹脂封裝型半導體裝置。
以往，在包圍檯面（mesa）區域的週邊錐形（taper）區域有PN結露出這樣的結構的檯面型半導體元件（例如，參考專利文獻1、2）是已知的。圖10顯示的是用於說明以往的檯面型半導體元件900的圖。
如圖10所示，以往的檯面型半導體元件900包括在包圍檯面區域A的週邊錐形區域B具有PN結露出部C的檯面型半導體基體908，以及覆蓋週邊錐形區域B的玻璃層924。玻璃層924是鈍化（passivation）用的玻璃層。另外，在圖10中，符號910表示n-型半導體層，符號912表示p+型半導體層，符號914表示n+半導體層，符號916 表示矽（silicon）氧化膜，符號934表示陽極電極，符號936表示陰極電極。
通過以往的檯面型半導體元件900，能夠構成比平面（planer）型半導體元件更耐壓的半導體元件。
先行技術文獻
專利文獻
【專利文獻一】日本特開平10-116828號公報
【專利文獻二】日本特開2004-87955號公報
但是，根據本發明的發明者們的研究，發現在以往的檯面型半導體元件900中，將其用樹脂鑄模（mould）製成樹脂封裝型半導體裝置（以往的樹脂封裝型半導體裝置）時的高溫反偏壓（bias）耐量低，存在難以在嚴酷條件下使用的問題。
因此，本發明是為了解決上述問題而發明的，目的在於提供一種雖然是通過將檯面型半導體元件用樹脂鑄模而製成的，但與以往的樹脂封裝型半導體裝置相比，具有更高的高溫反偏壓耐量的樹脂封裝型半導體裝置，並且，還在於提供一種能夠製造這樣的樹脂封裝型半導體裝置的樹脂封裝型半導體裝置的製造方法。
本發明提供一種樹脂封裝型半導體裝置的製造方法，依次包含：準備具有與主面平行的PN結的半導體基板的半導體基板準備工序；從所述半導體基板的一側的表面形成深度超過所述PN結的溝道的溝道形成工序；形成覆蓋所述溝道的內面的鉛系玻璃層的玻璃層形成工序；通過沿所述溝道將所述半導體基板切斷，製作檯面型半導體元件的半導體基板切斷工序；以及將所述檯面型半導體元件使用鑄模用樹脂封裝的樹脂封裝工序，其特徵在於：其中，所述玻璃層形成工序包含：將所述溝道的內面氧化從而形成基底氧化層的基底氧化層形成工序；形成通過所述基底氧化層覆蓋所述溝道的內面的由鉛系玻璃複合物構成的玻璃複合物層的玻璃複合物層形成工序；以及在所述鉛系玻璃複合物的溶倒點Tf以下的溫度下燒製所述玻璃複合物層的燒製工序。
在本說明書中，流動點（玻璃開始呈液狀的溫度）Tf指的是鉛系玻璃複合物的DTA曲線中的第一放熱部（放熱部中第一個峰）的肩膀（曲線開始下降的彎點）的溫度（參考後述的圖5）。另外，鉛系玻璃複合物的DTA曲線中的第一吸熱部的肩膀的溫度是玻璃化轉變點Tg。
在本發明的樹脂封裝型半導體裝置的製造方法中，在所述燒製工序中，最好在所述鉛系玻璃複合物的軟化點Ts以上的溫度下燒製所述玻璃複合物層。
在本發明的樹脂封裝型半導體裝置的製造方法中，在所述燒製工序中，最好在當從所述鉛系玻璃複合物的DTA曲線上的表示玻璃化轉變點Tg的點向高溫側引一條與橫軸平行的線時，與該DTA曲線相交的點表示的預定溫度Tp以上的溫度下燒製所述玻璃複合物層。
在本發明的樹脂封裝型半導體裝置的製造方法中，在所述燒製過程中，最好在濕潤氧氣中燒製所述玻璃複合物層。
在本發明的樹脂封裝型半導體裝置的製造方法中，在所述基底氧化層形成工序中，最好形成厚度在10nm～100 nm的所述基底氧化層。
在本發明的樹脂封裝型半導體裝置的製造方法中，在所述基底氧化層形成工序中，最好在950℃～1150℃的溫度範圍內形成所述基底氧化層。
進一步，本發明還提供一種樹脂封裝型半導體裝置，包括：在包圍檯面區域的週邊錐形區域具有PN結露出部的檯面型半導體基體，和具有覆蓋所述週邊錐形區域的鉛系玻璃層的檯面型半導體元件；以及封裝所述檯面型半導體元件的鑄模用樹脂，其特徵在於，其中，通過實施將所述溝道的內面氧化從而形成基底氧化層的基底氧化層形成工序；形成通過所述基底氧化層覆蓋所述溝道的內面的由鉛系玻璃複合物構成的玻璃複合物層的玻璃複合物層形成工序；以及在所述鉛系玻璃複合物的溶倒點Tf以下的溫度下燒製所述玻璃複合物層的燒製工序，來形成所述鉛系玻璃層。
發明效果
根據本發明的樹脂封裝型半導體裝置（以及通過本發明的樹脂封裝型半導體裝置的製造方法製造的樹脂封裝型半導體裝置），由於是通過實施對溝道的內面進行氧化從而形成基底氧化層的基底氧化層形成工序；形成通過所述基底氧化層覆蓋溝道的內面的由鉛系玻璃複合物所構成的玻璃複合物層的玻璃複合物層形成工序；以及在鉛系玻璃複合物的流動點Tf以下的溫度下燒製玻璃複合物層的燒製工序，來形成鉛系玻璃層，因此從後述的實施例1也可知，使得玻璃層的電荷密度從負（minus）變為正（plus）成為可能。其結果是，能夠抑制高溫反偏壓試驗中耗盡層向週邊錐形區域的端部延伸（參考後述的圖6），從後述的實施例2也可知，能夠比以往進一步降低在高溫反偏壓試驗中增大的漏（leak）電流。
其結果是，本發明的樹脂封裝型半導體裝置（以及通過本發明的樹脂封裝型半導體裝置的製造方法製造的樹脂封裝型半導體裝置）雖然與以往同樣具有將檯面型半導體裝置用樹脂鑄模而形成的結構，但是一種比以往的樹脂封裝型半導體裝置具有更高的高溫反偏壓耐量的樹脂封裝型半導體裝置。即，本發明的樹脂封裝型半導體裝置（以及通過本發明的樹脂封裝型半導體裝置的製造方法製造的樹脂封裝型半導體裝置）既是一種將檯面型半導體元件用樹脂鑄模而製成的樹脂封裝型半導體裝置，還是一種具有比以往的樹脂封裝型半導體裝置更高的高溫反偏壓耐量的樹脂封裝型半導體裝置。
另外，以往已知在形成了鉛系玻璃層後，通過在含氫的氣體中退火（annealing）來使得鉛系玻璃層的電荷密度變為正值的技術（日本專利第3313566號）。但是，在從前技術中，由於在鉛系玻璃層形成後需要在含氫的氣體中進行退火，因此工序變長，生產率下降。另外，由於在含氫的氣體中退火，因此安全性低，並且需要使用防爆式的退火爐, 使得製造成本上升。與此相對，本發明的樹脂封裝型半導體裝置（以及通過本發明的樹脂封裝型半導體裝置的製造方法製造的樹脂封裝型半導體裝置）不存在這樣的問題。
另外，在以往的技術中，為了達到容易去除燒製時在玻璃層內產生的氣泡等目的，通常，通過在超過鉛系玻璃複合物的流動點Tf的溫度下燒製玻璃複合物層來形成鉛系玻璃。
在本發明的樹脂封裝型半導體裝置（以及通過本發明的樹脂封裝型半導體裝置的製造方法製造的樹脂封裝型半導體裝置）的情況下，關於能夠將玻璃層的電荷密度從負變為正的原因現在還不明了。
在這裡，在燒製工序中，之所以在鉛系玻璃複合物的流動點Tf以下的溫度下燒製玻璃複合物層，從後述的試驗例1和圖5也可知，是因為當在超過鉛系玻璃複合物的流動點Tf的溫度（這時為870℃）下燒製玻璃複合物層時，不能使得玻璃層的電荷密度從負變為正。
為了提高樹脂封裝型半導體裝置的高溫反偏壓耐量，可以考慮以下的方法：（1）在製造檯面型半導體元件的過程中形成寬度較大的溝道（檯面溝道）的方法；（2）在製造檯面型半導體元件的過程中使用擴散晶片（wafer）來形成深的溝道（檯面溝道）的方法；（3）使用電阻率低的晶片的方法；以及（4）形成較厚的鉛系玻璃層的方法。但是，在上述（1）的方法中，存在由於切片面積變大，產品的生產成本提高的問題。另外，在上述（2）的方法中，由於使用了擴散晶片，而晶片的價格不斷暴漲，又需要形成深的溝道，因此工序困難，所以存在產品的生產成本提高的問題。另外，在上述（3）的方法中，存在難以保證耐壓度的問題。另外，在上述（4）的方法中，存在工序中晶片容易彎曲或破碎的問題。與此相對，本發明的樹脂封裝型半導體裝置的製造方法以及樹脂封裝型半導體裝置不會產生上述問題，而且還能夠提高高溫反偏壓耐量。
在本發明的樹脂封裝型半導體裝置的製造方法以及樹脂封裝型半導體裝置中，非常適合使用以往被廣泛使用的“以矽酸鉛為主要成分的玻璃複合物” 來作為鉛系玻璃複合物。
10．．．樹脂封裝型半導體裝置
20．．．引線框架
21、22．．．導線
23．．．下墊板
30．．．金線
40．．．樹脂
100、200、900．．．檯面型半導體元件
102．．．檯面型半導體元件(PN二極體)
108．．．檯面型半導體基體
110．．．n-型半導體層(n-型矽基板)
112、912．．．p+型半導體層
114．．．n+型半導體層
116、118、916．．．氧化膜
120．．．溝道
121、221．．．基底氧化層
124、924．．．玻璃層
126．．．光致抗蝕劑
130．．．形成鍍鎳電極膜的部位
132．．．粗面化區域
134．．．陽極電極
234．．．陽極電極
136、236、936．．．陰極電極
208．．．檯面型半導體基體
210．．．n-型半導體層
212．．．第一p+型半導體層
214．．．第二p+型半導體層
216．．．n+型半導體區域
224．．．鉛系玻璃層
236．．．陰極電極
238．．．柵極電極
908．．．檯面型半導體基體
910．．．n-型半導體層
914．．．n+半導體層
916．．．矽(silicon)氧化膜
934．．．陽極電極
936．．．陰極電極
圖1是顯示用於說明實施方式涉及的樹脂封裝型半導體裝置10的圖；
圖2是顯示用於說明實施方式中的檯面型半導體元件100的圖；
圖3是顯示用於說明實施方式涉及的樹脂封裝型半導體裝置的製造方法的圖；
圖4是顯示用於說明實施方式涉及的樹脂封裝型半導體裝置的製造方法的圖；
圖5是顯示鉛系玻璃複合物的DTA曲線的圖；
圖6是顯示用於說明實施方式涉及的樹脂封裝型半導體裝置10的效果的圖；
圖7是顯示試驗例1的條件及結果的圖表；
圖8是顯示試驗例2中的高溫反偏壓試驗的結果的圖；
圖9是顯示用於說明變形例中的檯面型半導體元件200的圖；
以及圖10是顯示用於說明以往的檯面型半導體元件900的圖。
具體實施方式
以下，基於附圖所示的實施方式對本發明的樹脂封裝型半導體裝置的製造方法以及樹脂封裝型半導體裝置來進行說明。
實施方式
1.樹脂封裝型半導體裝置
圖1是顯示用於說明實施方式涉及的樹脂封裝型半導體裝置10的圖。圖1（a）是樹脂封裝型半導體裝置10的立體圖，圖1（b）是從樹脂封裝型半導體裝置10去除了樹脂後的平面圖，圖1（c）是從樹脂封裝型半導體裝置10去除了樹脂後的側面圖。
圖2是顯示用於說明實施方式中的檯面型半導體元件100的圖。
實施方式涉及的樹脂封裝型半導體裝置10，如圖1所示，包括檯面型半導體元件100，以及對檯面型半導體元件100進行封裝的鑄模用樹脂40。檯面型半導體元件100被放置在由導線（lead）21、導線22及下墊板23所構成的引線框架（lead frame）20中的下墊板(Die pat)23上。檯面型半導體元件100的一個電極通過下墊板23與導線21相連接，檯面型半導體元件100的另一個電極通過金線(wire)30與導線22相連接。
檯面型半導體元件100，如圖2所示，包括在包圍檯面區域A的週邊錐形區域B具有PN結露出部C的檯面型半導體基體108、以及至少覆蓋週邊錐形區域B的鉛系玻璃層124。週邊錐形區域B通過基底氧化層221被鉛系玻璃層124覆蓋。鉛系玻璃層124由以矽酸鉛為主要成分的玻璃（例如，含有摩爾比為SiO2：75.0%，PbO：20.0%，AL2O3：5.0%的玻璃）所構成。
檯面型半導體基體108具有n-型半導體層（n-型矽基板）110、通過從n-型半導體層110一側的表面擴散p型雜質而形成的p+型半導體層112、以及通過從n-型半導體層110另一側的表面擴散n型雜質而形成的n+型半導體層114。檯面型半導體元件100是PN二極體（diode）。另外，在圖2中，符號134表示陽極（anode）電極，符號136表示陰極（cathode）電極。
然後，在實施方式涉及的樹脂封裝型半導體裝置10中，通過實施將溝道的內面氧化從而形成基底氧化層的基底氧化層形成工序；形成通過基底氧化層覆蓋溝道的內面的由鉛系玻璃複合物所構成的玻璃複合物層的玻璃複合物層形成工序；以及在鉛系玻璃複合物的流動點Tf以下的溫度下燒製玻璃複合物層的燒製工序，來形成鉛系玻璃層124。
2.樹脂封裝型半導體裝置的製造方法
實施方式涉及的樹脂封裝型半導體裝置10能夠通過以下的方法（實施方式涉及的樹脂封裝型半導體裝置的製造方法）來製造。
圖3和圖4是顯示用於說明實施方式涉及的樹脂封裝型半導體裝置的製造方法的圖。圖3（a）～圖3（d）和圖4（a）～圖4（d）是各工序圖。圖5是顯示鉛系玻璃複合物的DTA（差熱分析法）曲線的圖。
實施方式涉及的樹脂封裝型半導體裝置的製造方法，如圖3和圖4所示，依次實施：“半導體基板準備工序”、“溝道形成工序”、“基底氧化層形成工序”、“玻璃層形成工序”，“光致抗蝕劑（photoresist）形成工序”、“氧化膜去除工序”、“粗面化區域形成工序”、“電極形成工序”、“半導體基板切斷工序”及“樹脂封裝工序”。下面依工序順序對實施方式涉及的樹脂封裝型半導體裝置的製造方法進行說明。
（a）半導體基板準備工序
首先，通過從n-型半導體層（n-型矽基板）110一側的表面擴散p型雜質而形成p+型半導體層112，通過從另一側的表面擴散n型雜質而形成n+型半導體層114，從而形成具有與主面平行的PN結的半導體基板。之後，通過熱氧化在p+型半導體層112和n+型半導體層114的表面形成氧化膜116、118。
（b）溝道形成工序
其次，通過光刻法，在氧化膜116的預定部位形成預定的開口部。在氧化膜的蝕刻（etching）後，繼續進行半導體基板的蝕刻，從而從半導體基板一側的表面形成深度超過PN結的溝道120（參考圖3（a））。
（c）基底氧化層形成工序
其次，通過使用了幹氧（DryO2）的熱氧化法，在溝道120的內面形成由矽氧化膜構成的基底氧化層121（參考圖3（b））。將基底氧化層121厚度設定在10nm～100nm的範圍內（例如20nm）。基底氧化層121是通過把半導體基體放入擴散爐後，流通氧氣，並在950℃～1050℃範圍的溫度下處理5分～30分鐘後形成的。當基底氧化層121的厚度未滿10nm時，得不到反向電流下降的效果。另一方面，當基底氧化層121的厚度超過100nm時，則有時會有在玻璃層形成工序中不能通過電泳法形成由玻璃複合物所構成的層的情況。
（d）玻璃層形成工序
其次，通過電泳法在溝道120的內面及其附近的半導體基板表面形成由鉛系玻璃複合物構成的玻璃複合物層的同時，通過燒製該玻璃複合物層來形成鈍化用的玻璃層124（參考圖3（c））。玻璃複合物使用以矽酸鉛為主要成分的玻璃複合物（例如，含有摩爾比SiO2：75.0%、PbO:20.0%、Al2O3:5.0%的玻璃複合物）。另外，當在溝道120的內面形成由鉛系玻璃複合物構成的層時，形成通過基底氧化層121覆蓋溝道120的內面的玻璃複合物層。因此，溝道120內部的PN結露出部為通過基底氧化層121被鉛系玻璃層124覆蓋的狀態。
玻璃複合物層的燒製（燒製工序）是通過在鉛系玻璃複合物的流動點Tf以下的溫度下燒製玻璃複合物層來進行的（參考圖5）。在該燒製工序中，比較理想的是在鉛系玻璃複合物的軟化點Ts以上的溫度下對玻璃複合物層進行燒製（參考圖5）。另外，在燒製工序中，更為理想的是當從鉛系玻璃複合物的DTA曲線中的表示玻璃化轉變點Tg的點開始，向高溫一側引一條與橫軸平行的線時，與該DTA曲線相交於一點，在這個表示預定溫度Tp的相交點以上的溫度下對玻璃複合物層進行燒製（參考圖5）。在燒製工序中，比較理想的是在濕氧氣中燒製玻璃複合物層。
（e）光致抗蝕劑形成工序
其次，形成覆蓋玻璃層124的表面的光致抗蝕劑126（參考圖3（d））。
（f）氧化膜去除工序
其次，以光致抗蝕劑126為掩膜（mask）進行氧化膜116的蝕刻，去除形成鍍鎳電極膜的部位130上的氧化膜116（參考圖4（a））。
（g）粗面化區域形成工序
其次，對形成鍍鎳電極膜的部位130上的半導體基板表面進行粗面化處理，形成用於提高鍍鎳電極和半導體基板的密接性的粗面化區域132（參考圖4（b））。
（h）電極形成工序
其次，對半導體基板進行鍍鎳，在粗面化區域132上形成陽極電極134的同時，在半導體基板另一側的表面形成陰極電極136（參考圖4（c））。各電極的退火在氮氣中並在600℃～800℃的溫度下進行。
（i）半導體基板切斷工序
其次，通過切割（dicing）等在鉛系玻璃層124的中央部將半導體基體切斷，將半導體基體切片（chip）化，從而製造檯面型半導體元件（PN二極體）102（參考圖4（d））。
（j）樹脂封裝工序
其次，通過在沒有圖示的引線框架（參考圖1）中的下墊板23上封裝檯面型半導體元件100，在將檯面型半導體元件100一側的電極與導線21相連接的同時，用金線30將檯面型半導體元件100另一側的電極與導線22相連接。之後，把這些放入沒有圖示的樹脂封裝用模具後，把鑄模用樹脂注入到模具中並使其變硬，從而製造樹脂封裝型半導體裝置。只要將樹脂封裝型半導體裝置從模具中取出，就得到了實施方式涉及的樹脂封裝型半導體裝置10。
按以上方法可以製造實施方式涉及的樹脂封裝型半導體裝置10。
3.樹脂封裝型半導體裝置的效果
圖6是顯示用於說明實施方式涉及的樹脂封裝型半導體裝置10的效果的圖。圖6（a）是顯示對實施方式涉及的樹脂封裝型半導體裝置10施加了反方向電壓時的狀態的圖，圖6（b）是顯示對比較例涉及的樹脂封裝型半導體裝置施加了反方向電壓時的狀態的圖。另外，圖6中虛線表示耗盡層的前端部。比較例涉及的樹脂封裝型半導體裝置是將以往的檯面型半導體元件900（沒有基底氧化層，且玻璃複合物的燒製是在濕潤氧氣中在870℃下進行）用樹脂鑄模而製成的樹脂封裝型半導體裝置。另外，圖6中的BT試驗指的是高溫反偏壓試驗。
根據實施方式涉及的樹脂封裝型半導體裝置10（以及通過實施方式涉及的本樹脂封裝型半導體裝置的製造方法製造的樹脂封裝型半導體裝置），由於是通過實施對溝道的內面進行氧化從而形成基底氧化層的基底氧化層形成工序；形成通過所述基底氧化層覆蓋溝道的內面的由鉛系玻璃複合物構成的玻璃複合物層的玻璃複合物層形成工序；以及在鉛系玻璃複合物的流動點Tf以下的溫度下燒製玻璃複合物層的燒製工序，來形成鉛系玻璃層，因此，從後述的試驗例1也可知，使得將鉛系玻璃層的電荷密度從負變為正成為可能。其結果是，能夠抑制在高溫反偏壓試驗中向週邊錐形區域的端部伸長的耗盡層的延伸（參考圖6），從後述的試驗例2也可知，使得與以往相比能夠進一步降低在高溫反偏壓試驗中增大的漏電流。
其結果是，實施方式涉及的樹脂封裝型半導體裝置（以及通過實施方式涉及的樹脂封裝型半導體裝置的製造方法製造的樹脂封裝型半導體裝置）是一種雖然與以往的樹脂封裝型半導體裝置同樣具有將檯面型半導體元件用樹脂鑄模後形成的結構，但具有比以往的樹脂封裝型半導體裝置更高的高溫反偏壓耐量的樹脂封裝型半導體裝置。即、實施方式涉及的樹脂封裝型半導體裝置（以及通過實施方式涉及的樹脂封裝型半導體裝置的製造方法製造的樹脂封裝型半導體裝置）是一種將檯面型半導體元件用樹脂鑄模而製成的樹脂封裝型半導體裝置，但具有比以往的樹脂封裝型半導體裝置更高的高溫反偏壓耐量的樹脂封裝型半導體裝置。
在這裡，在燒製工序中，之所以在鉛系玻璃複合物的流動點Tf以下的溫度下燒製玻璃複合物層，從後述的試驗例1和圖5也可知，是因為當在超過鉛系玻璃複合物的流動點Tf的溫度下燒製玻璃複合物層時，就不能使得鉛系玻璃層的電荷密度從負變為正。另外，在燒製工序中，之所以在鉛系玻璃複合物的軟化點Ts以上的溫度下燒製玻璃複合物層，是因為當在未滿鉛系玻璃複合物的軟化點Ts的溫度下燒製玻璃複合物層時，就不能充分燒製玻璃複合物層，只能得到有很多缺陷的玻璃層。因此，當使用以矽酸鉛為主要成分的玻璃複合物時，比較理想的是在760℃～840℃的溫度範圍內燒製玻璃複合物層，更為理想的是在800℃～840℃的溫度範圍內燒製玻璃複合物層。
另外，在燒製工序中，之所以在濕潤氧氣中燒製玻璃複合物層，從後述的試驗例1也可知，是因為當在乾燥氧氣中燒製玻璃複合物層時，不能使得鉛系玻璃層的電荷密度從負變為正。
另外，在基底氧化層形成工序中，之所以在950℃～1150℃的溫度範圍內形成基底氧化層，是因為當在未滿950℃的溫度下燒製玻璃複合物層時，不能使得鉛系玻璃層的電荷密度從負變為正。另一方面，當在超過1050℃的溫度下燒製玻璃複合物層時，有可能對半導體元件的電特性產生影響。
〔試驗例1〕
1.試料的製備
圖7是顯示實驗例1的條件及結果的圖表。
按下面的方法製作了24個試料。對於其中的20個試料（試料2-6，8-12，14-18，20-24），在預定的溫度條件（850℃～1050℃）下，將n-型矽基板一側的表面氧化形成預定厚度（20nm）的基底氧化層，之後，通過電泳法形成預定厚度（20μm～30μm）的玻璃複合物層，之後，在預定的溫度條件（820℃或870℃）及預定的氣體條件（壓力：常壓，流量：3～9升/分,氣體：乾燥純氧條件或濕潤純氧條件）下燒製玻璃複合物層15分鐘。另外，對於剩下的四個試料（試料1、7、13、19），在n-型矽基板一側的表面，不形成基底氧化層就形成預定厚度的玻璃複合物層，之後，在預定的溫度條件（820℃或870℃）及預定的氣體條件（壓力：常壓，流量：3～9升/分，氣體：乾燥純氧條件或濕潤純氧條件）下燒製玻璃複合物層15分鐘。之後，在n-型矽基板另一側的表面及玻璃層表面形成鉑電極。
另外，試料2、8、14、20是在850℃形成了基底氧化層，試料3、9、15、21是在900℃形成了基底氧化層，試料4、10、16、22是在950℃形成了基底氧化層，試料5、11、17、23是在1000℃形成了基底氧化層，試料6、12、18、24是在1050℃形成了基底氧化層。
另外，試料1～12是在乾燥氧氣中燒製玻璃複合物層，試料13～24是在濕潤氧氣中燒製玻璃複合物層。另外，試料1～6、13～18是在820℃燒製玻璃複合物層，試料7～12、19～24是在870℃燒製玻璃複合物層。
2.電荷密度Nss的測定
電荷密度Nss的測定是這樣進行的：對在通過上述1.製成的各試料中的n-型矽基板另一側的表面形成的鉑電極和在玻璃層的表面形成的鉑電極之間施加的電壓進行掃描，從而製成CV曲線，再從這個CV曲線計算出電荷密度Nss。
3.結果
通過試驗例1的結果，如圖7所示，知道了在（a）通過基底氧化層形成玻璃層，並且（b）在950℃～1050℃的溫度範圍內形成基底氧化層，並且（c）在濕潤氧氣中燒製玻璃複合物層，並且（d）在820℃下燒製玻璃複合物層的情況下，電荷密度Nss為正值。
另外，通過之後的試驗，知道了在840℃下燒製玻璃複合物層時，電荷密度Nss也為正值。進一步，通過後面的試驗，知道了當在流動點Tf以下的溫度下燒製玻璃複合物層時，電荷密度Nss為正值。另外，通過後面的試驗，知道了當在軟化點Ts以上的溫度（比較理想的是當從玻璃複合物的DTA曲線中的表示玻璃化轉變點Tg的點開始向高溫一側引一條與橫軸平行的線時，與該DTA曲線相交的點所在的預定溫度Tp以上的溫度）下進行玻璃複合物層的燒製時，能夠在較短的時間（例如30分鐘以下）內完成玻璃複合物層的燒製。
〔試驗例2〕
通過與實施方式涉及的樹脂封裝型半導體裝置的製造方法相同的方法製造樹脂封裝型半導體裝置（耐壓600V）並將其作為試料。但是將在1000℃的溫度下形成基底氧化層，且在820℃的溫度和濕潤氧氣的條件下對玻璃複合物層進行燒製而形成的半導體裝置作為試料25（實施例）。另外，將不形成基底氧化層就在870℃的溫度和濕潤氧氣的條件下燒製玻璃複合物層而形成的半導體裝置作為試料26（比較例）。
之後，對製成的樹脂封裝型半導體裝置（試料25、26）進行高溫反偏壓試驗，從而測定高溫反偏壓耐量。高溫反偏壓耐量是這樣進行的：向溫度條件被設定在150℃的恆溫槽和高溫反偏壓試驗機中放入各試料，在陽極電極和陰極電極間被施加了480V（耐壓80%）的電壓狀態下在1000小時中每10分鐘測定一次反向電流。
圖8是顯示實驗例2中的高溫反偏壓試驗的結果的圖。在圖8中，實線表示試料25（實施例）的反向電流，虛線表示試料26（比較例）的反向電流。
其結果如圖8所示，可知在試料26中，高溫反偏壓試驗一開始，漏電流（反向電流）就隨著溫度的上升而增大，之後，漏電流（反向電流）還繼續增大。並且，可以確定經過100小時後的漏電流（反向電流）與最初的漏電流（反向電流）相比增大了10倍左右。與此相對，對於試料25，可知高溫反偏壓試驗開始後，漏電流（反向電流）在隨著溫度的上升而增大後，漏電流（反向電流）幾乎不再增大。還可以確定經過1000小時後的漏電流（反向電流）穩定在最初的漏電流（反向電流）的兩倍左右後。
以上，基於上述實施方式對本發明的樹脂封裝型半導體裝置以及樹脂封裝型半導體裝置的製造方法進行了說明，但本發明不限於此，只要是在不脫離這一主旨的範圍內均可以實施。例如還可以進行如下的變形。
在上述的實施方式中，通過使用了幹氧（DryO2）的熱氧化法來形成基底氧化層，但本發明並不以此為限。例如，也可以通過使用了幹氧和氮氣（DryO2+N2）的熱氧化法來形成絕緣層，也可以通過使用了濕氧（WetO2）的熱氧化法來形成絕緣層，還可以通過使用了濕氧和氮氣（WetO2+N2）的熱氧化法來形成絕緣層。
在以上的實施方式中，使用了由二極體（PN二極體）構成的檯面型半導體元件，但本發明並不以此為限。例如，還可以使用由晶閘管（thyristor）構成的檯面型半導體元件。另外，除由晶閘管構成的檯面型半導體元件外，PN結露出的所有半導體裝置（例如，功率MOSFET、IGBT等。）都可以適用於本發明。
圖9是顯示用於說明變形例中的檯面型半導體元件200的圖。
變形例涉及的樹脂封裝型半導體裝置（沒有圖示）基本上具有與實施方式涉及的樹脂封裝型半導體裝置10相同的結構，但在使用的是由晶閘管構成的檯面型半導體元件這一點上，與實施方式涉及的樹脂封裝型半導體裝置10的情況不同。
即、變形例涉及的樹脂封裝型半導體裝置是一種包括檯面型半導體元件200和鑄模用樹脂的樹脂封裝型半導體裝置。半導體元件200包括：具有在包圍檯面區域的外周錐圍區域具有PN結露出部的檯面型半導體基體208、和覆蓋至少週邊錐形區域的鉛系玻璃層224的半導體元件200；以及用於封裝檯面型半導體元件200的鑄模用樹脂。並且，通過實施對溝道的內面進行氧化從而形成基底氧化層的基底氧化層形成工序；形成將溝道的內面通過基底氧化層覆蓋且由鉛系玻璃複合物所構成的玻璃複合物層的玻璃複合物層形成工序；以及在鉛系玻璃複合物的流動點Tf以下的溫度下燒製玻璃複合物層的燒製工序，來形成鉛系玻璃層224。
變形例中的檯面型半導體元件200是晶閘管，如圖9所示，包括：n-型半導體層210、被設置為與n-型半導體層210相接的第一p+型半導體層212、被設置為與n-型半導體層210相接的第二p+型半導體層214、形成在第二p+型半導體層214表面的n+型半導體區域216、與第一p+型半導體層212相連接的陽極電極234、與n+型半導體區域216相連接的陰極電極236、以及與第二p+型半導體層214相連接的柵極電極238。
這樣，變形例涉及的樹脂封裝型半導體裝置14雖然在使用了由晶閘管構成的檯面型半導體元件這一點上與實施方式涉及的樹脂封裝型半導體裝置10的情況不同，但由於與實施方式涉及的樹脂封裝型半導體裝置10同樣，是通過實施對溝道的內面進行氧化從而形成基底氧化層的基底氧化層形成工序；形成通過基底氧化層覆蓋溝道的內面的由鉛系玻璃複合物構成的玻璃複合物層的玻璃複合物層形成工序；以及在鉛系玻璃複合物的流動點Tf以下的溫度下燒製玻璃複合物層的燒製工序，來形成鉛系玻璃層的，因此，雖然與以往的樹脂封裝型半導體裝置同樣具有把檯面型半導體元件用樹脂鑄模而得到的結構，但是一種與實施方式涉及的樹脂封裝型半導體裝置10同樣具有比以往的樹脂封裝型半導體裝置更高的高溫反偏壓耐量的樹脂封裝型半導體裝置。即、變形例涉及的樹脂封裝型半導體裝置14是一種把檯面型半導體元件用樹脂鑄模而製成的樹脂封裝型半導體裝置，同時也是一種具有比以往的樹脂封裝型半導體裝置更高的高溫反偏壓耐量的樹脂封裝型半導體裝置。
在上述的實施方式中，使用以矽酸鉛為主要成分的玻璃複合物來形成玻璃層，但本發明並不以此為限。例如，也可以使用實質上不含鉛的玻璃複合物來形成玻璃層。
無
100．．．檯面型半導體元件
108．．．檯面型半導體基體
110．．．n-型半導體層
112．．．p+型半導體層
114．．．n+型半導體層
116．．．氧化膜
121．．．基底氧化層
124．．．玻璃層
134．．．陽極電極
136．．．陰極電極

Claims (7)

  1. 【第1項】
    一種樹脂封裝型半導體裝置的製造方法，依次包含：
    準備具有與主面平行的PN結的半導體基板的半導體基板準備工序；
    從所述半導體基板的一側的表面形成深度超過所述PN結的溝道的溝道形成工序；
    形成覆蓋所述溝道的內面的鉛系玻璃層的玻璃層形成工序；
    通過沿所述溝道將所述半導體基板切斷，製作檯面型半導體元件的半導體基板切斷工序；以及
    將所述檯面型半導體元件使用鑄模用樹脂封裝的樹脂封裝工序，其特徵在於：
    其中，所述玻璃層形成工序包含：
    將所述溝道的內面氧化從而形成基底氧化層的基底氧化層形成工序；
    形成通過所述基底氧化層覆蓋所述溝道的內面的由鉛系玻璃複合物構成的玻璃複合物層的玻璃複合物層形成工序；以及
    在所述鉛系玻璃複合物的溶倒點Tf以下的溫度下燒製所述玻璃複合物層的燒製工序。
  2. 【第2項】
    根據請求項1所述的樹脂封裝型半導體裝置的製造方法，其特徵在於：
    其中，在所述燒製工序中，在所述鉛系玻璃複合物的軟化點Ts以上的溫度下燒製所述玻璃複合物層。
  3. 【第3項】
    根據請求項2所述的樹脂封裝型半導體裝置的製造方法，其特徵在於：
    其中，在所述燒製工序中，在當從所述鉛系玻璃複合物的DTA曲線上的表示玻璃化轉變點Tg的點向高溫側引一條與橫軸平行的線時，與該DTA曲線相交的點表示的預定溫度Tp以上的溫度下燒製所述玻璃複合物層。
  4. 【第4項】
    根據請求項1至請求項3中任一項所述的樹脂封裝型半導體裝置的製造方法，其特徵在於：
    其中，在所述燒製過程中，在濕潤氧氣中燒製所述玻璃複合物層。
  5. 【第5項】
    根據請求項1所述的樹脂封裝型半導體裝置的製造方法，其特徵在於：
    其中，在所述基底氧化層形成工序中，形成厚度在10nm～100 nm的所述基底氧化層。
  6. 【第6項】
    根據請求項1或請求項5中所述的樹脂封裝型半導體裝置的製造方法，其特徵在於：
    其中，在所述基底氧化層形成工序中，在950℃～1150℃的溫度範圍內形成所述基底氧化層。
  7. 【第7項】
    一種樹脂封裝型半導體裝置，包括：在包圍檯面區域的週邊錐形區域具有PN結露出部的檯面型半導體基體，和具有覆蓋所述週邊錐形區域的鉛系玻璃層的檯面型半導體元件；以及封裝所述檯面型半導體元件的鑄模用樹脂，其特徵在於，
    其中，通過實施將所述溝道的內面氧化從而形成基底氧化層的基底氧化層形成工序；形成通過所述基底氧化層覆蓋所述溝道的內面的由鉛系玻璃複合物構成的玻璃複合物層的玻璃複合物層形成工序；以及在所述鉛系玻璃複合物的溶倒點Tf以下的溫度下燒製所述玻璃複合物層的燒製工序，來形成所述鉛系玻璃層。
TW102123956A 2012-11-28 2013-07-04 Resin Package Type semiconductor device, and a resin Package Type semiconductor device TWI556330B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/080796 WO2014083647A1 (ja) 2012-11-28 2012-11-28 樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
TW201428860A true TW201428860A (zh) 2014-07-16
TWI556330B TWI556330B (zh) 2016-11-01

Family

ID=49529522

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102123956A TWI556330B (zh) 2012-11-28 2013-07-04 Resin Package Type semiconductor device, and a resin Package Type semiconductor device

Country Status (4)

Country Link
JP (1) JP5308595B1 (zh)
CN (1) CN103975422B (zh)
TW (1) TWI556330B (zh)
WO (1) WO2014083647A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952909A (zh) * 2014-09-03 2015-09-30 安徽省祁门县黄山电器有限责任公司 一种二极管芯片的结终端结构
CN104599963B (zh) * 2015-01-15 2017-12-19 苏州启澜功率电子有限公司 一种台面芯片双面电泳玻璃钝化工艺
CN107293601B (zh) * 2016-04-12 2021-10-22 朱江 一种肖特基半导体装置及其制备方法
CN105932070A (zh) * 2016-06-17 2016-09-07 山东芯诺电子科技有限公司 一种低功耗高浪涌能力的二极管整流芯片及其生产工艺
CN107731675A (zh) * 2017-09-18 2018-02-23 山东晶导微电子有限公司 一种半导体晶片机械开槽工艺
CN112444717A (zh) * 2019-08-29 2021-03-05 珠海格力电器股份有限公司 一种塑封料与芯片匹配度的验证方法
CN112103197B (zh) * 2020-11-09 2021-02-09 浙江里阳半导体有限公司 半导体分立器件的制造方法及其钝化装置
CN114171416B (zh) * 2022-02-14 2022-06-03 浙江里阳半导体有限公司 一种tvs芯片及其玻璃钝化方法、制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02163938A (ja) * 1988-12-16 1990-06-25 Fuji Electric Co Ltd 半導体素子の製造方法
JP3542677B2 (ja) * 1995-02-27 2004-07-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3313566B2 (ja) * 1996-03-13 2002-08-12 株式会社日立製作所 ダイオードの製造方法
JP3340633B2 (ja) * 1996-10-24 2002-11-05 株式会社日立製作所 ガラス被覆半導体装置の電極形成方法
JP3780061B2 (ja) * 1997-04-17 2006-05-31 株式会社日立製作所 面実装型半導体装置

Also Published As

Publication number Publication date
CN103975422A (zh) 2014-08-06
JPWO2014083647A1 (ja) 2017-01-05
WO2014083647A1 (ja) 2014-06-05
TWI556330B (zh) 2016-11-01
JP5308595B1 (ja) 2013-10-09
CN103975422B (zh) 2016-09-14

Similar Documents

Publication Publication Date Title
TWI556330B (zh) Resin Package Type semiconductor device, and a resin Package Type semiconductor device
CN104025267B (zh) 树脂封装型半导体装置以及树脂封装型半导体装置的制造方法
WO2012124190A1 (ja) 半導体装置の製造方法および半導体装置
JP7073681B2 (ja) 半導体装置の製造方法および半導体装置
JPS584814B2 (ja) 半導体装置
TWI543243B (zh) Method for manufacturing silicon carbide semiconductor device
TWI405268B (zh) 台型半導體裝置及其製造方法
TWI521602B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
JP2013012651A (ja) 逆阻止型絶縁ゲート型バイポーラトランジスタの製造方法
JP5683139B2 (ja) 半導体装置およびその製造方法
JP5436299B2 (ja) 半導体装置の製造方法
JPS6246534A (ja) ガラス被覆半導体チツプの製造方法
JP5655140B2 (ja) 半導体装置の製造方法及び半導体装置
JP6111720B2 (ja) 半導体装置の製造方法
JPH1012897A (ja) ガラス被覆半導体装置及びその製造方法
US20200066534A1 (en) Semiconductor device
JP5655139B2 (ja) 半導体装置の製造方法及び半導体装置
JPH10294448A (ja) 高耐圧半導体装置の製造方法
JPS6043653B2 (ja) 半導体装置の製造方法
JP2002324807A (ja) 半導体装置の製造方法
JPS6057701B2 (ja) 半導体装置およびその製造方法
US20120309117A1 (en) Method for manufacturing semiconductor device
JPS5986234A (ja) 拡散ウエハの品質評価方法
JPWO2013168521A1 (ja) 樹脂封止型半導体装置及びその製造方法
JPS6365627A (ja) 半導体基板のエツチング方法