CN114171416B - 一种tvs芯片及其玻璃钝化方法、制造方法 - Google Patents

一种tvs芯片及其玻璃钝化方法、制造方法 Download PDF

Info

Publication number
CN114171416B
CN114171416B CN202210131245.2A CN202210131245A CN114171416B CN 114171416 B CN114171416 B CN 114171416B CN 202210131245 A CN202210131245 A CN 202210131245A CN 114171416 B CN114171416 B CN 114171416B
Authority
CN
China
Prior art keywords
glass
layer
substrate
sintering
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210131245.2A
Other languages
English (en)
Other versions
CN114171416A (zh
Inventor
李晓锋
招景丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Liyang Semiconductor Co ltd
Original Assignee
Zhejiang Liyang Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Liyang Semiconductor Co ltd filed Critical Zhejiang Liyang Semiconductor Co ltd
Priority to CN202210131245.2A priority Critical patent/CN114171416B/zh
Publication of CN114171416A publication Critical patent/CN114171416A/zh
Application granted granted Critical
Publication of CN114171416B publication Critical patent/CN114171416B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种TVS芯片及其玻璃钝化方法、制造方法，玻璃钝化方法包括：涂覆步骤，通过刀刮法在沟槽表面涂覆玻璃浆；烘烤步骤，在第一预设温度下进行烘烤，挥发液体粘合剂；预烧结步骤，烘烤步骤结束后在第二预设温度下进行预烧结，热分解固体粘合剂；烧结步骤，预烧结步骤结束后在第三预设温度下进行烧结，烧结玻璃粉，得到玻璃钝化层。由于在进行烧结之前，通过低温烘烤的方式，将液体粘合剂进行烘烤挥发，在此过程中，由于毛细现象，玻璃浆沿着沟槽侧壁往上流动，使烘干后的沟槽底部玻璃浆变薄，沟槽侧壁的PN结区域的玻璃浆变厚。因此，采用一次刀刮法的玻璃钝化工艺，即可保证沟槽侧壁的玻璃钝化层厚度满足要求，节省了玻璃粉的成本，提高了涂覆效率。

Description

一种TVS芯片及其玻璃钝化方法、制造方法
技术领域
本发明涉及瞬态抑制二极管技术领域，具体涉及一种TVS芯片及其玻璃钝化方法、制造方法。
背景技术
在瞬态抑制二极管（英文简称TVS）技术领域中，台面结构的钝化层的涂覆工艺方法有光阻法、刀刮法、电泳法等。
电泳法及光阻法存在玻璃粉消耗大的缺陷，且芯片台面表面的玻璃钝化层较厚，焊接时导致焊点偏位或焊点凸台高度不足等问题，导致金属与玻璃钝化层发生接触，导致产品出现可靠性异常，如出现疲劳破碎等问题。同时电泳法及光阻法应用的产品领域有限，且需要更多的设备支持。因此，刀刮法依旧为玻璃钝化的主要工艺方法。
现有的刀刮法，可以刮掉台面较多的玻璃浆，使台面玻璃厚度相对较薄，从而使刀刮法进行玻璃钝化的芯片焊接最安全，可以适应的焊接场合最为广泛。但是一次涂覆玻璃浆后直接烧结，沟槽的侧面的玻璃钝化层较薄，当侧面的玻璃钝化层过薄或缺失，PN结的钝化保护会失效，导致芯片稳定性变差。因此，采用刀刮法的玻璃钝化，一般进行两次玻璃钝化操作，效率偏低。
发明内容
本发明主要解决的技术问题是现有的刀刮法玻璃钝化工艺，需要进行两次玻璃钝化操作，涂覆效率低的技术问题。
根据第一方面，一种实施例中提供一种TVS芯片的玻璃钝化方法，包括：
涂覆步骤，通过刀刮法在TVS芯片的沟槽表面涂覆玻璃浆，玻璃浆包括玻璃粉、固体粘合剂以及液体粘合剂；
烘烤步骤，将涂覆玻璃浆后的TVS芯片在第一预设温度下进行烘烤，挥发液体粘合剂，第一预设温度小于液体粘合剂的沸点；
预烧结步骤，烘烤步骤结束后在第二预设温度下进行预烧结，热分解固体粘合剂，第二预设温度大于或等于固体粘合剂的分解温度且小于玻璃粉的烧结温度；
烧结步骤，预烧结步骤结束后在第三预设温度下进行烧结，烧结玻璃粉，得到玻璃钝化层，第三预设温度大于或等于玻璃粉的烧结温度。
根据第二方面，一种实施例中提供一种TVS芯片的制造方法，包括：
提供一基底，基底的表面具有沟槽，基底包括衬底以及形成在衬底的两个表面上的第一掺杂层，衬底具有第一导电类型，第一掺杂层具有第二导电类型，衬底与第一掺杂层之间形成第一PN结；沟槽贯穿第一掺杂层以及部分衬底；第一导电类型和第二导电类型属于不同的半导体导电类；
采用第一方面所描述的玻璃钝化方法，在沟槽表面形成玻璃钝化层；
在基底的表面上形成金属层，金属层与第一掺杂层电连接；
沿沟槽的底部中间进行划片，得到TVS芯片。
根据第三方面，一种实施例中提供一种TVS芯片，采用第二方面所描述的制造方法制造。
根据第四方面，一种实施例中提供一种TVS芯片，包括：
基底，基底包括衬底以及形成在衬底的两个表面上的第一掺杂层，衬底具有第一导电类型，第一掺杂层具有第二导电类型，第一导电类型和第二导电类型属于不同的半导体导电类型，衬底与第一掺杂层之间形成第一PN结；
形成在基底边缘的沟槽，沟槽从第一掺杂层的外侧表面向芯片纵深处延伸，并贯穿第一掺杂层以及部分衬底；形成在沟槽上的玻璃钝化层，玻璃钝化层覆盖在沟槽的整个表面，且玻璃钝化层呈两头薄中间厚的梭形；
形成在基底的表面上的金属层，金属层与第一掺杂层电连接，用于引出电极。
依据上述实施例的TVS芯片及其玻璃钝化方法、制造方法，由于在进行烧结之前，通过低温烘烤的方式，将液体粘合剂进行烘烤挥发，在此过程中，液体粘合剂向上挥发，玻璃浆具有流动性，由于毛细现象，玻璃浆沿着沟槽侧壁往上流动，使烘干后的沟槽底部玻璃浆变薄，沟槽侧壁的PN结区域的玻璃浆变厚。因此，只采用一次刀刮法的玻璃钝化工艺，即可保证沟槽侧壁的玻璃钝化层厚度满足要求，节省了玻璃粉的成本，提高了涂覆效率。
附图说明
图1为一种实施例提供的一种玻璃钝化方法的流程图；
图2为一种实施例提供的一种制造方法的流程图；
图3至图7为一种实施例提供的一种制造方法的过程图。
附图标记：10-衬底；20-第一掺杂层；30-沟槽；40-二氧化硅层；50-玻璃钝化层；60-低温氧化介质层；70-金属层。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。
另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。
本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接（联接）。
电泳法及光阻法的优势是可以自动化完成玻璃层的涂覆，且玻璃厚度均匀一致，可在沟槽底部切割槽实现无玻璃涂覆，便于切割时不需要切割玻璃，实现快速切割的效果（沟槽切割玻璃的速度一般是10-20mm/s，而直接切割硅层的速度一般是40-100mm/s）。但是电泳法及光阻法均有一个弊端，就是对玻璃粉消耗较多，尤其是台面表面露出的玻璃层较厚，导致焊接时如出现焊点偏位或焊点凸台高度不足，出现焊点凸台或凸台附近的金属接触到玻璃层时，会导致产品出现可靠性异常。具体原因是，由于金属与玻璃以及硅层的热膨胀系数差异较大，焊点金属与玻璃接触，且封装后的产品各种材料随着环境温度的不断变化，内部持续产生较大内应力作用于玻璃钝化层，从而导致玻璃在一定时间后（约在3-6个月后）产生疲劳碎裂，从而导致产品出现电性异常。由于玻璃层较厚，所以从出现疲劳损伤到电性失效不是短期表现出来的，从而使封装厂家不能短期察觉到问题的存在而持续大量生产及出货，存在一定的安全隐患问题。因此即使采用了光阻法及电泳法生产的厂家，也只是将工艺应用于有限的产品领域。
例如，芯片叠加焊接或使用铜粒焊接或其他无法保证焊接钉头与玻璃层有足够的安全距离的焊接结构，仍然只能采用刀刮法进行芯片的玻璃钝化。
传统刀刮方法进行玻璃钝化，沟槽填满玻璃粉，玻璃烧结熔融后全部吸附在硅片表面，由于涂玻璃时硅片为水平放置进行涂覆，经过刮涂后的沟槽底部以上的玻璃粉最多，所以玻璃烧结后均呈现沟槽底部玻璃最厚的形态，由于沟槽底部是芯片的切割位置，所以玻璃烧结后沟槽底部玻璃较厚对切割造成困难，影响切割速度。而且经过一次涂覆玻璃浆的玻璃状态，沟槽侧面PN结所在位置区域的玻璃层厚度不是最厚的，如有玻璃浆涂覆不平整或光刻针孔缺陷造成玻璃腐蚀，造成侧面玻璃部分区域偏薄或缺失，会使PN结钝化保护失效，造成芯片稳定性变差，影响芯片使用质量，因此传统刀刮法一般进行两遍玻璃钝化操作，使玻璃层更致密及厚度增加，效率偏低。
在本发明实施例中，为了实现采用刀刮法，通过烘烤后进行烧结，实现一次玻璃浆涂覆后烧结，在沟槽侧壁的玻璃钝化层满足使用要求。
实施例一：
请参考图1，本实施例提供一种TVS芯片的玻璃钝化方法，包括：
涂覆步骤，通过刀刮法在沟槽表面涂覆玻璃浆，玻璃浆包括玻璃粉、固体粘合剂以及液体粘合剂。例如，在TVS常用的玻璃钝化工艺中，液体粘合剂可以为丁基卡必醇；和/或，固体粘合剂可以为乙基纤维素。
在实际应用中，涂覆步骤可以包括以下步骤：
刀片打磨步骤：对刀片进行打磨，降低刀片的锋利度，打磨至预设锋利度。例如，将刀片在磨刀石上打磨50-100刀。或者是，参照国标《QB/T2141.2-1995》，将新的刀片进行打磨，将锋利度降低至原来的70%-80%。传统的刀刮法一般采用美工刀片在开槽的硅片（或称基底）上直接进行玻璃浆刮涂，锋利的刀刃有可能对硅片表面造成损伤，且会将表面的玻璃浆刮涂的较为干净，厚度较薄。针对于此，在本实施例中，涂覆步骤中，采用的美工刀进行打磨，以控制玻璃浆的涂覆厚度，以满足烧结后台面表面的玻璃钝化层后在预设范围，例如是在1.5 um±0.5um。
玻璃浆配置步骤：将玻璃粉、固体粘合剂以及液体粘合剂按照预设比例进行调配，通过搅拌以及研磨，得到玻璃浆。例如，按照比例为：玻璃粉：乙基纤维素：丁基卡必醇按约1KG：12.0g：500ml的比例配制；配制时先把丁基卡必醇加热到80±5℃，再将乙基纤维素溶解丁基卡必醇内，最后倒入玻璃粉，再用铁氟龙棒搅拌10分钟以上，使之成为玻璃浆，再倒入陶瓷球磨瓶内进行球磨超过2H以上，使玻璃均匀后再倒出所需的量使用。
玻璃浆涂覆步骤：采用刀刮法在TVS芯片（即基底）的沟槽表面涂覆预设厚度的玻璃浆。例如，将硅片水平放到一个圆形可旋转的吸盘上，然后用铁氟龙棒将玻璃浆沾适量（约5-10g）到硅片中间，用美工刀使刀刃与硅片表面呈现约45°角的方式对玻璃浆进行刮涂，使玻璃浆均匀涂覆在硅片表面；然后将涂覆好的硅片放置于铁氟龙花篮内，再进行下一片涂覆。
烘烤步骤，将涂覆玻璃浆后的TVS芯片在第一预设温度下进行烘烤，挥发液体粘合剂，第一预设温度小于液体粘合剂的沸点。
在一种实际应用中，当液体粘合剂的沸点在200℃-300℃时，例如为丁基卡必醇等物质是，第一预设温度可以为110℃-150℃，和/或，烘烤时间可以为20分钟-30分钟。
例如，在硅片完成玻璃浆涂覆后，迅速转移至洁净烤箱进行烘烤，烘烤时硅片水平放置。由于烘烤时玻璃浆内的液体粘合剂快速往上挥发，硅片表面玻璃浆在完全烤干前有一定的流动性，由于毛细现象，玻璃浆沿着沟槽侧壁往上流动，使烘干后的沟槽底部玻璃浆变薄，沟槽侧壁的PN结所在区域的玻璃浆最厚。通过实验证明，不同的烘烤温度和不同烘烤时间得到的台面表面玻璃厚度差异不大，但沟槽底部玻璃和沟槽侧壁玻璃厚度会出现差异。
如下表所示，以玻璃浆为玻璃粉、乙基纤维素以及丁基卡必醇配置形成为了进行实验测试说明：（为了便于表示，将数据进行了取整或取半表示）
Figure DEST_PATH_IMAGE001
可见，烘烤温度不能过低以及过高，温度过低，液体粘合剂挥发慢，需要烘烤时间长，却挥发产生的毛细现象弱，不足以克服重力以及阻力将玻璃浆向上流动。温度过高，液体粘合剂挥发过快，汽化现象增加，毛细现象开始减弱，向上爬升的作用减弱。因此，根据实际使用的液体粘合剂，烘烤温度需要低于沸点，在沸点的一半左右温度区域进行烘烤。
预烧结步骤，烘烤步骤结束后在第二预设温度下进行预烧结，热分解固体粘合剂，第二预设温度大于或等于固体粘合剂的分解温度且小于玻璃粉的烧结温度。
在一种实际应用中，固体粘合剂的分解温度大于烘烤需要的第一预设温度，例如，乙基纤维素开200℃开始分解，在500℃左右基本分解完成。因此，第二预设温度可以为480℃-500℃，和/或，预烧结时间可以为20分钟-30分钟。
烧结步骤，预烧结步骤结束后在第三预设温度下进行烧结，烧结玻璃粉，得到玻璃钝化层，第三预设温度大于或等于玻璃粉的烧结温度。
在一种实际应用中，在温度划分上，玻璃粉可以分为低熔点玻璃粉以及高熔点玻璃粉。常用在TVS芯片的玻璃粉一般为铅系玻璃粉或其他高温玻璃粉，烧结温度一般大于750℃。此时，第三预设温度可以为800℃-850℃；和/或，烧结时间可以为20分钟-30分钟。
采用上述玻璃钝化方法，玻璃浆为玻璃粉、乙基纤维素以及丁基卡必醇的配置下，可以在一次刀刮法玻璃钝化下，得到烧结后的玻璃钝化层的尺寸为以下情况：呈现沟槽底部玻璃薄（10±5um），侧壁玻璃厚（20±5um），台面表面玻璃薄（1.5±0.5um）的形貌。以使得玻璃钝化层覆盖在沟槽的整个表面，且玻璃钝化层呈两头薄中间厚的梭形。
本申请只通过涂覆一次玻璃浆实现玻璃钝化保护，保留刀刮法台面玻璃较薄的优势，同时节约玻璃粉及提高涂覆效率，通过调整刀片的锋利度可以控制台面保留玻璃浆的厚度。同时，通过涂覆后迅速在烤箱内烘烤，玻璃浆沿沟槽侧壁爬升，沟槽侧壁PN结对应区域玻璃增厚，即使玻璃涂覆偏薄的区域也可以修复，使PN结有效区域被厚玻璃层包覆，提高PN结的钝化效果。
实施例二：
请参考图2，本实施例提供一种TVS芯片的制造方法，以下以NPN型TVS芯片为例进行说明，其中，衬底10为P型单晶硅衬底10，衬底10的掺杂元素为三价元素，如硼元素；N型掺杂元素为五价元素，如磷元素。该制造方法包括：包括：
步骤1：如图3所示，提供一基底，基底的表面具有沟槽30，基底包括衬底10以及形成在衬底10的两个表面上的第一掺杂层20，衬底10具有第一导电类型，第一掺杂层20具有第二导电类型，衬底10与第一掺杂层20之间形成第一PN结；沟槽30贯穿第一掺杂层20以及部分衬底10；第一导电类型和第二导电类型属于不同的半导体导电类。第一掺杂层20可以是在衬底10上进一步掺杂形成，或者采用外延在衬底10上形成硅层后再掺杂形成。
具体地，步骤1可以包括以下步骤：
步骤1.1：提供一P型单晶硅衬底10，对衬底10进行双面扩磷，在衬底10的两面形成N型的第一掺杂层20。其中，扩磷工艺条件可以是，工艺温度可以为1220℃-1250℃，工艺时间可以为2.5 H -3H。以此，形成预设掺杂浓度以及预设厚度的第一掺杂层20。
步骤1.2：在基底的表面涂覆光刻胶，按照划片区的形状进行图案化处理。完成光刻后进行沟槽30刻蚀。例如是采用湿法刻蚀，可以采用混合酸刻蚀出沟槽30，刻蚀工艺可以是：采用硝酸、氢氟酸以及冰乙酸的混合酸，按体积比5:3:3配制，并冷冻到-20℃-10℃范围内进行腐蚀2分钟-10分钟。完成沟槽30刻蚀，以使得沟槽30贯穿第一掺杂层20以及部分衬底10，第一PN结的界面暴露在沟槽30的侧壁。
步骤2：采用实施例一中所描述的玻璃钝化方法，在沟槽30表面形成玻璃钝化层50。
在实际应用中，为了提高钝化效果，降低玻璃粉烧结过程中对PN结界面的影响，上述步骤2可以包括以下步骤：
步骤2.1：如图4所示，采用热氧化在沟槽30表面形成二氧化硅层40，基底的材料为单晶硅；或者采用化学气相沉积在沟槽30表面形成半绝缘多晶硅层。
例如是，对基底表面通过RCA清洗干净并甩干后，通过860℃-1100℃湿氧干氧或者氢氧合成氧化1H-2H的方式，在基底表面生长一层二氧化硅层40，厚度可以是1千埃-3千埃；或者通过低温化学气相沉积对硅片表面沉积一层半绝缘多晶硅层（简称SIPOS），厚度可以是大于4千埃。
步骤2.2：如图5所示，对基底表面通过RCA清洗干净并甩干后，采用实施例一中所描述的玻璃钝化方法，在沟槽30表面形成玻璃钝化层50。
步骤2.3：如图5所示，采用化学气相沉积在玻璃钝化层50上形成低温氧化介质层60。
例如是，采用低温化学气相沉积在硅片表面生长一层厚度大于4千埃的低温氧化介质层60（简称LTO）。材料一般为二氧化硅。
步骤3：如图7所示，在基底的表面上形成金属层70，金属层70与第一掺杂层20电连接。例如，对应引线孔的位置，进行光刻以及刻蚀，形成金属面对应的窗口。通过电镀或沉积的方式在基底表面（具体是第一掺杂层20表面）形成金属层70。
在实际应用中，金属层70可以为镍层或钛镍银层或铝钛镍银层。例如，镀镍层的金属厚度：0.3 um -0.8um；镀钛镍银或铝钛镍银金属层70厚度：钛层厚度1 kÅ -1.2kÅ，镍层厚度2.1-4.5kÅ），银层厚度一般2kÅ-15kÅ, 铝层厚度40 kÅ -70kÅ。
步骤4：沿沟槽30的底部中间进行划片，得到TVS芯片。划片的方式可以是采用砂轮划片刀进行划片，或激光划片等其他可用的划片方式。
通过本实施例提供的制造方法，可以提高TVS芯片的制造效率，具体体现在玻璃浆涂覆的效率提高，以及切割效率的提高。同时，玻璃钝化层50在侧壁的厚度增厚，钝化效果提高，底部厚度减薄，切割效率提高。同时，根据需要，还可以增加二氧化硅层40、半绝缘多晶硅层以及LTO层，以提供对PN结的钝化效果。
实施例三：
请参考图7，本实施例提供一种TVS芯片，可以是采用实施例二所描述的制造方法制造，或者是其他可能实现的制造方式。该TVS芯片包括：衬底10、沟槽30、玻璃钝化层50以及金属层70。
基底可以包括衬底10以及形成在衬底10的两个表面上的第一掺杂层20，衬底10具有第一导电类型，第一掺杂层20具有第二导电类型，第一导电类型和第二导电类型属于不同的半导体导电类型，衬底10与第一掺杂层20之间形成第一PN结。
沟槽30形成在基底边缘上，沟槽30从第一掺杂层20的外侧表面向芯片纵深处延伸，并贯穿第一掺杂层20以及部分衬底10。
玻璃钝化层50形成在沟槽30上，玻璃钝化层50覆盖在沟槽30的整个表面，且玻璃钝化层50呈两头薄中间厚的梭形。
金属层70形成在基底的表面上，金属层70与第一掺杂层20电连接，用于引出电极。
在一种实际应用中，如图6所示，TVS芯片还可以包括形成在沟槽30与玻璃钝化层50之间的二氧化硅层40或半绝缘多晶硅层；和/或，TVS芯片还可以包括形成在玻璃钝化层50上的低温氧化介质层60。二氧化硅层40或半绝缘多晶硅层以及低温氧化介质层60可以增加对PN结的钝化防护效果。
本实施例提供的TVS芯片，具有实施例二所描述的制造方法制造的TVS芯片的技术效果，在此不太赘述。
以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。

Claims (12)

1.一种TVS芯片的玻璃钝化方法，其特征在于，包括：
涂覆步骤，通过刀刮法在TVS芯片的沟槽表面涂覆玻璃浆，所述玻璃浆包括玻璃粉、固体粘合剂以及液体粘合剂；
烘烤步骤，将涂覆玻璃浆后的TVS芯片在第一预设温度下进行烘烤，挥发所述液体粘合剂，所述第一预设温度小于所述液体粘合剂的沸点；所述第一预设温度为110℃-130℃，所述液体粘合剂的沸点为200℃-300℃；
预烧结步骤，烘烤步骤结束后在第二预设温度下进行预烧结，热分解所述固体粘合剂，所述第二预设温度大于或等于所述固体粘合剂的分解温度且小于所述玻璃粉的烧结温度；
烧结步骤，预烧结步骤结束后在第三预设温度下进行烧结，烧结所述玻璃粉，得到玻璃钝化层，所述第三预设温度大于或等于所述玻璃粉的烧结温度。
2.如权利要求1所述的玻璃钝化方法，其特征在于，烘烤时间为20分钟-30分钟。
3.如权利要求1所述的玻璃钝化方法，其特征在于，所述第二预设温度为480℃-500℃，和/或，预烧结时间为20分钟-30分钟。
4.如权利要求1所述的玻璃钝化方法，其特征在于，所述第三预设温度为800℃-850℃；和/或，烧结时间为20分钟-30分钟。
5.如权利要求1-4任一项所述的玻璃钝化方法，其特征在于，所述液体粘合剂为丁基卡必醇；和/或，所述固体粘合剂为乙基纤维素。
6.一种TVS芯片的制造方法，其特征在于，包括：
提供一基底，所述基底的表面具有沟槽（30），所述基底包括衬底（10）以及形成在所述衬底（10）的两个表面上的第一掺杂层（20），所述衬底（10）具有第一导电类型，所述第一掺杂层（20）具有第二导电类型，所述衬底（10）与所述第一掺杂层（20）之间形成第一PN结；所述沟槽（30）贯穿所述第一掺杂层（20）以及部分衬底（10）；所述第一导电类型和第二导电类型属于不同的半导体导电类；
采用权利要求1-5任一项所述的玻璃钝化方法，在所述沟槽（30）表面形成玻璃钝化层（50）；
在所述基底的表面上形成金属层（70），所述金属层（70）与所述第一掺杂层（20）电连接；
沿所述沟槽（30）的底部中间进行划片，得到TVS芯片。
7.如权利要求6所述的制造方法，其特征在于，在所述提供一基底之后，还包括：
采用热氧化在所述沟槽（30）表面形成二氧化硅层（40），所述基底的材料为单晶硅；
或者，采用化学气相沉积在所述沟槽（30）表面形成半绝缘多晶硅层。
8.如权利要求6所述的制造方法，其特征在于，在所述基底的表面上述形成金属层（70）之前，还包括：
采用化学气相沉积在所述玻璃钝化层（50）上形成低温氧化介质层（60）。
9.如权利要求6所述的制造方法，其特征在于，所述金属层（70）为镍层或钛镍银层或铝钛镍银层。
10.一种TVS芯片，其特征在于，采用权利要求6-9任一项所述的制造方法制造。
11.一种TVS芯片，其特征在于，采用权利要求6-9任一项所述的制造方法制造，包括：
基底，所述基底包括衬底（10）以及形成在所述衬底（10）的两个表面上的第一掺杂层（20），所述衬底（10）具有第一导电类型，所述第一掺杂层（20）具有第二导电类型，所述第一导电类型和第二导电类型属于不同的半导体导电类型，所述衬底（10）与所述第一掺杂层（20）之间形成第一PN结；
形成在所述基底边缘的沟槽（30），所述沟槽（30）从第一掺杂层（20）的外侧表面向芯片纵深处延伸，并贯穿所述第一掺杂层（20）以及部分衬底（10）；形成在所述沟槽（30）上的玻璃钝化层（50），所述玻璃钝化层（50）覆盖在沟槽（30）的整个表面，且所述玻璃钝化层（50）呈两头薄中间厚的梭形；
形成在所述基底的表面上的金属层（70），所述金属层（70）与所述第一掺杂层（20）电连接，用于引出电极。
12.如权利要求11所述的TVS芯片，其特征在于，所述TVS芯片还包括形成在所述沟槽（30）与玻璃钝化层（50）之间的二氧化硅层（40）或半绝缘多晶硅层；
和/或，所述TVS芯片还包括形成在所述玻璃钝化层（50）上的低温氧化介质层（60）。
CN202210131245.2A 2022-02-14 2022-02-14 一种tvs芯片及其玻璃钝化方法、制造方法 Active CN114171416B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210131245.2A CN114171416B (zh) 2022-02-14 2022-02-14 一种tvs芯片及其玻璃钝化方法、制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210131245.2A CN114171416B (zh) 2022-02-14 2022-02-14 一种tvs芯片及其玻璃钝化方法、制造方法

Publications (2)

Publication Number Publication Date
CN114171416A CN114171416A (zh) 2022-03-11
CN114171416B true CN114171416B (zh) 2022-06-03

Family

ID=80489812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210131245.2A Active CN114171416B (zh) 2022-02-14 2022-02-14 一种tvs芯片及其玻璃钝化方法、制造方法

Country Status (1)

Country Link
CN (1) CN114171416B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114618754B (zh) * 2022-05-16 2022-07-26 四川上特科技有限公司 一种晶圆片玻璃浆填充装置
CN114783893B (zh) * 2022-06-16 2022-09-20 四川上特科技有限公司 一种gpp二极管芯片生产方法
CN219040484U (zh) * 2022-09-16 2023-05-16 力特半导体（无锡）有限公司 瞬态电压抑制器件
CN117832289A (zh) * 2024-03-06 2024-04-05 山东强茂电子科技有限公司 新型tvs晶粒结构及其制备方法
CN118039500B (zh) * 2024-04-10 2024-06-18 江苏晟驰微电子有限公司 一种降低tvs漏电流的钝化工艺

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS545657A (en) * 1977-06-15 1979-01-17 Nec Corp Manufacture of semiconductor device
JPS5742146A (en) * 1980-08-27 1982-03-09 Nec Corp Manufacture of semiconductor device
JPS5745245A (en) * 1980-08-30 1982-03-15 Nec Home Electronics Ltd Manufacture of semiconductor device
JPH08222558A (ja) * 1995-02-10 1996-08-30 Fuji Electric Co Ltd 半導体素子の製造方法
JP2000164851A (ja) * 1998-11-26 2000-06-16 Rohm Co Ltd メサ型半導体装置
JP2005229035A (ja) * 2004-02-16 2005-08-25 Rohm Co Ltd メサ型半導体装置の製法
JP2007242650A (ja) * 2006-03-06 2007-09-20 Matsushita Electric Ind Co Ltd 縦型バイポーラトランジスタおよびその製造方法
CN201383498Y (zh) * 2009-03-03 2010-01-13 百圳君耀电子（深圳）有限公司 一种半导体二极管芯片
CN201413826Y (zh) * 2009-05-21 2010-02-24 绍兴旭昌科技企业有限公司 台面型玻璃钝化二极管芯片
CN102129987A (zh) * 2010-12-30 2011-07-20 常州星海电子有限公司 双向触发二极管刀刮玻璃钝化工艺
CN103975422A (zh) * 2012-11-28 2014-08-06 新电元工业株式会社 树脂封装型半导体装置的制造方法以及树脂封装型半导体装置
CN105405758A (zh) * 2015-12-02 2016-03-16 浙江明德微电子股份有限公司 一种二极管芯片的玻璃钝化工艺
CN106537625A (zh) * 2014-07-17 2017-03-22 法国圣戈班玻璃厂 用于oled的导电载体，包括所述载体的oled及其制造
CN109121423A (zh) * 2017-04-19 2019-01-01 新电元工业株式会社 半导体装置的制造方法
CN111276547A (zh) * 2020-04-10 2020-06-12 上海维安半导体有限公司 一种高浪涌能力低残压tvs防浪涌器件及其制造方法
CN113299567A (zh) * 2021-05-24 2021-08-24 捷捷半导体有限公司 一种钝化层制作方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS545657A (en) * 1977-06-15 1979-01-17 Nec Corp Manufacture of semiconductor device
JPS5742146A (en) * 1980-08-27 1982-03-09 Nec Corp Manufacture of semiconductor device
JPS5745245A (en) * 1980-08-30 1982-03-15 Nec Home Electronics Ltd Manufacture of semiconductor device
JPH08222558A (ja) * 1995-02-10 1996-08-30 Fuji Electric Co Ltd 半導体素子の製造方法
JP2000164851A (ja) * 1998-11-26 2000-06-16 Rohm Co Ltd メサ型半導体装置
JP2005229035A (ja) * 2004-02-16 2005-08-25 Rohm Co Ltd メサ型半導体装置の製法
JP2007242650A (ja) * 2006-03-06 2007-09-20 Matsushita Electric Ind Co Ltd 縦型バイポーラトランジスタおよびその製造方法
CN201383498Y (zh) * 2009-03-03 2010-01-13 百圳君耀电子（深圳）有限公司 一种半导体二极管芯片
CN201413826Y (zh) * 2009-05-21 2010-02-24 绍兴旭昌科技企业有限公司 台面型玻璃钝化二极管芯片
CN102129987A (zh) * 2010-12-30 2011-07-20 常州星海电子有限公司 双向触发二极管刀刮玻璃钝化工艺
CN103975422A (zh) * 2012-11-28 2014-08-06 新电元工业株式会社 树脂封装型半导体装置的制造方法以及树脂封装型半导体装置
CN106537625A (zh) * 2014-07-17 2017-03-22 法国圣戈班玻璃厂 用于oled的导电载体，包括所述载体的oled及其制造
CN105405758A (zh) * 2015-12-02 2016-03-16 浙江明德微电子股份有限公司 一种二极管芯片的玻璃钝化工艺
CN109121423A (zh) * 2017-04-19 2019-01-01 新电元工业株式会社 半导体装置的制造方法
CN111276547A (zh) * 2020-04-10 2020-06-12 上海维安半导体有限公司 一种高浪涌能力低残压tvs防浪涌器件及其制造方法
CN113299567A (zh) * 2021-05-24 2021-08-24 捷捷半导体有限公司 一种钝化层制作方法

Also Published As

Publication number Publication date
CN114171416A (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
CN114171416B (zh) 一种tvs芯片及其玻璃钝化方法、制造方法
TWI408816B (zh) A solar cell manufacturing method, a solar cell, and a method of manufacturing a semiconductor device
KR100298063B1 (ko) 메사 구조의 반도체 칩 제조 방법
CN103311317B (zh) 碳化硅半导体装置及其制造方法
JP2006310368A (ja) 太陽電池の製造方法及び太陽電池
JP5414298B2 (ja) 太陽電池の製造方法
CN104078353B (zh) 一种汽车模组中反向gpp高压二极管芯片及生产工艺
CN104704639A (zh) 太阳能电池单元的制造方法
TWI652740B (zh) 半導體裝置的製造方法及半導體裝置
JPWO2017037803A1 (ja) 太陽電池セルおよび太陽電池セルの製造方法
CN112186044A (zh) 一种玻璃钝化实体封装低压二极管及其制造方法
JP2000323735A (ja) 光起電力装置の製造方法及び光起電力装置
CN108269864A (zh) 一种柔性太阳能电池及其制备方法
CN109087857A (zh) 一种gpp芯片的制作工艺
CN116959979B (zh) 耐高温的gpp芯片的生产工艺
CN104485282B (zh) 一种放电管芯片的制造方法
CN114171385A (zh) 一种低压瞬态抑制二极管及其制造方法
JP6251846B1 (ja) 半導体装置の製造方法
CN212587517U (zh) 一种玻璃钝化实体封装低压二极管
JP5868528B2 (ja) 光起電力装置およびその製造方法、光起電力モジュール
USRE26282E (en) Method op making semiconductor device
WO2016072048A1 (ja) 太陽電池及びその製造方法
JP4431712B2 (ja) 太陽電池の製造方法
Payne et al. Investigation of laser ablation of silicon nitride passivation with self-doping paste for solar cell contacts
TW201445624A (zh) 半導體基板的高原結構成形方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant