JP2000164851A - メサ型半導体装置 - Google Patents
メサ型半導体装置Info
- Publication number
- JP2000164851A JP2000164851A JP10335692A JP33569298A JP2000164851A JP 2000164851 A JP2000164851 A JP 2000164851A JP 10335692 A JP10335692 A JP 10335692A JP 33569298 A JP33569298 A JP 33569298A JP 2000164851 A JP2000164851 A JP 2000164851A
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- junction
- groove
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】 pn接合とメサ溝の稜線とのなす角度を大き
くしてアバランシェ降伏に対して強くすると共に、pn
接合の端部を充分に厚いガラス保護膜により保護するこ
とができる構造のメサ型半導体装置を提供する。 【解決手段】 pn接合部の端部をメサ型形状にして保
護膜により保護するメサ型半導体装置であって、前記メ
サ型形状を形成するメサ溝13、14が半導体チップの
側面に露出しないように設けられると共に、そのメサ溝
13、14の底部に前記pn接合11、12の端部が位
置するように形成されている。そして、メサ溝13、1
4の内面には、ガラス保護膜7が形成されている。
くしてアバランシェ降伏に対して強くすると共に、pn
接合の端部を充分に厚いガラス保護膜により保護するこ
とができる構造のメサ型半導体装置を提供する。 【解決手段】 pn接合部の端部をメサ型形状にして保
護膜により保護するメサ型半導体装置であって、前記メ
サ型形状を形成するメサ溝13、14が半導体チップの
側面に露出しないように設けられると共に、そのメサ溝
13、14の底部に前記pn接合11、12の端部が位
置するように形成されている。そして、メサ溝13、1
4の内面には、ガラス保護膜7が形成されている。
Description
【0001】
【発明の属する技術分野】本発明は、とくに高耐圧が要
求されるサイリスタやトライアックなど、メサ型形状に
より耐圧を得る構造のメサ型半導体装置に関する。さら
に詳しくは、メサ溝内に保護膜が充分に設けられて耐圧
を充分に確保することができる構造のメサ型半導体装置
に関する。
求されるサイリスタやトライアックなど、メサ型形状に
より耐圧を得る構造のメサ型半導体装置に関する。さら
に詳しくは、メサ溝内に保護膜が充分に設けられて耐圧
を充分に確保することができる構造のメサ型半導体装置
に関する。
【0002】
【従来の技術】従来のメサ型のサイリスタやトライアッ
クは、高圧が印加されて使用される場合が多く、その高
圧に耐え得る必要があるため、pn接合の耐圧特性が最
重要の課題である。このトライアックの構造は、図3
(a)〜(b)に示されるように、たとえばn形の半導
体基板21の両面にp形領域であるベース層22、23
が形成され、そのベース層22、23内にn形領域であ
るエミッタ層24、25、26が形成され、それぞれに
図示しない電極が設けられて第1端子T1、ゲート端子
G、第2端子T2が形成されている。そして、そのベー
ス層22、23と半導体基板21とのpn接合部の端部
がメサ形状にされてそのメサ形状のメサ溝内にガラス保
護膜27が被覆され、pn接合部のブレークダウンに対
する保護がなされている。このメサ型形状は、図3
(a)に示されるような上下両面がメサ型形状にされ、
その溝の中心部で切断されてメサ型形状部分がチップの
側面に露出している両メサタイプと、図3(b)に示さ
れるような表面と裏面のベース層23がアイソレーショ
ン28により連結されて上面側に導出され、メサ型形状
はチップの一表面(上面)側のみに形成されると共に、
そのアイソレーション28部分で切断されてチップ化さ
れる片メサタイプとがある。
クは、高圧が印加されて使用される場合が多く、その高
圧に耐え得る必要があるため、pn接合の耐圧特性が最
重要の課題である。このトライアックの構造は、図3
(a)〜(b)に示されるように、たとえばn形の半導
体基板21の両面にp形領域であるベース層22、23
が形成され、そのベース層22、23内にn形領域であ
るエミッタ層24、25、26が形成され、それぞれに
図示しない電極が設けられて第1端子T1、ゲート端子
G、第2端子T2が形成されている。そして、そのベー
ス層22、23と半導体基板21とのpn接合部の端部
がメサ形状にされてそのメサ形状のメサ溝内にガラス保
護膜27が被覆され、pn接合部のブレークダウンに対
する保護がなされている。このメサ型形状は、図3
(a)に示されるような上下両面がメサ型形状にされ、
その溝の中心部で切断されてメサ型形状部分がチップの
側面に露出している両メサタイプと、図3(b)に示さ
れるような表面と裏面のベース層23がアイソレーショ
ン28により連結されて上面側に導出され、メサ型形状
はチップの一表面(上面)側のみに形成されると共に、
そのアイソレーション28部分で切断されてチップ化さ
れる片メサタイプとがある。
【0003】このようなメサ型半導体装置の耐圧は、p
n接合とメサ溝の稜線とのなす角度θが小さいと、低電
圧でのアバランシェ降伏を引き起すことが知られてい
る。従来のこの種のメサ型素子では、pn接合が半導体
基板21の表面と平行に延び、そのpn接合を貫通する
ようにメサ溝が形成されている。そのため、pn接合と
メサ溝の稜線とのなす角度を大きくしようとするとメサ
溝をできるだけ深く形成する必要がある。
n接合とメサ溝の稜線とのなす角度θが小さいと、低電
圧でのアバランシェ降伏を引き起すことが知られてい
る。従来のこの種のメサ型素子では、pn接合が半導体
基板21の表面と平行に延び、そのpn接合を貫通する
ようにメサ溝が形成されている。そのため、pn接合と
メサ溝の稜線とのなす角度を大きくしようとするとメサ
溝をできるだけ深く形成する必要がある。
【0004】一方、メサ溝の内面を被覆するガラス保護
膜27は、ペースト状のものを塗布して固化させること
により形成されるため、メサ溝が深くなってその稜線が
急峻であればあるほどペーストがメサ溝の底に垂れて、
メサ溝の側壁に被覆するガラス保護膜27は薄くなる。
pn接合の端部を被覆するガラス保護膜27が薄いと耐
圧が低下することも良く知られている。
膜27は、ペースト状のものを塗布して固化させること
により形成されるため、メサ溝が深くなってその稜線が
急峻であればあるほどペーストがメサ溝の底に垂れて、
メサ溝の側壁に被覆するガラス保護膜27は薄くなる。
pn接合の端部を被覆するガラス保護膜27が薄いと耐
圧が低下することも良く知られている。
【0005】
【発明が解決しようとする課題】前述のアバランシェ降
伏を防止するためpn接合とメサ溝の稜線とのなす角度
θを大きくするため、メサ溝を深くすると、メサ溝の幅
や深さのバラツキが大きくなり、特性が安定しないと共
に、pn接合の端部を被覆するガラス保護膜が薄くなっ
て耐圧を低下させたり、ガラス保護膜が全然付着しない
で不良となり歩留りの低下を招くという問題がある。
伏を防止するためpn接合とメサ溝の稜線とのなす角度
θを大きくするため、メサ溝を深くすると、メサ溝の幅
や深さのバラツキが大きくなり、特性が安定しないと共
に、pn接合の端部を被覆するガラス保護膜が薄くなっ
て耐圧を低下させたり、ガラス保護膜が全然付着しない
で不良となり歩留りの低下を招くという問題がある。
【0006】本発明は、このような問題を解決するため
になされたもので、pn接合とメサ溝の稜線とのなす角
度を大きくして低電圧でのアバランシェ降伏を防止する
と共に、pn接合の端部を充分に厚いガラス保護膜によ
り保護することができる構造のメサ型半導体装置を提供
することを目的とする。
になされたもので、pn接合とメサ溝の稜線とのなす角
度を大きくして低電圧でのアバランシェ降伏を防止する
と共に、pn接合の端部を充分に厚いガラス保護膜によ
り保護することができる構造のメサ型半導体装置を提供
することを目的とする。
【0007】
【課題を解決するための手段】本発明によるメサ型半導
体装置は、pn接合部の端部をメサ型形状にして保護膜
により保護するメサ型半導体装置であって、前記メサ型
形状を形成するメサ溝が、半導体チップの側面に露出し
ないように設けられると共に、該メサ溝の底部に前記p
n接合の端部が位置するように形成されている。
体装置は、pn接合部の端部をメサ型形状にして保護膜
により保護するメサ型半導体装置であって、前記メサ型
形状を形成するメサ溝が、半導体チップの側面に露出し
ないように設けられると共に、該メサ溝の底部に前記p
n接合の端部が位置するように形成されている。
【0008】この構造にすることにより、メサ溝の底部
にpn接合の端部がぶつかっているため、pn接合とメ
サ溝の稜線とのなす角度はほぼ90゜となる。その結
果、低電圧でのアバランシェ降伏を防止すると共に、p
n接合の端部がメサ溝の底部にあるため、ガラスペース
トを塗布して乾燥することにより形成するガラス保護膜
は、充分に溝の底に溜まり、pn接合の端部上に充分の
厚さで保護膜が形成される。
にpn接合の端部がぶつかっているため、pn接合とメ
サ溝の稜線とのなす角度はほぼ90゜となる。その結
果、低電圧でのアバランシェ降伏を防止すると共に、p
n接合の端部がメサ溝の底部にあるため、ガラスペース
トを塗布して乾燥することにより形成するガラス保護膜
は、充分に溝の底に溜まり、pn接合の端部上に充分の
厚さで保護膜が形成される。
【0009】具体的な構造として、第1導電形の半導体
基板の上下両面に第2導電形の拡散層が設けられ、該第
2導電形の拡散層内にさらに第1導電形の拡散層が設け
られることにより、基板の上下両面にpn接合が形成さ
れる半導体装置であって、前記基板の一面側に設けられ
る第2導電形の第1拡散層と半導体基板とにより形成さ
れる第1pn接合の端部がその底部に当たるように形成
される第1のメサ溝と、前記基板の他面側の第2導電形
の第2拡散層が半導体チップの側面に設けられるアイソ
レーション層を介して前記基板の一面側に延び、該第2
導電形の第2拡散層と前記基板とにより形成される第2
pn接合の端部がその底部に当たるように形成される第
2のメサ溝が前記基板の一面側に設けられることによ
り、サイリスタやトライアックなどの半導体基板の両面
にpn接合が形成される構造で高耐圧を必要とする半導
体装置を簡単な製造工程で得ることができる。
基板の上下両面に第2導電形の拡散層が設けられ、該第
2導電形の拡散層内にさらに第1導電形の拡散層が設け
られることにより、基板の上下両面にpn接合が形成さ
れる半導体装置であって、前記基板の一面側に設けられ
る第2導電形の第1拡散層と半導体基板とにより形成さ
れる第1pn接合の端部がその底部に当たるように形成
される第1のメサ溝と、前記基板の他面側の第2導電形
の第2拡散層が半導体チップの側面に設けられるアイソ
レーション層を介して前記基板の一面側に延び、該第2
導電形の第2拡散層と前記基板とにより形成される第2
pn接合の端部がその底部に当たるように形成される第
2のメサ溝が前記基板の一面側に設けられることによ
り、サイリスタやトライアックなどの半導体基板の両面
にpn接合が形成される構造で高耐圧を必要とする半導
体装置を簡単な製造工程で得ることができる。
【0010】前記第1および第2のメサ溝が連結されて
幅広の1個のメサ溝により形成されてもよい。
幅広の1個のメサ溝により形成されてもよい。
【0011】
【発明の実施の形態】つぎに、本発明のメサ型半導体装
置について、図面を参照しながら説明をする。本発明に
よるメサ型半導体装置は、図1にその一実施形態のトラ
イアックの一例の説明図が示されるように、第1導電形
(n形)の半導体基板1の上下両面に第2導電形(p
形)の第1拡散層(ベース層)2および第2拡散層(ベ
ース層)3が設けられ、その第2導電形の拡散層2、3
内にさらにn形の拡散層(エミッタ層)4、5、6が設
けられることにより、基板の上下両面にpn接合11、
12が形成されている。そして、基板1の一面(上面)
側に設けられるp形の第1拡散層2と半導体基板1とに
より形成される第1pn接合11の端部がその底部に当
たるように形成される第1のメサ溝13と、基板1の他
面(下面)側のp形の第2拡散層3が半導体チップの側
面に設けられるアイソレーション層8を介して基板1の
上面側に延び、p形の第2拡散層3と基板1とにより形
成される第2pn接合12の端部がその底部に当たるよ
うに第2のメサ溝14が基板1の上面側に設けられてい
る。そして、メサ溝13、14の内面には、ガラス保護
膜7が形成されている。
置について、図面を参照しながら説明をする。本発明に
よるメサ型半導体装置は、図1にその一実施形態のトラ
イアックの一例の説明図が示されるように、第1導電形
(n形)の半導体基板1の上下両面に第2導電形(p
形)の第1拡散層(ベース層)2および第2拡散層(ベ
ース層)3が設けられ、その第2導電形の拡散層2、3
内にさらにn形の拡散層(エミッタ層)4、5、6が設
けられることにより、基板の上下両面にpn接合11、
12が形成されている。そして、基板1の一面(上面)
側に設けられるp形の第1拡散層2と半導体基板1とに
より形成される第1pn接合11の端部がその底部に当
たるように形成される第1のメサ溝13と、基板1の他
面(下面)側のp形の第2拡散層3が半導体チップの側
面に設けられるアイソレーション層8を介して基板1の
上面側に延び、p形の第2拡散層3と基板1とにより形
成される第2pn接合12の端部がその底部に当たるよ
うに第2のメサ溝14が基板1の上面側に設けられてい
る。そして、メサ溝13、14の内面には、ガラス保護
膜7が形成されている。
【0012】図1に示されるトライアックの構造は、前
述の図3(b)に示される片メサタイプと同様の、半導
体基板1の下面側のp形拡散層(ベース層)3がアイソ
レーション8を介して、半導体基板1の上面側に導出さ
れる構造になっている。半導体基板1の上面側のp形第
1拡散層(ベース層)2、そのベース層2にさらに拡散
するn形拡散層(エミッタ層)4、5の形成、およびp
形第2拡散層(ベース層)3に形成するn形拡散層(エ
ミッタ層)6の形成などは従来と同様に形成される。そ
して、エミッタ層4、5、6にそれぞれ図示しない電極
が接続されて、それぞれが第1端子T1、ゲート端子
G、第2端子T2が設けられる構造も従来と同様であ
る。
述の図3(b)に示される片メサタイプと同様の、半導
体基板1の下面側のp形拡散層(ベース層)3がアイソ
レーション8を介して、半導体基板1の上面側に導出さ
れる構造になっている。半導体基板1の上面側のp形第
1拡散層(ベース層)2、そのベース層2にさらに拡散
するn形拡散層(エミッタ層)4、5の形成、およびp
形第2拡散層(ベース層)3に形成するn形拡散層(エ
ミッタ層)6の形成などは従来と同様に形成される。そ
して、エミッタ層4、5、6にそれぞれ図示しない電極
が接続されて、それぞれが第1端子T1、ゲート端子
G、第2端子T2が設けられる構造も従来と同様であ
る。
【0013】本発明では、第1ベース層2が半導体基板
1の上面側のほぼ全面に設けられるのではなく、パター
ニングして拡散することにより形成されており、そのベ
ース層2の側壁、すなわちpn接合11の端部上に位置
するように、メサ型形状にするための第1のメサ溝13
が形成されていることに特徴がある。換言すれば、半導
体基板1の下面(裏面)側は全面に拡散して第2ベース
層3が形成されるが、上面の第1ベース層2は、第1の
メサ溝13のやや内側より内周側が開口するように、S
iO2 などのマスクを設け、たとえばボロン(B)など
のp形ドーパントを導入してから拡散することにより、
形成されている。第1のメサ溝13よりやや内側にする
位置としては、p形ドーパントを導入してから拡散する
際に、その拡散は縦方向(基板の厚さ方向)に拡散する
と共に、横方向にもその80%程度は拡散するため、そ
の分を見込んで丁度pn接合の側面が第1のメサ溝13
の中心になるように設定すればよい。
1の上面側のほぼ全面に設けられるのではなく、パター
ニングして拡散することにより形成されており、そのベ
ース層2の側壁、すなわちpn接合11の端部上に位置
するように、メサ型形状にするための第1のメサ溝13
が形成されていることに特徴がある。換言すれば、半導
体基板1の下面(裏面)側は全面に拡散して第2ベース
層3が形成されるが、上面の第1ベース層2は、第1の
メサ溝13のやや内側より内周側が開口するように、S
iO2 などのマスクを設け、たとえばボロン(B)など
のp形ドーパントを導入してから拡散することにより、
形成されている。第1のメサ溝13よりやや内側にする
位置としては、p形ドーパントを導入してから拡散する
際に、その拡散は縦方向(基板の厚さ方向)に拡散する
と共に、横方向にもその80%程度は拡散するため、そ
の分を見込んで丁度pn接合の側面が第1のメサ溝13
の中心になるように設定すればよい。
【0014】第1のメサ溝13は、半導体基板1の表面
にSiO2 などの酸化膜を設けてパターニングをし、メ
サ溝を形成する部分のみを開口し、ウェットエッチング
により形成される。このメサ溝13は、前述のように、
pn接合11の端部にその底部が位置するように形成さ
れている。そのため、pn接合11の端部とメサ溝13
の底部とはほぼ直角に交差し、メサ溝13を深くしなく
ても鋭角にならないため、浅いメサ溝13でも低電圧で
のアバランシェ降伏を防止することができる。そのた
め、図2に図1の一部の拡大図が示されるように、メサ
溝13の深さhは、20〜25μm程度と浅く形成され
ておればよく、その幅dも、30〜50μm程度に小さ
く形成される。すなわち、従来は深さが100μm近く
で、幅が80μm以上あったのに比べて、大幅に小さく
できる。第2のメサ溝14も、p形第2ベース層3と半
導体基板1との間の第2pn接合12の延長であるアイ
ソレーション層8とのpn接合の端部が第2のメサ溝1
4の底部に位置するように形成されているだけで、前述
の第1のメサ溝13と同様の形状になっている。この第
1および第2のメサ溝13、14は、図1(b)に平面
図が示されるように半導体チップの周囲に2重のリング
状に形成される。なお、図1(b)には、後述するメサ
溝13、14内に設けられるガラス保護膜7が示されて
いる。
にSiO2 などの酸化膜を設けてパターニングをし、メ
サ溝を形成する部分のみを開口し、ウェットエッチング
により形成される。このメサ溝13は、前述のように、
pn接合11の端部にその底部が位置するように形成さ
れている。そのため、pn接合11の端部とメサ溝13
の底部とはほぼ直角に交差し、メサ溝13を深くしなく
ても鋭角にならないため、浅いメサ溝13でも低電圧で
のアバランシェ降伏を防止することができる。そのた
め、図2に図1の一部の拡大図が示されるように、メサ
溝13の深さhは、20〜25μm程度と浅く形成され
ておればよく、その幅dも、30〜50μm程度に小さ
く形成される。すなわち、従来は深さが100μm近く
で、幅が80μm以上あったのに比べて、大幅に小さく
できる。第2のメサ溝14も、p形第2ベース層3と半
導体基板1との間の第2pn接合12の延長であるアイ
ソレーション層8とのpn接合の端部が第2のメサ溝1
4の底部に位置するように形成されているだけで、前述
の第1のメサ溝13と同様の形状になっている。この第
1および第2のメサ溝13、14は、図1(b)に平面
図が示されるように半導体チップの周囲に2重のリング
状に形成される。なお、図1(b)には、後述するメサ
溝13、14内に設けられるガラス保護膜7が示されて
いる。
【0015】第1および第2のメサ溝13、14の内面
には、ガラス保護膜7が被膜されている。ガラス保護膜
7は、ガラスペーストを塗布して焼結することにより形
成されるため、ガラスペーストの粘度が小さいと溝内で
垂れて溝の側壁にはつきにくい。そのため従来は粘度の
大きいガラスペーストを用い、ドクターブレード法によ
りスキージなどを用いて手で広げるという塗布方法が用
いられていた。しかし、本発明では溝が浅く全面につき
やすいと共に、むしろpn接合の端部が溝の底部にある
ため、溝の底部にガラス保護膜が厚く形成される方が耐
圧を向上させる点から好ましい。そのため、粘度の低い
ガラスペーストを使用してスピンコーターにより自動で
塗布することができ、非常に作業効率が向上しながらp
n接合の端部を確実にガラス保護膜7により被覆するこ
とができる。
には、ガラス保護膜7が被膜されている。ガラス保護膜
7は、ガラスペーストを塗布して焼結することにより形
成されるため、ガラスペーストの粘度が小さいと溝内で
垂れて溝の側壁にはつきにくい。そのため従来は粘度の
大きいガラスペーストを用い、ドクターブレード法によ
りスキージなどを用いて手で広げるという塗布方法が用
いられていた。しかし、本発明では溝が浅く全面につき
やすいと共に、むしろpn接合の端部が溝の底部にある
ため、溝の底部にガラス保護膜が厚く形成される方が耐
圧を向上させる点から好ましい。そのため、粘度の低い
ガラスペーストを使用してスピンコーターにより自動で
塗布することができ、非常に作業効率が向上しながらp
n接合の端部を確実にガラス保護膜7により被覆するこ
とができる。
【0016】本発明によれば、前述のように、メサ溝1
3、14の底部にpn接合11、12の端部がぶつかる
ようにpn接合およびメサ溝がそれぞれ形成されている
ため、メサ溝の稜線とpn接合との交差する部分はほぼ
直角になる。その結果、低電圧でのアバランシェ降伏を
防止することができる。しかも、pn接合の端部がメサ
溝の底部に位置するため、ガラス保護膜が溝の底部に溜
まって充分に厚く被覆され、耐圧も充分に向上する。そ
の結果、大電力にも非常に強力なトライアックが得られ
る。
3、14の底部にpn接合11、12の端部がぶつかる
ようにpn接合およびメサ溝がそれぞれ形成されている
ため、メサ溝の稜線とpn接合との交差する部分はほぼ
直角になる。その結果、低電圧でのアバランシェ降伏を
防止することができる。しかも、pn接合の端部がメサ
溝の底部に位置するため、ガラス保護膜が溝の底部に溜
まって充分に厚く被覆され、耐圧も充分に向上する。そ
の結果、大電力にも非常に強力なトライアックが得られ
る。
【0017】前述の例は、トライアックの例で、半導体
基板の上下両面にpn接合部が形成され、その両者間で
も耐圧が要求されるため、2つの溝が間隔をおいて設け
られていた。しかし、両者間の耐圧を確保することがで
きれば、2つのメサ溝にしなくても、幅広の浅いメサ溝
にすることもできる。この構造はサイリスタでも同様で
ある。さらに、半導体基板の一面側のみにpn接合部を
形成する構造の素子であれば、1個のpn接合の端部を
保護するメサ溝だけでよく、通常のトランジスタやダイ
オードにも本発明を適用することができる。
基板の上下両面にpn接合部が形成され、その両者間で
も耐圧が要求されるため、2つの溝が間隔をおいて設け
られていた。しかし、両者間の耐圧を確保することがで
きれば、2つのメサ溝にしなくても、幅広の浅いメサ溝
にすることもできる。この構造はサイリスタでも同様で
ある。さらに、半導体基板の一面側のみにpn接合部を
形成する構造の素子であれば、1個のpn接合の端部を
保護するメサ溝だけでよく、通常のトランジスタやダイ
オードにも本発明を適用することができる。
【0018】また、前述の例では、半導体基板の表面に
は酸化膜を設けていないが、メサ溝の形成の際のSiO
2 膜によるマスクをそのまま残すこともできる。この場
合、メサ溝のエッチングの際に、マスクの下までエッチ
ングされるため、端部のメサ溝内に庇状に絶縁膜が出っ
張って残るため、その庇部分を利用して浅いメサ溝内に
殆ど完全にガラスペーストが充填されてガラス保護膜を
溝内の全体に形成することができる。
は酸化膜を設けていないが、メサ溝の形成の際のSiO
2 膜によるマスクをそのまま残すこともできる。この場
合、メサ溝のエッチングの際に、マスクの下までエッチ
ングされるため、端部のメサ溝内に庇状に絶縁膜が出っ
張って残るため、その庇部分を利用して浅いメサ溝内に
殆ど完全にガラスペーストが充填されてガラス保護膜を
溝内の全体に形成することができる。
【0019】
【発明の効果】本発明によれば、サイリスタやトライア
ックなどの大電力で使用される半導体装置の高耐圧化を
図ることができる。また、メサ溝を浅く形成することが
でき、エッチングによるバラツキをなくすることができ
ると共に、確実にpn接合の端部部分にガラス保護膜を
厚く被膜することができ、耐圧不良がなくなり歩留りが
向上し、さらに信頼性も非常に向上する。
ックなどの大電力で使用される半導体装置の高耐圧化を
図ることができる。また、メサ溝を浅く形成することが
でき、エッチングによるバラツキをなくすることができ
ると共に、確実にpn接合の端部部分にガラス保護膜を
厚く被膜することができ、耐圧不良がなくなり歩留りが
向上し、さらに信頼性も非常に向上する。
【0020】さらに、本発明によれば、メサ溝内にガラ
ス保護膜を形成するのに、粘度の低いガラスペーストを
使用しても、目的の場所に充分に保護膜を形成すること
ができるため、スピンコーターにより自動的にガラスペ
ーストを塗布して焼結することができる。その結果、ガ
ラス保護膜の形成が非常に簡単になり、コストダウンに
寄与する。
ス保護膜を形成するのに、粘度の低いガラスペーストを
使用しても、目的の場所に充分に保護膜を形成すること
ができるため、スピンコーターにより自動的にガラスペ
ーストを塗布して焼結することができる。その結果、ガ
ラス保護膜の形成が非常に簡単になり、コストダウンに
寄与する。
【図1】本発明のメサ型半導体装置の一実施形態のトラ
イアックの説明図である。
イアックの説明図である。
【図2】図1のメサ溝部分の拡大図である。
【図3】従来のトライアックの構造例の説明図である。
1 半導体基板 2、3 p形拡散層 4、5、6 n形拡散層 7 ガラス保護膜 11、12 pn接合 13、14 メサ溝
Claims (3)
- 【請求項1】 pn接合部の端部をメサ型形状にして保
護膜により保護するメサ型半導体装置であって、前記メ
サ型形状を形成するメサ溝が、半導体チップの側面に露
出しないように設けられると共に、該メサ溝の底部に前
記pn接合の端部が位置するように形成されてなるメサ
型半導体装置。 - 【請求項2】 第1導電形の半導体基板の上下両面に第
2導電形の拡散層が設けられ、該第2導電形の拡散層内
にさらに第1導電形の拡散層が設けられることにより、
基板の上下両面にpn接合が形成される半導体装置であ
って、前記基板の一面側に設けられる第2導電形の第1
拡散層と半導体基板とにより形成される第1pn接合の
端部がその底部に当たるように形成される第1のメサ溝
と、前記基板の他面側の第2導電形の第2拡散層が半導
体チップの側面に設けられるアイソレーション層を介し
て前記基板の一面側に延び、該第2導電形の第2拡散層
と前記基板とにより形成される第2pn接合の端部がそ
の底部に当たるように形成される第2のメサ溝が前記基
板の一面側に設けられてなるメサ型半導体装置。 - 【請求項3】 前記第1および第2のメサ溝が連結され
て幅広の1個のメサ溝により形成されてなる請求項2記
載のメサ型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10335692A JP2000164851A (ja) | 1998-11-26 | 1998-11-26 | メサ型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10335692A JP2000164851A (ja) | 1998-11-26 | 1998-11-26 | メサ型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000164851A true JP2000164851A (ja) | 2000-06-16 |
Family
ID=18291432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10335692A Pending JP2000164851A (ja) | 1998-11-26 | 1998-11-26 | メサ型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000164851A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140346642A1 (en) * | 2011-09-06 | 2014-11-27 | Vishay Semiconductor Gmbh | Surface mountable electronic component |
CN104900692A (zh) * | 2015-06-15 | 2015-09-09 | 江苏东晨电子科技有限公司 | 一种台面晶闸管及其制备方法 |
CN107403844A (zh) * | 2017-08-02 | 2017-11-28 | 安徽省祁门县黄山电器有限责任公司 | 一种整流二极管芯片结构及其制备方法 |
CN114171416A (zh) * | 2022-02-14 | 2022-03-11 | 浙江里阳半导体有限公司 | 一种tvs芯片及其玻璃钝化方法、制造方法 |
-
1998
- 1998-11-26 JP JP10335692A patent/JP2000164851A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140346642A1 (en) * | 2011-09-06 | 2014-11-27 | Vishay Semiconductor Gmbh | Surface mountable electronic component |
US10629485B2 (en) * | 2011-09-06 | 2020-04-21 | Vishay Semiconductor Gmbh | Surface mountable electronic component |
CN104900692A (zh) * | 2015-06-15 | 2015-09-09 | 江苏东晨电子科技有限公司 | 一种台面晶闸管及其制备方法 |
CN107403844A (zh) * | 2017-08-02 | 2017-11-28 | 安徽省祁门县黄山电器有限责任公司 | 一种整流二极管芯片结构及其制备方法 |
CN114171416A (zh) * | 2022-02-14 | 2022-03-11 | 浙江里阳半导体有限公司 | 一种tvs芯片及其玻璃钝化方法、制造方法 |
CN114171416B (zh) * | 2022-02-14 | 2022-06-03 | 浙江里阳半导体有限公司 | 一种tvs芯片及其玻璃钝化方法、制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4688323A (en) | Method for fabricating vertical MOSFETs | |
US4697201A (en) | Power MOS FET with decreased resistance in the conducting state | |
TWI401807B (zh) | 台型半導體裝置及其製造方法 | |
IE34131B1 (en) | Semiconductor wafers and pellets | |
JPH1140797A (ja) | 半導体装置及びその製造方法 | |
US3627598A (en) | Nitride passivation of mesa transistors by phosphovapox lifting | |
JP2000164851A (ja) | メサ型半導体装置 | |
US4060827A (en) | Semiconductor device and a method of making the same | |
JP2808871B2 (ja) | Mos型半導体素子の製造方法 | |
JPS609159A (ja) | 半導体装置 | |
JP2000252457A (ja) | メサ型半導体装置 | |
JP2000138370A (ja) | Mosfet | |
JPH01262654A (ja) | 半導体装置 | |
JPH0551184B2 (ja) | ||
JP2000082825A (ja) | 半導体素子 | |
JPS60130163A (ja) | 半導体集積回路 | |
JPS58140165A (ja) | 電界効果半導体装置 | |
JPS6321341B2 (ja) | ||
KR960006339B1 (ko) | 반도체장치의 제조방법 | |
JPS6032764Y2 (ja) | 半導体素子 | |
JPS58218128A (ja) | 半導体装置 | |
JPH09181335A (ja) | 半導体装置 | |
JPH07120788B2 (ja) | プレ−ナ型半導体装置 | |
JPS60218878A (ja) | 半導体集積回路 | |
JPH02154464A (ja) | ショットキーバリアダイオード |