JP2000164851A - メサ型半導体装置 - Google Patents
メサ型半導体装置Info
- Publication number
- JP2000164851A JP2000164851A JP10335692A JP33569298A JP2000164851A JP 2000164851 A JP2000164851 A JP 2000164851A JP 10335692 A JP10335692 A JP 10335692A JP 33569298 A JP33569298 A JP 33569298A JP 2000164851 A JP2000164851 A JP 2000164851A
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- junction
- groove
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】 ｐｎ接合とメサ溝の稜線とのなす角度を大き
くしてアバランシェ降伏に対して強くすると共に、ｐｎ
接合の端部を充分に厚いガラス保護膜により保護するこ
とができる構造のメサ型半導体装置を提供する。 【解決手段】 ｐｎ接合部の端部をメサ型形状にして保
護膜により保護するメサ型半導体装置であって、前記メ
サ型形状を形成するメサ溝１３、１４が半導体チップの
側面に露出しないように設けられると共に、そのメサ溝
１３、１４の底部に前記ｐｎ接合１１、１２の端部が位
置するように形成されている。そして、メサ溝１３、１
４の内面には、ガラス保護膜７が形成されている。
くしてアバランシェ降伏に対して強くすると共に、ｐｎ
接合の端部を充分に厚いガラス保護膜により保護するこ
とができる構造のメサ型半導体装置を提供する。 【解決手段】 ｐｎ接合部の端部をメサ型形状にして保
護膜により保護するメサ型半導体装置であって、前記メ
サ型形状を形成するメサ溝１３、１４が半導体チップの
側面に露出しないように設けられると共に、そのメサ溝
１３、１４の底部に前記ｐｎ接合１１、１２の端部が位
置するように形成されている。そして、メサ溝１３、１
４の内面には、ガラス保護膜７が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、とくに高耐圧が要
求されるサイリスタやトライアックなど、メサ型形状に
より耐圧を得る構造のメサ型半導体装置に関する。さら
に詳しくは、メサ溝内に保護膜が充分に設けられて耐圧
を充分に確保することができる構造のメサ型半導体装置
に関する。
求されるサイリスタやトライアックなど、メサ型形状に
より耐圧を得る構造のメサ型半導体装置に関する。さら
に詳しくは、メサ溝内に保護膜が充分に設けられて耐圧
を充分に確保することができる構造のメサ型半導体装置
に関する。
【０００２】
【従来の技術】従来のメサ型のサイリスタやトライアッ
クは、高圧が印加されて使用される場合が多く、その高
圧に耐え得る必要があるため、ｐｎ接合の耐圧特性が最
重要の課題である。このトライアックの構造は、図３
（ａ）〜（ｂ）に示されるように、たとえばｎ形の半導
体基板２１の両面にｐ形領域であるベース層２２、２３
が形成され、そのベース層２２、２３内にｎ形領域であ
るエミッタ層２４、２５、２６が形成され、それぞれに
図示しない電極が設けられて第１端子Ｔ１、ゲート端子
Ｇ、第２端子Ｔ２が形成されている。そして、そのベー
ス層２２、２３と半導体基板２１とのｐｎ接合部の端部
がメサ形状にされてそのメサ形状のメサ溝内にガラス保
護膜２７が被覆され、ｐｎ接合部のブレークダウンに対
する保護がなされている。このメサ型形状は、図３
（ａ）に示されるような上下両面がメサ型形状にされ、
その溝の中心部で切断されてメサ型形状部分がチップの
側面に露出している両メサタイプと、図３（ｂ）に示さ
れるような表面と裏面のベース層２３がアイソレーショ
ン２８により連結されて上面側に導出され、メサ型形状
はチップの一表面（上面）側のみに形成されると共に、
そのアイソレーション２８部分で切断されてチップ化さ
れる片メサタイプとがある。
クは、高圧が印加されて使用される場合が多く、その高
圧に耐え得る必要があるため、ｐｎ接合の耐圧特性が最
重要の課題である。このトライアックの構造は、図３
（ａ）〜（ｂ）に示されるように、たとえばｎ形の半導
体基板２１の両面にｐ形領域であるベース層２２、２３
が形成され、そのベース層２２、２３内にｎ形領域であ
るエミッタ層２４、２５、２６が形成され、それぞれに
図示しない電極が設けられて第１端子Ｔ１、ゲート端子
Ｇ、第２端子Ｔ２が形成されている。そして、そのベー
ス層２２、２３と半導体基板２１とのｐｎ接合部の端部
がメサ形状にされてそのメサ形状のメサ溝内にガラス保
護膜２７が被覆され、ｐｎ接合部のブレークダウンに対
する保護がなされている。このメサ型形状は、図３
（ａ）に示されるような上下両面がメサ型形状にされ、
その溝の中心部で切断されてメサ型形状部分がチップの
側面に露出している両メサタイプと、図３（ｂ）に示さ
れるような表面と裏面のベース層２３がアイソレーショ
ン２８により連結されて上面側に導出され、メサ型形状
はチップの一表面（上面）側のみに形成されると共に、
そのアイソレーション２８部分で切断されてチップ化さ
れる片メサタイプとがある。
【０００３】このようなメサ型半導体装置の耐圧は、ｐ
ｎ接合とメサ溝の稜線とのなす角度θが小さいと、低電
圧でのアバランシェ降伏を引き起すことが知られてい
る。従来のこの種のメサ型素子では、ｐｎ接合が半導体
基板２１の表面と平行に延び、そのｐｎ接合を貫通する
ようにメサ溝が形成されている。そのため、ｐｎ接合と
メサ溝の稜線とのなす角度を大きくしようとするとメサ
溝をできるだけ深く形成する必要がある。
ｎ接合とメサ溝の稜線とのなす角度θが小さいと、低電
圧でのアバランシェ降伏を引き起すことが知られてい
る。従来のこの種のメサ型素子では、ｐｎ接合が半導体
基板２１の表面と平行に延び、そのｐｎ接合を貫通する
ようにメサ溝が形成されている。そのため、ｐｎ接合と
メサ溝の稜線とのなす角度を大きくしようとするとメサ
溝をできるだけ深く形成する必要がある。
【０００４】一方、メサ溝の内面を被覆するガラス保護
膜２７は、ペースト状のものを塗布して固化させること
により形成されるため、メサ溝が深くなってその稜線が
急峻であればあるほどペーストがメサ溝の底に垂れて、
メサ溝の側壁に被覆するガラス保護膜２７は薄くなる。
ｐｎ接合の端部を被覆するガラス保護膜２７が薄いと耐
圧が低下することも良く知られている。
膜２７は、ペースト状のものを塗布して固化させること
により形成されるため、メサ溝が深くなってその稜線が
急峻であればあるほどペーストがメサ溝の底に垂れて、
メサ溝の側壁に被覆するガラス保護膜２７は薄くなる。
ｐｎ接合の端部を被覆するガラス保護膜２７が薄いと耐
圧が低下することも良く知られている。
【０００５】
【発明が解決しようとする課題】前述のアバランシェ降
伏を防止するためｐｎ接合とメサ溝の稜線とのなす角度
θを大きくするため、メサ溝を深くすると、メサ溝の幅
や深さのバラツキが大きくなり、特性が安定しないと共
に、ｐｎ接合の端部を被覆するガラス保護膜が薄くなっ
て耐圧を低下させたり、ガラス保護膜が全然付着しない
で不良となり歩留りの低下を招くという問題がある。
伏を防止するためｐｎ接合とメサ溝の稜線とのなす角度
θを大きくするため、メサ溝を深くすると、メサ溝の幅
や深さのバラツキが大きくなり、特性が安定しないと共
に、ｐｎ接合の端部を被覆するガラス保護膜が薄くなっ
て耐圧を低下させたり、ガラス保護膜が全然付着しない
で不良となり歩留りの低下を招くという問題がある。
【０００６】本発明は、このような問題を解決するため
になされたもので、ｐｎ接合とメサ溝の稜線とのなす角
度を大きくして低電圧でのアバランシェ降伏を防止する
と共に、ｐｎ接合の端部を充分に厚いガラス保護膜によ
り保護することができる構造のメサ型半導体装置を提供
することを目的とする。
になされたもので、ｐｎ接合とメサ溝の稜線とのなす角
度を大きくして低電圧でのアバランシェ降伏を防止する
と共に、ｐｎ接合の端部を充分に厚いガラス保護膜によ
り保護することができる構造のメサ型半導体装置を提供
することを目的とする。
【０００７】
【課題を解決するための手段】本発明によるメサ型半導
体装置は、ｐｎ接合部の端部をメサ型形状にして保護膜
により保護するメサ型半導体装置であって、前記メサ型
形状を形成するメサ溝が、半導体チップの側面に露出し
ないように設けられると共に、該メサ溝の底部に前記ｐ
ｎ接合の端部が位置するように形成されている。
体装置は、ｐｎ接合部の端部をメサ型形状にして保護膜
により保護するメサ型半導体装置であって、前記メサ型
形状を形成するメサ溝が、半導体チップの側面に露出し
ないように設けられると共に、該メサ溝の底部に前記ｐ
ｎ接合の端部が位置するように形成されている。
【０００８】この構造にすることにより、メサ溝の底部
にｐｎ接合の端部がぶつかっているため、ｐｎ接合とメ
サ溝の稜線とのなす角度はほぼ９０゜となる。その結
果、低電圧でのアバランシェ降伏を防止すると共に、ｐ
ｎ接合の端部がメサ溝の底部にあるため、ガラスペース
トを塗布して乾燥することにより形成するガラス保護膜
は、充分に溝の底に溜まり、ｐｎ接合の端部上に充分の
厚さで保護膜が形成される。
にｐｎ接合の端部がぶつかっているため、ｐｎ接合とメ
サ溝の稜線とのなす角度はほぼ９０゜となる。その結
果、低電圧でのアバランシェ降伏を防止すると共に、ｐ
ｎ接合の端部がメサ溝の底部にあるため、ガラスペース
トを塗布して乾燥することにより形成するガラス保護膜
は、充分に溝の底に溜まり、ｐｎ接合の端部上に充分の
厚さで保護膜が形成される。
【０００９】具体的な構造として、第１導電形の半導体
基板の上下両面に第２導電形の拡散層が設けられ、該第
２導電形の拡散層内にさらに第１導電形の拡散層が設け
られることにより、基板の上下両面にｐｎ接合が形成さ
れる半導体装置であって、前記基板の一面側に設けられ
る第２導電形の第１拡散層と半導体基板とにより形成さ
れる第１ｐｎ接合の端部がその底部に当たるように形成
される第１のメサ溝と、前記基板の他面側の第２導電形
の第２拡散層が半導体チップの側面に設けられるアイソ
レーション層を介して前記基板の一面側に延び、該第２
導電形の第２拡散層と前記基板とにより形成される第２
ｐｎ接合の端部がその底部に当たるように形成される第
２のメサ溝が前記基板の一面側に設けられることによ
り、サイリスタやトライアックなどの半導体基板の両面
にｐｎ接合が形成される構造で高耐圧を必要とする半導
体装置を簡単な製造工程で得ることができる。
基板の上下両面に第２導電形の拡散層が設けられ、該第
２導電形の拡散層内にさらに第１導電形の拡散層が設け
られることにより、基板の上下両面にｐｎ接合が形成さ
れる半導体装置であって、前記基板の一面側に設けられ
る第２導電形の第１拡散層と半導体基板とにより形成さ
れる第１ｐｎ接合の端部がその底部に当たるように形成
される第１のメサ溝と、前記基板の他面側の第２導電形
の第２拡散層が半導体チップの側面に設けられるアイソ
レーション層を介して前記基板の一面側に延び、該第２
導電形の第２拡散層と前記基板とにより形成される第２
ｐｎ接合の端部がその底部に当たるように形成される第
２のメサ溝が前記基板の一面側に設けられることによ
り、サイリスタやトライアックなどの半導体基板の両面
にｐｎ接合が形成される構造で高耐圧を必要とする半導
体装置を簡単な製造工程で得ることができる。
【００１０】前記第１および第２のメサ溝が連結されて
幅広の１個のメサ溝により形成されてもよい。
幅広の１個のメサ溝により形成されてもよい。
【００１１】
【発明の実施の形態】つぎに、本発明のメサ型半導体装
置について、図面を参照しながら説明をする。本発明に
よるメサ型半導体装置は、図１にその一実施形態のトラ
イアックの一例の説明図が示されるように、第１導電形
（ｎ形）の半導体基板１の上下両面に第２導電形（ｐ
形）の第１拡散層（ベース層）２および第２拡散層（ベ
ース層）３が設けられ、その第２導電形の拡散層２、３
内にさらにｎ形の拡散層（エミッタ層）４、５、６が設
けられることにより、基板の上下両面にｐｎ接合１１、
１２が形成されている。そして、基板１の一面（上面）
側に設けられるｐ形の第１拡散層２と半導体基板１とに
より形成される第１ｐｎ接合１１の端部がその底部に当
たるように形成される第１のメサ溝１３と、基板１の他
面（下面）側のｐ形の第２拡散層３が半導体チップの側
面に設けられるアイソレーション層８を介して基板１の
上面側に延び、ｐ形の第２拡散層３と基板１とにより形
成される第２ｐｎ接合１２の端部がその底部に当たるよ
うに第２のメサ溝１４が基板１の上面側に設けられてい
る。そして、メサ溝１３、１４の内面には、ガラス保護
膜７が形成されている。
置について、図面を参照しながら説明をする。本発明に
よるメサ型半導体装置は、図１にその一実施形態のトラ
イアックの一例の説明図が示されるように、第１導電形
（ｎ形）の半導体基板１の上下両面に第２導電形（ｐ
形）の第１拡散層（ベース層）２および第２拡散層（ベ
ース層）３が設けられ、その第２導電形の拡散層２、３
内にさらにｎ形の拡散層（エミッタ層）４、５、６が設
けられることにより、基板の上下両面にｐｎ接合１１、
１２が形成されている。そして、基板１の一面（上面）
側に設けられるｐ形の第１拡散層２と半導体基板１とに
より形成される第１ｐｎ接合１１の端部がその底部に当
たるように形成される第１のメサ溝１３と、基板１の他
面（下面）側のｐ形の第２拡散層３が半導体チップの側
面に設けられるアイソレーション層８を介して基板１の
上面側に延び、ｐ形の第２拡散層３と基板１とにより形
成される第２ｐｎ接合１２の端部がその底部に当たるよ
うに第２のメサ溝１４が基板１の上面側に設けられてい
る。そして、メサ溝１３、１４の内面には、ガラス保護
膜７が形成されている。
【００１２】図１に示されるトライアックの構造は、前
述の図３（ｂ）に示される片メサタイプと同様の、半導
体基板１の下面側のｐ形拡散層（ベース層）３がアイソ
レーション８を介して、半導体基板１の上面側に導出さ
れる構造になっている。半導体基板１の上面側のｐ形第
１拡散層（ベース層）２、そのベース層２にさらに拡散
するｎ形拡散層（エミッタ層）４、５の形成、およびｐ
形第２拡散層（ベース層）３に形成するｎ形拡散層（エ
ミッタ層）６の形成などは従来と同様に形成される。そ
して、エミッタ層４、５、６にそれぞれ図示しない電極
が接続されて、それぞれが第１端子Ｔ１、ゲート端子
Ｇ、第２端子Ｔ２が設けられる構造も従来と同様であ
る。
述の図３（ｂ）に示される片メサタイプと同様の、半導
体基板１の下面側のｐ形拡散層（ベース層）３がアイソ
レーション８を介して、半導体基板１の上面側に導出さ
れる構造になっている。半導体基板１の上面側のｐ形第
１拡散層（ベース層）２、そのベース層２にさらに拡散
するｎ形拡散層（エミッタ層）４、５の形成、およびｐ
形第２拡散層（ベース層）３に形成するｎ形拡散層（エ
ミッタ層）６の形成などは従来と同様に形成される。そ
して、エミッタ層４、５、６にそれぞれ図示しない電極
が接続されて、それぞれが第１端子Ｔ１、ゲート端子
Ｇ、第２端子Ｔ２が設けられる構造も従来と同様であ
る。
【００１３】本発明では、第１ベース層２が半導体基板
１の上面側のほぼ全面に設けられるのではなく、パター
ニングして拡散することにより形成されており、そのベ
ース層２の側壁、すなわちｐｎ接合１１の端部上に位置
するように、メサ型形状にするための第１のメサ溝１３
が形成されていることに特徴がある。換言すれば、半導
体基板１の下面（裏面）側は全面に拡散して第２ベース
層３が形成されるが、上面の第１ベース層２は、第１の
メサ溝１３のやや内側より内周側が開口するように、Ｓ
ｉＯ2 などのマスクを設け、たとえばボロン（Ｂ）など
のｐ形ドーパントを導入してから拡散することにより、
形成されている。第１のメサ溝１３よりやや内側にする
位置としては、ｐ形ドーパントを導入してから拡散する
際に、その拡散は縦方向（基板の厚さ方向）に拡散する
と共に、横方向にもその８０％程度は拡散するため、そ
の分を見込んで丁度ｐｎ接合の側面が第１のメサ溝１３
の中心になるように設定すればよい。
１の上面側のほぼ全面に設けられるのではなく、パター
ニングして拡散することにより形成されており、そのベ
ース層２の側壁、すなわちｐｎ接合１１の端部上に位置
するように、メサ型形状にするための第１のメサ溝１３
が形成されていることに特徴がある。換言すれば、半導
体基板１の下面（裏面）側は全面に拡散して第２ベース
層３が形成されるが、上面の第１ベース層２は、第１の
メサ溝１３のやや内側より内周側が開口するように、Ｓ
ｉＯ2 などのマスクを設け、たとえばボロン（Ｂ）など
のｐ形ドーパントを導入してから拡散することにより、
形成されている。第１のメサ溝１３よりやや内側にする
位置としては、ｐ形ドーパントを導入してから拡散する
際に、その拡散は縦方向（基板の厚さ方向）に拡散する
と共に、横方向にもその８０％程度は拡散するため、そ
の分を見込んで丁度ｐｎ接合の側面が第１のメサ溝１３
の中心になるように設定すればよい。
【００１４】第１のメサ溝１３は、半導体基板１の表面
にＳｉＯ2 などの酸化膜を設けてパターニングをし、メ
サ溝を形成する部分のみを開口し、ウェットエッチング
により形成される。このメサ溝１３は、前述のように、
ｐｎ接合１１の端部にその底部が位置するように形成さ
れている。そのため、ｐｎ接合１１の端部とメサ溝１３
の底部とはほぼ直角に交差し、メサ溝１３を深くしなく
ても鋭角にならないため、浅いメサ溝１３でも低電圧で
のアバランシェ降伏を防止することができる。そのた
め、図２に図１の一部の拡大図が示されるように、メサ
溝１３の深さｈは、２０〜２５μｍ程度と浅く形成され
ておればよく、その幅ｄも、３０〜５０μｍ程度に小さ
く形成される。すなわち、従来は深さが１００μｍ近く
で、幅が８０μｍ以上あったのに比べて、大幅に小さく
できる。第２のメサ溝１４も、ｐ形第２ベース層３と半
導体基板１との間の第２ｐｎ接合１２の延長であるアイ
ソレーション層８とのｐｎ接合の端部が第２のメサ溝１
４の底部に位置するように形成されているだけで、前述
の第１のメサ溝１３と同様の形状になっている。この第
１および第２のメサ溝１３、１４は、図１（ｂ）に平面
図が示されるように半導体チップの周囲に２重のリング
状に形成される。なお、図１（ｂ）には、後述するメサ
溝１３、１４内に設けられるガラス保護膜７が示されて
いる。
にＳｉＯ2 などの酸化膜を設けてパターニングをし、メ
サ溝を形成する部分のみを開口し、ウェットエッチング
により形成される。このメサ溝１３は、前述のように、
ｐｎ接合１１の端部にその底部が位置するように形成さ
れている。そのため、ｐｎ接合１１の端部とメサ溝１３
の底部とはほぼ直角に交差し、メサ溝１３を深くしなく
ても鋭角にならないため、浅いメサ溝１３でも低電圧で
のアバランシェ降伏を防止することができる。そのた
め、図２に図１の一部の拡大図が示されるように、メサ
溝１３の深さｈは、２０〜２５μｍ程度と浅く形成され
ておればよく、その幅ｄも、３０〜５０μｍ程度に小さ
く形成される。すなわち、従来は深さが１００μｍ近く
で、幅が８０μｍ以上あったのに比べて、大幅に小さく
できる。第２のメサ溝１４も、ｐ形第２ベース層３と半
導体基板１との間の第２ｐｎ接合１２の延長であるアイ
ソレーション層８とのｐｎ接合の端部が第２のメサ溝１
４の底部に位置するように形成されているだけで、前述
の第１のメサ溝１３と同様の形状になっている。この第
１および第２のメサ溝１３、１４は、図１（ｂ）に平面
図が示されるように半導体チップの周囲に２重のリング
状に形成される。なお、図１（ｂ）には、後述するメサ
溝１３、１４内に設けられるガラス保護膜７が示されて
いる。
【００１５】第１および第２のメサ溝１３、１４の内面
には、ガラス保護膜７が被膜されている。ガラス保護膜
７は、ガラスペーストを塗布して焼結することにより形
成されるため、ガラスペーストの粘度が小さいと溝内で
垂れて溝の側壁にはつきにくい。そのため従来は粘度の
大きいガラスペーストを用い、ドクターブレード法によ
りスキージなどを用いて手で広げるという塗布方法が用
いられていた。しかし、本発明では溝が浅く全面につき
やすいと共に、むしろｐｎ接合の端部が溝の底部にある
ため、溝の底部にガラス保護膜が厚く形成される方が耐
圧を向上させる点から好ましい。そのため、粘度の低い
ガラスペーストを使用してスピンコーターにより自動で
塗布することができ、非常に作業効率が向上しながらｐ
ｎ接合の端部を確実にガラス保護膜７により被覆するこ
とができる。
には、ガラス保護膜７が被膜されている。ガラス保護膜
７は、ガラスペーストを塗布して焼結することにより形
成されるため、ガラスペーストの粘度が小さいと溝内で
垂れて溝の側壁にはつきにくい。そのため従来は粘度の
大きいガラスペーストを用い、ドクターブレード法によ
りスキージなどを用いて手で広げるという塗布方法が用
いられていた。しかし、本発明では溝が浅く全面につき
やすいと共に、むしろｐｎ接合の端部が溝の底部にある
ため、溝の底部にガラス保護膜が厚く形成される方が耐
圧を向上させる点から好ましい。そのため、粘度の低い
ガラスペーストを使用してスピンコーターにより自動で
塗布することができ、非常に作業効率が向上しながらｐ
ｎ接合の端部を確実にガラス保護膜７により被覆するこ
とができる。
【００１６】本発明によれば、前述のように、メサ溝１
３、１４の底部にｐｎ接合１１、１２の端部がぶつかる
ようにｐｎ接合およびメサ溝がそれぞれ形成されている
ため、メサ溝の稜線とｐｎ接合との交差する部分はほぼ
直角になる。その結果、低電圧でのアバランシェ降伏を
防止することができる。しかも、ｐｎ接合の端部がメサ
溝の底部に位置するため、ガラス保護膜が溝の底部に溜
まって充分に厚く被覆され、耐圧も充分に向上する。そ
の結果、大電力にも非常に強力なトライアックが得られ
る。
３、１４の底部にｐｎ接合１１、１２の端部がぶつかる
ようにｐｎ接合およびメサ溝がそれぞれ形成されている
ため、メサ溝の稜線とｐｎ接合との交差する部分はほぼ
直角になる。その結果、低電圧でのアバランシェ降伏を
防止することができる。しかも、ｐｎ接合の端部がメサ
溝の底部に位置するため、ガラス保護膜が溝の底部に溜
まって充分に厚く被覆され、耐圧も充分に向上する。そ
の結果、大電力にも非常に強力なトライアックが得られ
る。
【００１７】前述の例は、トライアックの例で、半導体
基板の上下両面にｐｎ接合部が形成され、その両者間で
も耐圧が要求されるため、２つの溝が間隔をおいて設け
られていた。しかし、両者間の耐圧を確保することがで
きれば、２つのメサ溝にしなくても、幅広の浅いメサ溝
にすることもできる。この構造はサイリスタでも同様で
ある。さらに、半導体基板の一面側のみにｐｎ接合部を
形成する構造の素子であれば、１個のｐｎ接合の端部を
保護するメサ溝だけでよく、通常のトランジスタやダイ
オードにも本発明を適用することができる。
基板の上下両面にｐｎ接合部が形成され、その両者間で
も耐圧が要求されるため、２つの溝が間隔をおいて設け
られていた。しかし、両者間の耐圧を確保することがで
きれば、２つのメサ溝にしなくても、幅広の浅いメサ溝
にすることもできる。この構造はサイリスタでも同様で
ある。さらに、半導体基板の一面側のみにｐｎ接合部を
形成する構造の素子であれば、１個のｐｎ接合の端部を
保護するメサ溝だけでよく、通常のトランジスタやダイ
オードにも本発明を適用することができる。
【００１８】また、前述の例では、半導体基板の表面に
は酸化膜を設けていないが、メサ溝の形成の際のＳｉＯ
2 膜によるマスクをそのまま残すこともできる。この場
合、メサ溝のエッチングの際に、マスクの下までエッチ
ングされるため、端部のメサ溝内に庇状に絶縁膜が出っ
張って残るため、その庇部分を利用して浅いメサ溝内に
殆ど完全にガラスペーストが充填されてガラス保護膜を
溝内の全体に形成することができる。
は酸化膜を設けていないが、メサ溝の形成の際のＳｉＯ
2 膜によるマスクをそのまま残すこともできる。この場
合、メサ溝のエッチングの際に、マスクの下までエッチ
ングされるため、端部のメサ溝内に庇状に絶縁膜が出っ
張って残るため、その庇部分を利用して浅いメサ溝内に
殆ど完全にガラスペーストが充填されてガラス保護膜を
溝内の全体に形成することができる。
【００１９】
【発明の効果】本発明によれば、サイリスタやトライア
ックなどの大電力で使用される半導体装置の高耐圧化を
図ることができる。また、メサ溝を浅く形成することが
でき、エッチングによるバラツキをなくすることができ
ると共に、確実にｐｎ接合の端部部分にガラス保護膜を
厚く被膜することができ、耐圧不良がなくなり歩留りが
向上し、さらに信頼性も非常に向上する。
ックなどの大電力で使用される半導体装置の高耐圧化を
図ることができる。また、メサ溝を浅く形成することが
でき、エッチングによるバラツキをなくすることができ
ると共に、確実にｐｎ接合の端部部分にガラス保護膜を
厚く被膜することができ、耐圧不良がなくなり歩留りが
向上し、さらに信頼性も非常に向上する。
【００２０】さらに、本発明によれば、メサ溝内にガラ
ス保護膜を形成するのに、粘度の低いガラスペーストを
使用しても、目的の場所に充分に保護膜を形成すること
ができるため、スピンコーターにより自動的にガラスペ
ーストを塗布して焼結することができる。その結果、ガ
ラス保護膜の形成が非常に簡単になり、コストダウンに
寄与する。
ス保護膜を形成するのに、粘度の低いガラスペーストを
使用しても、目的の場所に充分に保護膜を形成すること
ができるため、スピンコーターにより自動的にガラスペ
ーストを塗布して焼結することができる。その結果、ガ
ラス保護膜の形成が非常に簡単になり、コストダウンに
寄与する。
【図１】本発明のメサ型半導体装置の一実施形態のトラ
イアックの説明図である。
イアックの説明図である。
【図２】図１のメサ溝部分の拡大図である。
【図３】従来のトライアックの構造例の説明図である。
１ 半導体基板 ２、３ ｐ形拡散層 ４、５、６ ｎ形拡散層 ７ ガラス保護膜 １１、１２ ｐｎ接合 １３、１４ メサ溝
Claims (3)
- 【請求項１】 ｐｎ接合部の端部をメサ型形状にして保
護膜により保護するメサ型半導体装置であって、前記メ
サ型形状を形成するメサ溝が、半導体チップの側面に露
出しないように設けられると共に、該メサ溝の底部に前
記ｐｎ接合の端部が位置するように形成されてなるメサ
型半導体装置。 - 【請求項２】 第１導電形の半導体基板の上下両面に第
２導電形の拡散層が設けられ、該第２導電形の拡散層内
にさらに第１導電形の拡散層が設けられることにより、
基板の上下両面にｐｎ接合が形成される半導体装置であ
って、前記基板の一面側に設けられる第２導電形の第１
拡散層と半導体基板とにより形成される第１ｐｎ接合の
端部がその底部に当たるように形成される第１のメサ溝
と、前記基板の他面側の第２導電形の第２拡散層が半導
体チップの側面に設けられるアイソレーション層を介し
て前記基板の一面側に延び、該第２導電形の第２拡散層
と前記基板とにより形成される第２ｐｎ接合の端部がそ
の底部に当たるように形成される第２のメサ溝が前記基
板の一面側に設けられてなるメサ型半導体装置。 - 【請求項３】 前記第１および第２のメサ溝が連結され
て幅広の１個のメサ溝により形成されてなる請求項２記
載のメサ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10335692A JP2000164851A (ja) | 1998-11-26 | 1998-11-26 | メサ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10335692A JP2000164851A (ja) | 1998-11-26 | 1998-11-26 | メサ型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000164851A true JP2000164851A (ja) | 2000-06-16 |
Family
ID=18291432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10335692A Pending JP2000164851A (ja) | 1998-11-26 | 1998-11-26 | メサ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000164851A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140346642A1 (en) * | 2011-09-06 | 2014-11-27 | Vishay Semiconductor Gmbh | Surface mountable electronic component |
| CN104900692A (zh) * | 2015-06-15 | 2015-09-09 | 江苏东晨电子科技有限公司 | 一种台面晶闸管及其制备方法 |
| CN107403844A (zh) * | 2017-08-02 | 2017-11-28 | 安徽省祁门县黄山电器有限责任公司 | 一种整流二极管芯片结构及其制备方法 |
| CN114171416A (zh) * | 2022-02-14 | 2022-03-11 | 浙江里阳半导体有限公司 | 一种tvs芯片及其玻璃钝化方法、制造方法 |
-
1998
- 1998-11-26 JP JP10335692A patent/JP2000164851A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140346642A1 (en) * | 2011-09-06 | 2014-11-27 | Vishay Semiconductor Gmbh | Surface mountable electronic component |
| US10629485B2 (en) * | 2011-09-06 | 2020-04-21 | Vishay Semiconductor Gmbh | Surface mountable electronic component |
| CN104900692A (zh) * | 2015-06-15 | 2015-09-09 | 江苏东晨电子科技有限公司 | 一种台面晶闸管及其制备方法 |
| CN107403844A (zh) * | 2017-08-02 | 2017-11-28 | 安徽省祁门县黄山电器有限责任公司 | 一种整流二极管芯片结构及其制备方法 |
| CN114171416A (zh) * | 2022-02-14 | 2022-03-11 | 浙江里阳半导体有限公司 | 一种tvs芯片及其玻璃钝化方法、制造方法 |
| CN114171416B (zh) * | 2022-02-14 | 2022-06-03 | 浙江里阳半导体有限公司 | 一种tvs芯片及其玻璃钝化方法、制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4688323A (en) | Method for fabricating vertical MOSFETs | |
| US4697201A (en) | Power MOS FET with decreased resistance in the conducting state | |
| TWI401807B (zh) | 台型半導體裝置及其製造方法 | |
| IE34131B1 (en) | Semiconductor wafers and pellets | |
| JPH1140797A (ja) | 半導体装置及びその製造方法 | |
| US3627598A (en) | Nitride passivation of mesa transistors by phosphovapox lifting | |
| JP2000164851A (ja) | メサ型半導体装置 | |
| US4060827A (en) | Semiconductor device and a method of making the same | |
| JP2808871B2 (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JPS609159A (ja) | 半導体装置 | |
| JP2000252457A (ja) | メサ型半導体装置 | |
| JP2000138370A (ja) | Ｍｏｓｆｅｔ | |
| JPH01262654A (ja) | 半導体装置 | |
| JPH0551184B2 (ja) | ||
| JP2000082825A (ja) | 半導体素子 | |
| JPS60130163A (ja) | 半導体集積回路 | |
| JPS58140165A (ja) | 電界効果半導体装置 | |
| JPS6321341B2 (ja) | ||
| KR960006339B1 (ko) | 반도체장치의 제조방법 | |
| JPS6032764Y2 (ja) | 半導体素子 | |
| JPS58218128A (ja) | 半導体装置 | |
| JPH09181335A (ja) | 半導体装置 | |
| JPH07120788B2 (ja) | プレ−ナ型半導体装置 | |
| JPS60218878A (ja) | 半導体集積回路 | |
| JPH02154464A (ja) | ショットキーバリアダイオード |