CN107403844A - 一种整流二极管芯片结构及其制备方法 - Google Patents
一种整流二极管芯片结构及其制备方法 Download PDFInfo
- Publication number
- CN107403844A CN107403844A CN201710649775.5A CN201710649775A CN107403844A CN 107403844 A CN107403844 A CN 107403844A CN 201710649775 A CN201710649775 A CN 201710649775A CN 107403844 A CN107403844 A CN 107403844A
- Authority
- CN
- China
- Prior art keywords
- diode chip
- rectifier diode
- type
- blind hole
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 229910052796 boron Inorganic materials 0.000 claims description 38
- 238000009792 diffusion process Methods 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 24
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 238000002156 mixing Methods 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 claims description 4
- 238000006263 metalation reaction Methods 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- 238000012797 qualification Methods 0.000 abstract description 5
- 230000002146 bilateral effect Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000011112 process operation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Rectifiers (AREA)
Abstract
本发明公开了一种整流二极管芯片结构及其制备方法,该整流二极管芯片结构包括长基区N,设置在长基区N上表面的N+层,设置在长基区N下表面的P和P+层,所述N+层向下延伸至P层设有电压槽,所述电压槽位于芯片的周边,为单边槽结构;在P层平面上设置有P型凸台,所述P型凸台位于电压槽的下方;所述P型凸台的宽度大于电压槽底部的宽度。所述电压槽斜边的长度大于N型基区的厚度,以利于耗尽层的展宽。该整流二极管芯片具有机械强度好,且不容易崩边,能够有效提高了合格率和电特性。可广泛应用于整流二极管芯片领域。
Description
技术领域
本发明涉及半导体功率器件领域,尤其是涉及一种整流二极管芯片结构及其制备方法。
背景技术
目前流行的正方形、长方形整流二极管芯片均从阳极面(P)开电压槽,电压槽内填有玻璃粉然后烧结成型,该结构芯片不足之处在于芯片阳极面朝下与散热板焊接时,因开槽后阳极面变小,阳极面的导热面积缩小,通电流后产生的热量散热慢,易造成热击穿(如图1所示)。而阳极朝下,且在阴极面开电压槽的结构(如图2),虽然阳极面面积较阴极面大,与散热片焊接后通电时利于热传导,但由于电压槽时必须从N+(阴极面)刻蚀过P层,刻蚀后电压槽距阳极面仅有50um左右,由于硅材料机械强度不够,晶圆划片分离后,单个芯片边缘薄,在后道工序操作中容易崩边损伤,造成芯片的耐压软击穿,产品合格率低。
发明内容
为解决上述技术问题,本发明提供一种整流二极管芯片结构及其制备方法。
本发明解决其技术问题所采用的技术方案是:一种整流二极管芯片结构,包括长基区N,设置在长基区N上表面的N+层,设置在长基区N下表面的掺淡硼扩散层P和掺浓硼扩散层P+,还设置有电压槽,所述电压槽从掺浓磷扩散层N+的上表面向下延伸,所述电压槽位于芯片的周边,为单边槽结构;所述掺淡硼扩散层P向长基区N扩散设置有P型凸台,所述P型凸台位于电压槽的下方且电压槽的底部经过P型凸台;所述P型凸台的宽度大于电压槽底部的宽度。所述P型凸台的下方设置有至少一圈盲孔,盲孔的深度与P型凸台的高度相适配。所述盲孔设置有两圈或三圈,相邻两圈盲孔间的距离为 100~160um。所述凸台的高度大于50um,盲孔的直径为60~100um,为了确保激光盲孔间的P型杂质扩散形成P型凸棱,同一圈中相邻两盲孔的距离为40~120um。所述电压槽斜边的长度大于N型基区的厚度,以利于耗尽层(电场)的展宽。
为了实现在掺淡硼扩散层P上按芯片面积大小在电压槽的下方形成P型凸台,做法如下:按芯片大小在电压槽的下方N型基区上实行激光打盲孔或刻蚀的方法获得盲孔,由于盲孔和N型基区的表面有一定的高度差,通过P 型杂质的扩散后就形成了掺淡硼扩散层P和在盲孔位置处的P型凸台,该P 型凸台的高度取决于盲孔的深度。
一种整流二极管芯片结构的制备方法,包括以下步骤:1)在N型硅片的一面扩磷得N+;2)在N型硅片的另一面上进行激光打盲孔或刻蚀的方法获得盲孔;3)在盲孔的一面进行P型杂质扩散得到掺淡硼扩散层P、掺浓硼扩散层P+和P型凸台;4)在掺浓磷扩散层N+和掺浓硼扩散层P+上涂覆一层光刻胶;5)对掺浓磷扩散层N+进行光刻,形成所需的图形;6)对形成的图形进行腐蚀后形成电压槽;7)去除光刻胶,8)在电压槽内进行玻璃钝化;9) 在掺浓磷扩散层N+和掺浓硼扩散层P+上做二氧化硅保护膜;10)光刻,去除电压槽外的二氧化硅保护膜;11)表面金属化:在掺浓磷扩散层N+和掺浓硼扩散层P+表面进行镀镍金;12)划片,将硅片划分成单个二极管芯片。所述步骤4到12为现有技术,即按照传统制造工艺制备。为了获得P型凸台,还可以通过在N型硅片的表面通过光刻腐蚀刻槽的方法获得图形,然后再进行P型杂质扩散得到P型凸台,但是该方法获得的芯片机械强度低,在开槽的位置易折断,破片率高,产品合格率低。所述盲孔至少设置有1圈,也可以设置多圈结构。
本发明的有益效果:本发明通过在掺淡硼扩散层P上设置P型凸台,从而局部增加P层的厚度,使电压槽底部到P+层表面的厚度增大,在后道工序操作中不容易崩边损伤,提高芯片的合格率和电特性,减少了制造成本。所述P型凸台采用激光打孔或刻蚀的方式获得盲孔,方法简单,易于实现,且不会影响芯片本身的机械强度。
以下将结合附图和实施例,对本发明进行较为详细的说明。
附图说明
图1为现有整流二极管芯片从阳极面(P)开电压槽的结构示意图。
图2为现有整流二极管芯片从阴极面(N+)开电压槽的结构示意图。
图3为本发明的俯视图。
图4为本发明激光打孔的仰视图。
图5为本发明刻蚀槽的仰视图。
图6为本发明整流二极管芯片的剖视图。
图7为图6中A-A的剖视图
图8为本发明的整流二极管芯片在划片前电压槽的结构示意图。
具体实施方式
实施例1:如图3至7所示,一种整流二极管芯片结构,包括长基区N,设置在长基区N上表面的掺浓磷扩散层N+,设置在长基区N下表面的掺淡硼扩散层P和掺浓硼扩散层P+,所述掺浓磷扩散层N+向下延伸设有电压槽1,所述电压槽1位于整流二极管芯片的四周,为单边槽结构且为正斜角结构。电压槽1上覆盖有玻璃钝化层2。电压槽1斜边的长度L大于N型基区的厚度H。在掺淡硼扩散层P上向长基区N内扩散形成P型凸台3,所述P型凸台3位于电压槽1的下方且电压槽1的底部经过P型凸台3,由于P型杂质的扩散原理,P型凸台3顶部的直径略小于底部的直径,且顶部的浓度比底部的浓度淡。所述P型凸台3的宽度要求大于电压槽1底部的宽度。所述P型凸台3沿整流二极管芯片的四周设置有一圈从而形成一圈凸棱4,使得整个电压槽1的底部均可以与P型凸台3接触。
所述P型凸台3的下方设置有至少一圈盲孔5,盲孔5的深度与P型凸台 3的高度相适配。所述P型凸台3的高度大于50um,盲孔5的直径为60~ 100um,同一圈中相邻两盲孔5的距离为40~120um。所述盲孔5通过激光打孔或者刻蚀的方法获得。当一圈盲孔5所获得的P型凸台宽度不能满足电场的展宽时,还可以设置两圈或是更多圈的盲孔,以增加凸台的宽度,所述相邻两圈盲孔间的距离优选100~160um。
所述P型凸台3的下方还可以是一圈刻蚀槽6,刻蚀槽6的深度与P型凸台3的高度相适配。
以耐压2000V的芯片为例,所述P层和P+层的总厚度为100,盲孔深优选在50~60um,使得P型凸台3高出掺淡硼扩散层P50~60um,该P型凸台 3在经过P型杂质纵向和横向扩散后,宽度为120um左右,所述电压槽1的底部经过P型凸台3,刻蚀后该处的P型杂质浓度足以让空间电荷区展宽,只要刻蚀到P型凸台3后,过刻10-20um即可,无需刻蚀到P+层。即电压槽1 底部到掺淡硼扩散层P的距离约30~50um,再加上掺淡硼扩散层P和掺浓硼扩散层P+原来的厚度100um,使得电压槽1底部到P+层下表面的距离为130~ 150um,从而有效增加了电压槽1底部到P+层下表面的厚度,且该电压槽1 又是正斜角结构,有利于耗尽层的展宽,有利于提高芯片的耐压。同时厚度厚,机械强度好,在后道工序加工中不容易崩边,提高了合格率和电特性。芯片设计的电压越高,硅片越厚,孔深可以相应的提高,从而可以进一步加大电压槽底1部到P+层下表面的厚度。
实施例2:
上述整流二极管芯片结构的制备方法,包括以下步骤:1)在N型硅片的一面扩磷得N+;2)在N型硅片的另一面上进行激光打盲孔或刻蚀的方法获得盲孔;3)在盲孔的一面进行P型杂质扩散得到掺淡硼扩散层P、掺浓硼扩散层P+和P型凸台;4)在掺浓磷扩散层N+和掺浓硼扩散层P+上涂覆一层光刻胶;5)对掺浓磷扩散层N+进行光刻,形成所需的图形;6)对形成的图形进行对获得的图形进行腐蚀,形成双边的电压槽,如图8所示;7)用等离子设备去除光刻胶,8)在双边电压槽内进行玻璃钝化;9)在掺浓磷扩散层N+ 和掺浓硼扩散层P+上采用LPCVD工艺做二氧化硅保护膜;10)光刻,去除电压槽外的二氧化硅保护膜;11)表面金属化,在掺浓磷扩散层N+和掺浓硼扩散层P+表面进行镀镍金;12)划片,在双边电压槽的中间位置划开,将硅片划分成单个二极管芯片。所述步骤4到12为现有技术,即按照传统制造工艺制备。所述盲孔至少设置有1圈,也可以根据P型凸台宽度的要求,并排设置多圈盲孔。
实施例3:
一种整流二极管芯片结构的制备方法,包括以下步骤:1)在N型硅片的一面扩磷得N+;2)在N型硅片的另一面上进行刻蚀,形成一圈刻蚀槽;3) 在刻蚀槽的一面进行P型杂质扩散得到掺淡硼扩散层P、掺浓硼扩散层P+和 P型凸台;4)在掺浓磷扩散层N+和掺浓硼扩散层P+上涂覆一层光刻胶;5) 对掺浓磷扩散层N+进行光刻,形成所需的图形;6)对形成的图形进行对获得的图形进行腐蚀,形成双边的电压槽,如图8所示;7)用等离子设备去除光刻胶,8)在双边电压槽内进行玻璃钝化;9)在掺浓磷扩散层N+和掺浓硼扩散层P+上采用LPCVD工艺做二氧化硅保护膜;10)光刻,去除电压槽外的二氧化硅保护膜;11)表面金属化,在掺浓磷扩散层N+和掺浓硼扩散层P+ 表面进行镀镍金;12)划片,在双边电压槽的中间位置划开,将硅片划分成单个二极管芯片。但是该方法获得的芯片由于刻蚀槽内没有加强筋结构支撑,在刻蚀槽位置处容易折断,因此存在芯片的机械强度大大降低,破片率高,产品合格率低的问题。
Claims (10)
1.一种整流二极管芯片结构,包括长基区N,设置在长基区N上表面的掺浓磷扩散层N+,设置在长基区N下表面的掺淡硼扩散层P和掺浓硼扩散层P+,还设置有电压槽,所述电压槽从掺浓磷扩散层N+的上表面向下延伸;其特征在于:所述掺淡硼扩散层P向长基区N扩散设置有P型凸台,所述P型凸台位于电压槽的下方且电压槽的底部经过P型凸台;所述P型凸台的宽度大于电压槽底部的宽度。
2.如权利要求1所述的整流二极管芯片结构,其特征在于:所述电压槽位于整流二极管芯片的四周且为单边槽结构,所述P型凸台沿整流二极管芯片的四周设置有一圈从而形成一圈凸棱。
3.如权利要求1所述的整流二极管芯片结构,其特征在于:所述P型凸台的下方设置有至少一圈盲孔,盲孔的深度与P型凸台的高度相适配。
4.如权利要求3所述的整流二极管芯片结构,其特征在于:所述盲孔为激光孔或刻蚀孔。
5.如权利要求3所述的整流二极管芯片结构,其特征在于:所述盲孔设置有两圈或三圈,相邻两圈盲孔间的距离为100~160um。
6.如权利要求3所述的整流二极管芯片结构,其特征在于:所述凸台的高度大于50um,盲孔的直径为60~100um,同一圈中相邻两盲孔的距离为40~120um。
7.如权利要求1所述的整流二极管芯片结构,其特征在于:所述P型凸台的下方设置有一圈刻蚀槽,刻蚀槽的深度与P型凸台的高度相适配。
8.如权利要求1至7任意一项所述的整流二极管芯片结构,其特征在于:所述电压槽斜边的长度大于N型基区的厚度。
9.一种整流二极管芯片结构的制备方法,包括以下步骤:1)在N型硅片的一面扩磷得N+;2)在N型硅片的另一面上进行激光打盲孔或刻蚀的方法获得盲孔;3)在盲孔的一面进行P型杂质扩散得到掺淡硼扩散层P、掺浓硼扩散层P+和P型凸台;4)在掺浓磷扩散层N+和掺浓硼扩散层P+上涂覆一层光刻胶;5)对掺浓磷扩散层N+进行光刻,形成所需的图形;6)对形成的图形进行腐蚀后形成电压槽;7)去除光刻胶,8)在电压槽内进行玻璃钝化;9)在掺浓磷扩散层N+和掺浓硼扩散层P+上做二氧化硅保护膜;10)光刻,去除电压槽外的二氧化硅保护膜;11)表面金属化:在掺浓磷扩散层N+和掺浓硼扩散层P+表面进行镀镍金;12)划片,将硅片划分成单个二极管芯片。
10.如权利要求9所述的整流二极管芯片结构的制备方法,其特征在于:所述步骤2)为在N型硅片的另一面上进行刻蚀,形成一圈刻蚀槽,所述步骤3)为在刻蚀槽的一面进行P型杂质扩散得到掺淡硼扩散层P、掺浓硼扩散层P+和P型凸台。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710649775.5A CN107403844B (zh) | 2017-08-02 | 2017-08-02 | 一种整流二极管芯片结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710649775.5A CN107403844B (zh) | 2017-08-02 | 2017-08-02 | 一种整流二极管芯片结构及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107403844A true CN107403844A (zh) | 2017-11-28 |
CN107403844B CN107403844B (zh) | 2023-06-23 |
Family
ID=60401897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710649775.5A Active CN107403844B (zh) | 2017-08-02 | 2017-08-02 | 一种整流二极管芯片结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107403844B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108565293A (zh) * | 2018-05-17 | 2018-09-21 | 安徽省祁门县黄山电器有限责任公司 | 一种整流二极管芯片 |
CN109979990A (zh) * | 2019-02-28 | 2019-07-05 | 安徽省祁门县黄山电器有限责任公司 | 一种晶闸管芯片结终端结构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1012897A (ja) * | 1996-06-21 | 1998-01-16 | Hitachi Ltd | ガラス被覆半導体装置及びその製造方法 |
JP2000164851A (ja) * | 1998-11-26 | 2000-06-16 | Rohm Co Ltd | メサ型半導体装置 |
CN205194706U (zh) * | 2015-12-05 | 2016-04-27 | 宋晓彤 | 一种高耐压快恢复二极管芯片 |
CN206961835U (zh) * | 2017-08-02 | 2018-02-02 | 安徽省祁门县黄山电器有限责任公司 | 一种整流二极管芯片结构 |
-
2017
- 2017-08-02 CN CN201710649775.5A patent/CN107403844B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1012897A (ja) * | 1996-06-21 | 1998-01-16 | Hitachi Ltd | ガラス被覆半導体装置及びその製造方法 |
JP2000164851A (ja) * | 1998-11-26 | 2000-06-16 | Rohm Co Ltd | メサ型半導体装置 |
CN205194706U (zh) * | 2015-12-05 | 2016-04-27 | 宋晓彤 | 一种高耐压快恢复二极管芯片 |
CN206961835U (zh) * | 2017-08-02 | 2018-02-02 | 安徽省祁门县黄山电器有限责任公司 | 一种整流二极管芯片结构 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108565293A (zh) * | 2018-05-17 | 2018-09-21 | 安徽省祁门县黄山电器有限责任公司 | 一种整流二极管芯片 |
CN108565293B (zh) * | 2018-05-17 | 2024-06-21 | 黄山芯微电子股份有限公司 | 一种整流二极管芯片 |
CN109979990A (zh) * | 2019-02-28 | 2019-07-05 | 安徽省祁门县黄山电器有限责任公司 | 一种晶闸管芯片结终端结构 |
CN109979990B (zh) * | 2019-02-28 | 2024-01-23 | 黄山芯微电子股份有限公司 | 一种晶闸管芯片结终端结构 |
Also Published As
Publication number | Publication date |
---|---|
CN107403844B (zh) | 2023-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1505657B1 (en) | Vertical semiconductor device and manufacturing method thereof | |
US8119496B2 (en) | Semiconductor device and manufacturing method thereof | |
US9355858B2 (en) | Method of manufacturing semiconductor device | |
TWI669829B (zh) | 用於製作具有相較於其它區域為較厚的局部控制區域的薄半導體晶圓的方法和設備以及此晶圓 | |
CN107403844A (zh) | 一种整流二极管芯片结构及其制备方法 | |
CN206961835U (zh) | 一种整流二极管芯片结构 | |
JP5549532B2 (ja) | 半導体装置の製造方法 | |
JP5074093B2 (ja) | 半導体装置及びその製造方法 | |
US20110049668A1 (en) | Deep trench isolation structures between high voltage semiconductor devices and fabrication methods thereof | |
CN107768250B (zh) | 制备功率半导体器件的方法和功率半导体器件 | |
US20130221534A1 (en) | Through Silicon Via Layout Pattern | |
CN208189598U (zh) | 一种整流二极管芯片 | |
CN108565293B (zh) | 一种整流二极管芯片 | |
CN209804659U (zh) | 一种igbt芯片的产品结构 | |
CN209471970U (zh) | 一种低功耗的二极管芯片结构 | |
CN209896070U (zh) | 整流二极管芯片 | |
CN108962997A (zh) | 一种功率器件及其制作方法 | |
JP3514227B2 (ja) | 半導体素子 | |
CN103811537A (zh) | 一种大尺寸晶圆及其制备方法 | |
CN210926023U (zh) | 具有p型漂移区的gct芯片结构 | |
KR100505561B1 (ko) | 고내압 트랜지스터 제조방법 | |
US6168978B1 (en) | Method for producing a power semiconductor component on a two-sided substrate that blocks on both sides of the substrate | |
CN115548099A (zh) | 增强反向雪崩能力的半导体器件及制备方法 | |
JP2002528913A (ja) | 電力用半導体及び製造方法 | |
CN201360004Y (zh) | 台面型晶闸管浪涌抑制器芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 245000 No. 449 Xinxing Road, Qimen County, Anhui, Huangshan City Applicant after: Huangshan core Microelectronics Co.,Ltd. Address before: 245000 No. 449 Xinxing Road, Qimen County, Anhui, Huangshan City Applicant before: HUANGSHAN ELECTRIC APPLIANCE Co.,Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |