JP3514227B2 - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JP3514227B2 JP3514227B2 JP2000322610A JP2000322610A JP3514227B2 JP 3514227 B2 JP3514227 B2 JP 3514227B2 JP 2000322610 A JP2000322610 A JP 2000322610A JP 2000322610 A JP2000322610 A JP 2000322610A JP 3514227 B2 JP3514227 B2 JP 3514227B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- semiconductor
- region
- main surface
- inclined side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ベベル構造を有す
るトランジスタ、ダイオード等の半導体素子に関する。
るトランジスタ、ダイオード等の半導体素子に関する。
【０００２】
【従来の技術】ＰＮ接合が露出した側面を傾斜面とし、
このＰＮ接合から延びる空乏層を広がり易くした構造、
いわゆるベベル構造を有するトランジスタ等は公知であ
る。図１に示すように従来のベベル構造を有するトラン
ジスタの半導体基体１は、Ｎ＋形半導体から成るＮ＋形
コレクタ領域（第１のコレクタ領域）２と、Ｎ−形半導
体から成るＮ−形コレクタ（第２のコレクタ領域）３
と、Ｐ−形半導体から成るＰ−形ベース領域（第１のベ
ース領域）４と、Ｐ＋形半導体から成るＰ＋形ベース領
域（第２のベース領域）５と、Ｎ＋形半導体から成るエ
ミッタ領域６とを有する。この半導体基体１の第１の主
面７にコレクタ電極８が配置され、第２の主面９にベー
ス電極１０とエミッタ電極１１とが配置されている。半
導体基体１は第２の主面９側から第１の主面７側に向っ
て広がる傾斜側面１２と段部１３とを有し、傾斜側面１
２及び段部１３の上面に保護膜１４が形成されている。
段部１３はベベル構造を得るためのエッチングの溝の底
に相当する部分である。Ｎ −形コレクタ領域３とＰ−形
ベース領域４との間のＰＮ接合１５の端は傾斜側面１２
に露出し、Ｎ＋形コレクタ領域２とＮ−形コレクタ領域
３との境界も傾斜側面１２に露出している。
このＰＮ接合から延びる空乏層を広がり易くした構造、
いわゆるベベル構造を有するトランジスタ等は公知であ
る。図１に示すように従来のベベル構造を有するトラン
ジスタの半導体基体１は、Ｎ＋形半導体から成るＮ＋形
コレクタ領域（第１のコレクタ領域）２と、Ｎ−形半導
体から成るＮ−形コレクタ（第２のコレクタ領域）３
と、Ｐ−形半導体から成るＰ−形ベース領域（第１のベ
ース領域）４と、Ｐ＋形半導体から成るＰ＋形ベース領
域（第２のベース領域）５と、Ｎ＋形半導体から成るエ
ミッタ領域６とを有する。この半導体基体１の第１の主
面７にコレクタ電極８が配置され、第２の主面９にベー
ス電極１０とエミッタ電極１１とが配置されている。半
導体基体１は第２の主面９側から第１の主面７側に向っ
て広がる傾斜側面１２と段部１３とを有し、傾斜側面１
２及び段部１３の上面に保護膜１４が形成されている。
段部１３はベベル構造を得るためのエッチングの溝の底
に相当する部分である。Ｎ −形コレクタ領域３とＰ−形
ベース領域４との間のＰＮ接合１５の端は傾斜側面１２
に露出し、Ｎ＋形コレクタ領域２とＮ−形コレクタ領域
３との境界も傾斜側面１２に露出している。
【０００３】
【発明が解決しようとする課題】図１のトランジスタに
おいて、負電荷を有する保護膜１４によって傾斜側面１
２を被覆すると、ベベル部分の電界を有効に緩和するこ
とができ、耐圧向上効果が安定して得られることが期待
できる。これは、保護膜１４中に負電荷が含まれている
と、この保護膜１４による電界効果が作用し、ＰＮ接合
１５から延びる空乏層が更に広がり易くなるためであ
る。しかし、１５００〜１７００Ｖ以上の耐圧向上を図
るためには、保護膜１４中に負電荷を１×１０１２ｃｍ
−２程度の高濃度で含有させる必要があり、このような
保護膜１４を構成するための材料としては亜鉛や鉛を含
んだガラス以外に実用的な材料が無いのが実情である。
ところで、亜鉛や鉛を含んだガラスによって保護膜１４
を形成する場合には、８００℃以上の焼成工程を設ける
ことが必要になり、半導体素子の製造プロセスの自由度
が大きく制限される。また、保護膜１４に負電荷を多く
含めても空乏層の広がりがＮ＋形コレクタ領域２で制限
され、高耐圧化が阻害される。
おいて、負電荷を有する保護膜１４によって傾斜側面１
２を被覆すると、ベベル部分の電界を有効に緩和するこ
とができ、耐圧向上効果が安定して得られることが期待
できる。これは、保護膜１４中に負電荷が含まれている
と、この保護膜１４による電界効果が作用し、ＰＮ接合
１５から延びる空乏層が更に広がり易くなるためであ
る。しかし、１５００〜１７００Ｖ以上の耐圧向上を図
るためには、保護膜１４中に負電荷を１×１０１２ｃｍ
−２程度の高濃度で含有させる必要があり、このような
保護膜１４を構成するための材料としては亜鉛や鉛を含
んだガラス以外に実用的な材料が無いのが実情である。
ところで、亜鉛や鉛を含んだガラスによって保護膜１４
を形成する場合には、８００℃以上の焼成工程を設ける
ことが必要になり、半導体素子の製造プロセスの自由度
が大きく制限される。また、保護膜１４に負電荷を多く
含めても空乏層の広がりがＮ＋形コレクタ領域２で制限
され、高耐圧化が阻害される。
【０００４】そこで、本発明の目的は、保護膜の負電荷
の濃度の高い場合と低い場合との両方において比較的高
い耐圧を得ることができるベベル構造の半導体素子を提
供することにある。
の濃度の高い場合と低い場合との両方において比較的高
い耐圧を得ることができるベベル構造の半導体素子を提
供することにある。
【０００５】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、半導体基体と保護膜と
少なくとも第１及び第２の電極とを含み、前記半導体基
体は、少なくとも、第１導電形の第１の半導体領域と、
前記第１導電形を有し且つ前記第１の半導体領域よりも
低い不純物濃度を有して前記第１の半導体領域に隣接配
置されている第２の半導体領域と、前記第１導電形と反
対の第２の導電形を有して前記第２の半導体領域に隣接
配置された第３の半導体領域とを備え、前記半導体基体
は、互いに対向している第１及び第２の主面と傾斜側面
と段部とを有し、前記傾斜側面は前記第２の主面側から
前記第１の主面側に向かって広がるように形成され、前
記段部は前記傾斜側面の前記第１の主面側の端から前記
半導体基体の外周方向に延びるように形成され、前記傾
斜側面に連続する前記段部の主面は前記第１の主面と平
行な平坦面又は前記傾斜側面よりも緩い傾きを有する傾
斜又は湾曲面に形成され、前記第１の半導体領域は平面
的に見て前記第２の半導体領域に包囲されるように配置
され且つ前記傾斜側面及び前記段部の主面に露出しない
ように形成され、前記第２の半導体領域と前記第３の半
導体領域との間のＰＮ接合の端が前記傾斜側面に露出す
るように前記第２及び第３の半導体領域が形成され、前
記第２の主面の延長平面から前記段部の主面までの距離
（Ｌ1）が前記第２の主面から前記第１の半導体領域ま
での距離（Ｌ2）よりも大きく設定され、前記第１の半
導体領域と前記段部との間の最短距離（Ｌ4）及び前記
第１の半導体領域と前記傾斜側面との間の最短距離（Ｌ
6）が前記第１の半導体領域と前記第３の半導体領域と
の間の最短距離（Ｌ5）よりも大きく設定され、前記保
護膜は少なくとも前記傾斜側面に配置され、前記第１の
電極は少なくとも前記第１の半導体領域に接続され且つ
前記半導体基体の第１の主面に配置され、前記第２の電
極は、前記第３の半導体領域に接続され且つ前記半導体
基体の第２の主面に配置されていることを特徴とする半
導体素子に係わるものである。
目的を達成するための本発明は、半導体基体と保護膜と
少なくとも第１及び第２の電極とを含み、前記半導体基
体は、少なくとも、第１導電形の第１の半導体領域と、
前記第１導電形を有し且つ前記第１の半導体領域よりも
低い不純物濃度を有して前記第１の半導体領域に隣接配
置されている第２の半導体領域と、前記第１導電形と反
対の第２の導電形を有して前記第２の半導体領域に隣接
配置された第３の半導体領域とを備え、前記半導体基体
は、互いに対向している第１及び第２の主面と傾斜側面
と段部とを有し、前記傾斜側面は前記第２の主面側から
前記第１の主面側に向かって広がるように形成され、前
記段部は前記傾斜側面の前記第１の主面側の端から前記
半導体基体の外周方向に延びるように形成され、前記傾
斜側面に連続する前記段部の主面は前記第１の主面と平
行な平坦面又は前記傾斜側面よりも緩い傾きを有する傾
斜又は湾曲面に形成され、前記第１の半導体領域は平面
的に見て前記第２の半導体領域に包囲されるように配置
され且つ前記傾斜側面及び前記段部の主面に露出しない
ように形成され、前記第２の半導体領域と前記第３の半
導体領域との間のＰＮ接合の端が前記傾斜側面に露出す
るように前記第２及び第３の半導体領域が形成され、前
記第２の主面の延長平面から前記段部の主面までの距離
（Ｌ1）が前記第２の主面から前記第１の半導体領域ま
での距離（Ｌ2）よりも大きく設定され、前記第１の半
導体領域と前記段部との間の最短距離（Ｌ4）及び前記
第１の半導体領域と前記傾斜側面との間の最短距離（Ｌ
6）が前記第１の半導体領域と前記第３の半導体領域と
の間の最短距離（Ｌ5）よりも大きく設定され、前記保
護膜は少なくとも前記傾斜側面に配置され、前記第１の
電極は少なくとも前記第１の半導体領域に接続され且つ
前記半導体基体の第１の主面に配置され、前記第２の電
極は、前記第３の半導体領域に接続され且つ前記半導体
基体の第２の主面に配置されていることを特徴とする半
導体素子に係わるものである。
【０００６】なお、請求項２に示すように第１、第２及
び第３の半導体領域を第１及び第２のコレクタ領域及び
ベース領域とすることができる。
び第３の半導体領域を第１及び第２のコレクタ領域及び
ベース領域とすることができる。
【０００７】
【発明の効果】各請求項の発明によれば、第１の半導体
領域と傾斜側面及び段部主面との間に第２の半導体領域
が介在するので、第２及び第３の半導体領域間のＰＮ接
合に逆バイアス電圧が印加された時に、第１の半導体領
域及び段部に制限されずに空乏層が第２の半導体領域の
外周部分において第１の主面方向に広がることができ、
耐圧向上が良好に達成される。なお、この第２の半導体
領域の外周部分における第１の主面方向への空乏層の広
がりは、保護膜の負電荷の量の大小に無関係に生じるの
で、負電荷が少ない場合であっても耐圧向上を図ること
ができる。
領域と傾斜側面及び段部主面との間に第２の半導体領域
が介在するので、第２及び第３の半導体領域間のＰＮ接
合に逆バイアス電圧が印加された時に、第１の半導体領
域及び段部に制限されずに空乏層が第２の半導体領域の
外周部分において第１の主面方向に広がることができ、
耐圧向上が良好に達成される。なお、この第２の半導体
領域の外周部分における第１の主面方向への空乏層の広
がりは、保護膜の負電荷の量の大小に無関係に生じるの
で、負電荷が少ない場合であっても耐圧向上を図ること
ができる。
【０００８】
【実施形態】次に、図２〜図７を参照して本発明の実施
形態を説明する。
形態を説明する。
【０００９】
【第１の実施形態】図２に示す本発明の第１の実施形態
に従うベベル構造のトランジスタの半導体基体１は、第
１の半導体領域としてのＮ＋形（第１導電形）半導体か
ら成る第１のコレクタ領域２と、第２の半導体領域とし
てのＮ−形半導体から成る第２のコレクタ領域３と、第
３の半導体領域としてのＰ−形（第２導電形）半導体か
ら成る第１のベース領域４と、第４の半導体領域として
のＰ＋形半導体から成る第２のベース領域５と、第６の
半導体領域としてのＮ＋形半導体から成るエミッタ領域
６とを有する。第１のコレクタ領域２は第２のコレクタ
領域３よりも高い不純物濃度を有する。第２のベース領
域５は第１のベース領域４よりも高い不純物濃度を有す
る。また、Ｐ−形の第１のベース領域４のＰ形不純物濃
度はＮ−形の第２のコレクタ領域３のＮ形不純物濃度よ
りも高く設定されている。但し、第１のベース領域４の
不純物濃度を第２のコレクタ領域５の不純物濃度と同一
又はこれ以下にすることもできる。半導体基体１の第１
の主面７に第１及び第２のコレクタ領域２、３に接続さ
れるようにコレクタ電極８が配置され、第２の主面９に
ベース電極１０とエミッタ電極１１とが配置されてい
る。半導体基体１は第２の主面９側から第１の主面７側
に向って広がる傾斜側面１２と段部１３とを有し、この
傾斜側面１２及び段部１３の上面に保護膜１４が形成さ
れている。第２のコレクタ領域３と第１のベース領域４
との間のＰＮ接合１５の端は傾斜側面１２に露出してい
る。
に従うベベル構造のトランジスタの半導体基体１は、第
１の半導体領域としてのＮ＋形（第１導電形）半導体か
ら成る第１のコレクタ領域２と、第２の半導体領域とし
てのＮ−形半導体から成る第２のコレクタ領域３と、第
３の半導体領域としてのＰ−形（第２導電形）半導体か
ら成る第１のベース領域４と、第４の半導体領域として
のＰ＋形半導体から成る第２のベース領域５と、第６の
半導体領域としてのＮ＋形半導体から成るエミッタ領域
６とを有する。第１のコレクタ領域２は第２のコレクタ
領域３よりも高い不純物濃度を有する。第２のベース領
域５は第１のベース領域４よりも高い不純物濃度を有す
る。また、Ｐ−形の第１のベース領域４のＰ形不純物濃
度はＮ−形の第２のコレクタ領域３のＮ形不純物濃度よ
りも高く設定されている。但し、第１のベース領域４の
不純物濃度を第２のコレクタ領域５の不純物濃度と同一
又はこれ以下にすることもできる。半導体基体１の第１
の主面７に第１及び第２のコレクタ領域２、３に接続さ
れるようにコレクタ電極８が配置され、第２の主面９に
ベース電極１０とエミッタ電極１１とが配置されてい
る。半導体基体１は第２の主面９側から第１の主面７側
に向って広がる傾斜側面１２と段部１３とを有し、この
傾斜側面１２及び段部１３の上面に保護膜１４が形成さ
れている。第２のコレクタ領域３と第１のベース領域４
との間のＰＮ接合１５の端は傾斜側面１２に露出してい
る。
【００１０】図２のトランジスタは、第１のコレクタ領
域２の形状、及び傾斜側面１２の深さ即ち段部１３の高
さにおいて図１のトランジスタと相違している。即ち、
図２のトランジスタでは、Ｎ＋形の第１のコレクタ領域
２が半導体基体１の第１の主面７の中央に選択的に形成
されている。従って、第１のコレクタ領域２とこれより
も不純物濃度の低いＮ−形の第２のコレクタ領域３との
境界面が傾斜側面１２に露出しないで第１の主面７に露
出している。また、第１のコレクタ領域２は、平面的に
見てエミッタ領域６を内側に含むように形成され且つＰ
＋形の第２のベース領域５に含まれるように形成されて
いる。この第１のコレクタ領域２は出発母材としてのＮ
−形の第２のコレクタ領域３の中にＮ形不純物を選択的
に導入したものから成り、第１の主面７から第２の主面
９に向って徐々に低くなる不純物濃度分布を有する。一
方、Ｎ−形の第２のコレクタ領域３の不純物濃度は半導
体基体１の厚み方向及び面方向（水平方向）においてほ
ぼ均一である。このため、第１のコレクタ領域２と第２
のコレクタ領域３の界面は、半導体基体１の厚み方向に
おいて不純物濃度が増加し始める部分として認識でき
る。
域２の形状、及び傾斜側面１２の深さ即ち段部１３の高
さにおいて図１のトランジスタと相違している。即ち、
図２のトランジスタでは、Ｎ＋形の第１のコレクタ領域
２が半導体基体１の第１の主面７の中央に選択的に形成
されている。従って、第１のコレクタ領域２とこれより
も不純物濃度の低いＮ−形の第２のコレクタ領域３との
境界面が傾斜側面１２に露出しないで第１の主面７に露
出している。また、第１のコレクタ領域２は、平面的に
見てエミッタ領域６を内側に含むように形成され且つＰ
＋形の第２のベース領域５に含まれるように形成されて
いる。この第１のコレクタ領域２は出発母材としてのＮ
−形の第２のコレクタ領域３の中にＮ形不純物を選択的
に導入したものから成り、第１の主面７から第２の主面
９に向って徐々に低くなる不純物濃度分布を有する。一
方、Ｎ−形の第２のコレクタ領域３の不純物濃度は半導
体基体１の厚み方向及び面方向（水平方向）においてほ
ぼ均一である。このため、第１のコレクタ領域２と第２
のコレクタ領域３の界面は、半導体基体１の厚み方向に
おいて不純物濃度が増加し始める部分として認識でき
る。
【００１１】半導体基体１の第２の主面９の仮想延長平
面から段部１３のほぼ平坦な上面までの最短距離である
第１の距離Ｌ1 は、第２の主面９から第１のコレクタ領
域２までの最短距離である第２の距離Ｌ2 よりも大きく
設定されている。即ち、複数の半導体素子を１枚の半導
体ウエハから形成する際に、素子間分離のための溝をエ
ッチングによって第１のコレクタ領域２よりも深く形成
する。このエッチングによって形成された溝の底を切断
すると、図２の段部１３が得られる。この実施形態で
は、第１のコレクタ領域２の深さと段部１３の高さとの
差Ｌ3 即ち第１の距離Ｌ1 と第２の距離Ｌ2 との差Ｌ3
は約１００μｍに設定されている。また、段部１３の最
内周端と第１のコレクタ領域２との間の最短距離である
第４の距離Ｌ4 は第１のコレクタ領域２と第１のベース
領域３との間の最短距離である第５の距離Ｌ5 よりも大
きい５０μｍ以上に設定することが望ましい。また、傾
斜側面１２と第１のコレクタ領域２との間の最短距離で
ある第６の距離Ｌ6 は第５の距離Ｌ5 よりも大きいこと
が望ましい。
面から段部１３のほぼ平坦な上面までの最短距離である
第１の距離Ｌ1 は、第２の主面９から第１のコレクタ領
域２までの最短距離である第２の距離Ｌ2 よりも大きく
設定されている。即ち、複数の半導体素子を１枚の半導
体ウエハから形成する際に、素子間分離のための溝をエ
ッチングによって第１のコレクタ領域２よりも深く形成
する。このエッチングによって形成された溝の底を切断
すると、図２の段部１３が得られる。この実施形態で
は、第１のコレクタ領域２の深さと段部１３の高さとの
差Ｌ3 即ち第１の距離Ｌ1 と第２の距離Ｌ2 との差Ｌ3
は約１００μｍに設定されている。また、段部１３の最
内周端と第１のコレクタ領域２との間の最短距離である
第４の距離Ｌ4 は第１のコレクタ領域２と第１のベース
領域３との間の最短距離である第５の距離Ｌ5 よりも大
きい５０μｍ以上に設定することが望ましい。また、傾
斜側面１２と第１のコレクタ領域２との間の最短距離で
ある第６の距離Ｌ6 は第５の距離Ｌ5 よりも大きいこと
が望ましい。
【００１２】図２の実施形態では、傾斜側面１２を覆う
保護膜１４として負電荷濃度が３×１０１１ｃｍ−２程
度と比較的低いポリイミド樹脂が使用されている。この
ポリイミド樹脂から成る保護膜１４は、ガラス系保護膜
よりも低い温度で形成することができる。なお、保護膜
１４は傾斜側面１２のみならず段部１３の表面及び第２
の主面９にも形成されている。第１の主面７に配置され
た第１の電極としてのコレクタ電極８は第１及び第２の
コレクタ領域２、３に接続されている。第２の主面９に
配置された第２の電極としてのベース電極１０は第２の
ベース領域５に接続されている。エミッタ電極１１は第
２の主面９においてエミッタ領域６に接続されている。
ベ−ス電極１０及びエミッタ電極１１は、べベル構造の
溝及び保護膜１４を形成する前に形成されている。
保護膜１４として負電荷濃度が３×１０１１ｃｍ−２程
度と比較的低いポリイミド樹脂が使用されている。この
ポリイミド樹脂から成る保護膜１４は、ガラス系保護膜
よりも低い温度で形成することができる。なお、保護膜
１４は傾斜側面１２のみならず段部１３の表面及び第２
の主面９にも形成されている。第１の主面７に配置され
た第１の電極としてのコレクタ電極８は第１及び第２の
コレクタ領域２、３に接続されている。第２の主面９に
配置された第２の電極としてのベース電極１０は第２の
ベース領域５に接続されている。エミッタ電極１１は第
２の主面９においてエミッタ領域６に接続されている。
ベ−ス電極１０及びエミッタ電極１１は、べベル構造の
溝及び保護膜１４を形成する前に形成されている。
【００１３】本実施形態は次の効果を有する。
（１） 第１のコレクタ領域２が第２のコレクタ領域３
に平面的に見て包囲されるように形成され且つ第１の距
離Ｌ1 が第２の距離Ｌ2 より大きく且つ第４及び第６の
距離Ｌ4 、Ｌ6 が第５の距離Ｌ5 よりも大きいので、Ｐ
Ｎ接合１５に逆バイアス電圧が印加した時に生じる空乏
層が、第１のコレクタ領域２及び段部１３に制限されず
に良好に広がる。このため、傾斜側面１２における電界
集中を効果的に緩和して高水準に耐圧を向上させること
ができる。即ち、本実施形態において保護膜１４の負の
電荷が比較的少ない場合には、図４（Ａ）で破線で示す
ように空乏層１６がＮ−形の第２のコレクタ領域３の周
辺部分において下方に広がり、傾斜側面１２におけるブ
レークダウンを抑制する。これに対して図１の従来のト
ランジスタにおいて負電荷が比較的少ない場合には、図
５（Ａ）に示すようにＰ−の第１のベース領域４側には
空乏層１６が良好に広がるが、Ｎ − 側の第２のコレクタ
領域３においては空乏層１６の広がりが制限され、耐圧
向上を十分に達成することができない。本実施形態のト
ランジスタにおいて保護膜１４の負電荷が図４（Ａ）の
場合よりも多くなると、図４（Ｂ）に示すようにＰ−形
の第１のベース領域４の傾斜側面１２における空乏層１
６の広がりが制限されるが、Ｎ−の第２のコレクタ領域
３の傾斜側面１２において空乏層１６が良好に広がり、
耐圧向上を高水準に達成することができる。要するに、
本実施形態によれば、保護膜１４の負電荷の量の変化に
拘らず、傾斜側面１２の耐圧向上を良好に達成すること
ができる。これに対して図１の従来のトランジスタで保
護膜１４の負電荷が図４（Ｂ）の場合と同様に多くなる
と、図５（Ｂ）に示すようにＰ−形の第１のベース領域
４の傾斜側面１２における空乏層１６の広がりが制限さ
れるのみでなく、Ｎ−形の第２のコレクタ領域３におけ
る空乏層１６の広がりも制限され、耐圧向上を高水準に
達成することができない。 （２） ポリイミド樹脂等の非ガラス系材料は高温の焼
成工程を必要としないので、半導体素子の製造プロセス
の自由度が高くなり、高効率、多機能の半導体素子の実
現、生産性の向上、コストの削減等が可能になる。即
ち、ガラス系材料によって保護膜１４を形成した場合に
は高温のガラス焼成工程を必要とするため、このガラス
焼成温度よりも融点の低い金属（例えばＡｌ）から成る
ベ−ス電極１０等の形成は、溝の形成、保護膜１４の形
成、焼成工程を終えた後に行う必要がある。メサ溝が形
成されて凹凸の生じたウエハに金属膜を良好に形成する
ことは、一般に困難である。一方、本実施形態では保護
膜１４を形成するための焼成温度がベ−ス電極１０等を
構成する金属膜の溶融温度よりも低いため、平坦なウエ
ハの状態で金属膜を良好に形成した後に、溝の形成、保
護膜１４の形成、焼成工程を施すことができる。このた
め、微細な配線パタ−ンを備えた高効率、多機能の半導
体素子を形成することが可能になる。 （３） 第１のコレクタ領域２は平面的に見てエミッタ
領域６を含むように形成されているので、トランジスタ
作用を妨害しないで耐圧向上を図ることができる。
に平面的に見て包囲されるように形成され且つ第１の距
離Ｌ1 が第２の距離Ｌ2 より大きく且つ第４及び第６の
距離Ｌ4 、Ｌ6 が第５の距離Ｌ5 よりも大きいので、Ｐ
Ｎ接合１５に逆バイアス電圧が印加した時に生じる空乏
層が、第１のコレクタ領域２及び段部１３に制限されず
に良好に広がる。このため、傾斜側面１２における電界
集中を効果的に緩和して高水準に耐圧を向上させること
ができる。即ち、本実施形態において保護膜１４の負の
電荷が比較的少ない場合には、図４（Ａ）で破線で示す
ように空乏層１６がＮ−形の第２のコレクタ領域３の周
辺部分において下方に広がり、傾斜側面１２におけるブ
レークダウンを抑制する。これに対して図１の従来のト
ランジスタにおいて負電荷が比較的少ない場合には、図
５（Ａ）に示すようにＰ−の第１のベース領域４側には
空乏層１６が良好に広がるが、Ｎ − 側の第２のコレクタ
領域３においては空乏層１６の広がりが制限され、耐圧
向上を十分に達成することができない。本実施形態のト
ランジスタにおいて保護膜１４の負電荷が図４（Ａ）の
場合よりも多くなると、図４（Ｂ）に示すようにＰ−形
の第１のベース領域４の傾斜側面１２における空乏層１
６の広がりが制限されるが、Ｎ−の第２のコレクタ領域
３の傾斜側面１２において空乏層１６が良好に広がり、
耐圧向上を高水準に達成することができる。要するに、
本実施形態によれば、保護膜１４の負電荷の量の変化に
拘らず、傾斜側面１２の耐圧向上を良好に達成すること
ができる。これに対して図１の従来のトランジスタで保
護膜１４の負電荷が図４（Ｂ）の場合と同様に多くなる
と、図５（Ｂ）に示すようにＰ−形の第１のベース領域
４の傾斜側面１２における空乏層１６の広がりが制限さ
れるのみでなく、Ｎ−形の第２のコレクタ領域３におけ
る空乏層１６の広がりも制限され、耐圧向上を高水準に
達成することができない。 （２） ポリイミド樹脂等の非ガラス系材料は高温の焼
成工程を必要としないので、半導体素子の製造プロセス
の自由度が高くなり、高効率、多機能の半導体素子の実
現、生産性の向上、コストの削減等が可能になる。即
ち、ガラス系材料によって保護膜１４を形成した場合に
は高温のガラス焼成工程を必要とするため、このガラス
焼成温度よりも融点の低い金属（例えばＡｌ）から成る
ベ−ス電極１０等の形成は、溝の形成、保護膜１４の形
成、焼成工程を終えた後に行う必要がある。メサ溝が形
成されて凹凸の生じたウエハに金属膜を良好に形成する
ことは、一般に困難である。一方、本実施形態では保護
膜１４を形成するための焼成温度がベ−ス電極１０等を
構成する金属膜の溶融温度よりも低いため、平坦なウエ
ハの状態で金属膜を良好に形成した後に、溝の形成、保
護膜１４の形成、焼成工程を施すことができる。このた
め、微細な配線パタ−ンを備えた高効率、多機能の半導
体素子を形成することが可能になる。 （３） 第１のコレクタ領域２は平面的に見てエミッタ
領域６を含むように形成されているので、トランジスタ
作用を妨害しないで耐圧向上を図ることができる。
【００１４】
【第２の実施形態】次に、図６に示す第２の実施形態の
トランジスタを説明する。但し、図６において図２と実
質的に同一の部分には同一の符号を付してその説明を省
略する。
トランジスタを説明する。但し、図６において図２と実
質的に同一の部分には同一の符号を付してその説明を省
略する。
【００１５】図６のトランジスタは、図２のトランジス
タにＮ＋形の第３のコレクタ領域２０を付加し、この他
は図２と同一に構成したものである。第３のコレクタ領
域２０は第１の主面７を基準にして第１のコレクタ領域
２及び段部１３の高さよりも浅く形成され且つ第１のコ
レクタ領域２を平面的に見て囲むように配置されてい
る。従って、Ｎ−形の第２のコレクタ領域３の外周側部
分は第３のコレクタ領域２０を介してコレクタ電極８に
接続されている。
タにＮ＋形の第３のコレクタ領域２０を付加し、この他
は図２と同一に構成したものである。第３のコレクタ領
域２０は第１の主面７を基準にして第１のコレクタ領域
２及び段部１３の高さよりも浅く形成され且つ第１のコ
レクタ領域２を平面的に見て囲むように配置されてい
る。従って、Ｎ−形の第２のコレクタ領域３の外周側部
分は第３のコレクタ領域２０を介してコレクタ電極８に
接続されている。
【００１６】図６のトランジスタにおいても第１のコレ
クタ領域２及び段部１３は図２と同一に形成されている
ので、図２のトランジスタと同一の効果を得ることがで
きる。また、第３のコレクタ領域２０によってコレクタ
抵抗を図２のそれよりも低くすることができる。
クタ領域２及び段部１３は図２と同一に形成されている
ので、図２のトランジスタと同一の効果を得ることがで
きる。また、第３のコレクタ領域２０によってコレクタ
抵抗を図２のそれよりも低くすることができる。
【００１７】
【第３の実施形態】次に、図７に示す第３の実施形態の
ダイオードを説明する。但し、図７において図２と実質
的に同一の部分には同一の符号を付して説明を省略す
る。図７のダイオードの半導体基体１ａは、第１の半導
体領域としてのＮ＋ 形の第１のカソード領域２ａと第
２の半導体領域としてのＮ−形の第２のカソード領域３
ａと第３の半導体領域としてのＰ−形の第１のアノード
領域４ａと第４の半導体領域としてのＰ＋形の第２のア
ノード領域５ａとから成る。半導体基体１ａの第１の主
面７には第１及び第２のカソード領域２ａ、３ａに接続
されたカソード電極８ａが設けられている。第２の主面
９には第２のアノード領域５ａに接続されたアノード電
極１０ａが設けられている。図７の領域２ａ、３ａ、４
ａ、５ａは図２の領域２、３、４、５と実質的に同一に
形成され、実質的に同一の機能を有する。
ダイオードを説明する。但し、図７において図２と実質
的に同一の部分には同一の符号を付して説明を省略す
る。図７のダイオードの半導体基体１ａは、第１の半導
体領域としてのＮ＋ 形の第１のカソード領域２ａと第
２の半導体領域としてのＮ−形の第２のカソード領域３
ａと第３の半導体領域としてのＰ−形の第１のアノード
領域４ａと第４の半導体領域としてのＰ＋形の第２のア
ノード領域５ａとから成る。半導体基体１ａの第１の主
面７には第１及び第２のカソード領域２ａ、３ａに接続
されたカソード電極８ａが設けられている。第２の主面
９には第２のアノード領域５ａに接続されたアノード電
極１０ａが設けられている。図７の領域２ａ、３ａ、４
ａ、５ａは図２の領域２、３、４、５と実質的に同一に
形成され、実質的に同一の機能を有する。
【００１８】図７において領域２ａ．３ａ、４ａ、５ａ
が基体１ａの傾斜側面１２及び段部１３に対して図２と
同様に配置されているので、図２と同様な効果を得るこ
とができる。なお、ダイオードにおいても図６の第３の
コレクタ領域２０に相当する位置にＮ＋形の第３のカソ
ード領域を設けることができる。
が基体１ａの傾斜側面１２及び段部１３に対して図２と
同様に配置されているので、図２と同様な効果を得るこ
とができる。なお、ダイオードにおいても図６の第３の
コレクタ領域２０に相当する位置にＮ＋形の第３のカソ
ード領域を設けることができる。
【００１９】
【変形例】本発明は上述の実施形態に限定されるもので
なく、例えば次の変形が可能なものである。 （１） 各半導体領域２〜６、２ａ〜５ａの導電形を反
対にすることができる。 （２） 段部１３の上面は傾斜側面１２よりも傾きの小
さい傾斜面又は湾曲面であってもよい。 （３） エミッタ領域６を多数に分割するか又は櫛歯状
に形成することができる。 （４） 第２のベース領域５をベース電極１０の下に限
定的に設けること、又は省くことができる。 （５） 保護膜１４は、ガラス系材料に比べて焼成温度
の低い樹脂であれば良いので、ポリイミド樹脂以外の樹
脂で形成することもできる。この場合、負電荷の量は樹
脂に含有させる金属イオンの濃度を変化させることによ
り制御できる。
なく、例えば次の変形が可能なものである。 （１） 各半導体領域２〜６、２ａ〜５ａの導電形を反
対にすることができる。 （２） 段部１３の上面は傾斜側面１２よりも傾きの小
さい傾斜面又は湾曲面であってもよい。 （３） エミッタ領域６を多数に分割するか又は櫛歯状
に形成することができる。 （４） 第２のベース領域５をベース電極１０の下に限
定的に設けること、又は省くことができる。 （５） 保護膜１４は、ガラス系材料に比べて焼成温度
の低い樹脂であれば良いので、ポリイミド樹脂以外の樹
脂で形成することもできる。この場合、負電荷の量は樹
脂に含有させる金属イオンの濃度を変化させることによ
り制御できる。
【図１】従来のベベル構造のトランジスタを示す断面図
である。
である。
【図２】本発明の第１の実施形態のトランジスタを示す
断面図である。
断面図である。
【図３】図２の半導体基体の底面を示す底面図である。
【図４】図２のトランジスタの一部における空乏層の広
がりを示す断面図である。
がりを示す断面図である。
【図５】図１の従来のトランジスタの一部における空乏
層の広がりを示す断面図である。
層の広がりを示す断面図である。
【図６】第２の実施形態のトランジスタを示す断面図で
ある。
ある。
【図７】本発明の第３の実施形態に従うダイオードを示
す断面図である。
す断面図である。
２ 第１のコレクタ領域
３ 第２のコレクタ領域
４ 第１のベース領域
５ 第２のベース領域
６ エミッタ領域
１２ 傾斜側面
１３ 段部
１４ 保護膜
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/33 - 21/331
H01L 29/68 - 29/737
H01L 29/86 - 29/96
Claims (2)
- 【請求項１】 半導体基体と保護膜と少なくとも第１及
び第２の電極とを含み、 前記半導体基体は、少なくとも、第１導電形の第１の半
導体領域と、前記第１導電形を有し且つ前記第１の半導
体領域よりも低い不純物濃度を有して前記第１の半導体
領域に隣接配置されている第２の半導体領域と、前記第
１導電形と反対の第２の導電形を有して前記第２の半導
体領域に隣接配置された第３の半導体領域とを備え、 前記半導体基体は、互いに対向している第１及び第２の
主面と傾斜側面と段部とを有し、 前記傾斜側面は前記第２の主面側から前記第１の主面側
に向かって広がるように形成され、 前記段部は前記傾斜側面の前記第１の主面側の端から前
記半導体基体の外周方向に延びるように形成され、 前記傾斜側面に連続する前記段部の主面は前記第１の主
面と平行な平坦面又は前記傾斜側面よりも緩い傾きを有
する傾斜又は湾曲面に形成され、 前記第１の半導体領域は平面的に見て前記第２の半導体
領域に包囲されるように配置され且つ前記傾斜側面及び
前記段部の主面に露出しないように形成され、 前記第２の半導体領域と前記第３の半導体領域との間の
ＰＮ接合の端が前記傾斜側面に露出するように前記第２
及び第３の半導体領域が形成され、 前記第２の主面の延長平面から前記段部の主面までの距
離（Ｌ1）が前記第２の主面から前記第１の半導体領域
までの距離（Ｌ2）よりも大きく設定され、 前記第１の半導体領域と前記段部との間の最短距離（Ｌ
4）及び前記第１の半導体領域と前記傾斜側面との間の
最短距離（Ｌ6）が前記第１の半導体領域と前記第３の
半導体領域との間の最短距離（Ｌ5）よりも大きく設定
され、 前記保護膜は少なくとも前記傾斜側面に配置され、 前記第１の電極は少なくとも前記第１の半導体領域に接
続され且つ前記半導体基体の第１の主面に配置され、 前記第２の電極は、前記第３の半導体領域に接続され且
つ前記半導体基体の第２の主面に配置されていることを
特徴とする半導体素子。 - 【請求項２】 前記半導体素子はトランジスタであり、
前記第１及び第２の半導体領域は第１及び第２のコレク
タ領域であり、前記第３の半導体領域はベ−ス領域であ
ることを特徴とする請求項1記載の半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000322610A JP3514227B2 (ja) | 2000-10-23 | 2000-10-23 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000322610A JP3514227B2 (ja) | 2000-10-23 | 2000-10-23 | 半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134523A JP2002134523A (ja) | 2002-05-10 |
| JP3514227B2 true JP3514227B2 (ja) | 2004-03-31 |
Family
ID=18800459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000322610A Expired - Fee Related JP3514227B2 (ja) | 2000-10-23 | 2000-10-23 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3514227B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5074172B2 (ja) | 2007-12-21 | 2012-11-14 | オンセミコンダクター・トレーディング・リミテッド | メサ型半導体装置及びその製造方法 |
| JP2009158589A (ja) * | 2007-12-25 | 2009-07-16 | Sanyo Electric Co Ltd | メサ型半導体装置及びその製造方法 |
| TW200933899A (en) | 2008-01-29 | 2009-08-01 | Sanyo Electric Co | Mesa type semiconductor device and method for making the same |
-
2000
- 2000-10-23 JP JP2000322610A patent/JP3514227B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002134523A (ja) | 2002-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4412242A (en) | Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions | |
| US4831424A (en) | Insulated gate semiconductor device with back-to-back diodes | |
| US4399449A (en) | Composite metal and polysilicon field plate structure for high voltage semiconductor devices | |
| US6404033B1 (en) | Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication | |
| JPH0682680B2 (ja) | 高電圧半導体装置 | |
| EP0232510B1 (en) | Semiconductor device having a plane junction with autopassivating termination | |
| US6876034B2 (en) | Semiconductor device having active grooves | |
| JPH05198816A (ja) | 半導体装置 | |
| US10978580B2 (en) | Insulated gate bipolar transistor and diode | |
| US5939769A (en) | Bipolar power transistor with high collector breakdown voltage and related manufacturing process | |
| US4484214A (en) | pn Junction device with glass moats and a channel stopper region of greater depth than the base pn junction depth | |
| GB2082836A (en) | Corrugated semiconductor devices | |
| JP6911373B2 (ja) | 半導体装置 | |
| US5592026A (en) | Integrated structure pad assembly for lead bonding | |
| JP3514227B2 (ja) | 半導体素子 | |
| US4450469A (en) | Mesa type semiconductor device with guard ring | |
| US5557125A (en) | Dielectrically isolated semiconductor devices having improved characteristics | |
| JP2004303927A (ja) | 半導体素子 | |
| JP3180672B2 (ja) | 半導体装置 | |
| US20240072110A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JPH0551184B2 (ja) | ||
| WO2021049351A1 (ja) | 半導体装置 | |
| KR100505561B1 (ko) | 고내압 트랜지스터 제조방법 | |
| JPH06291321A (ja) | 電界効果トランジスタ | |
| JPS6244430B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040106 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |