JP3514227B2 - 半導体素子 - Google Patents

半導体素子

Info

Publication number
JP3514227B2
JP3514227B2 JP2000322610A JP2000322610A JP3514227B2 JP 3514227 B2 JP3514227 B2 JP 3514227B2 JP 2000322610 A JP2000322610 A JP 2000322610A JP 2000322610 A JP2000322610 A JP 2000322610A JP 3514227 B2 JP3514227 B2 JP 3514227B2
Authority
JP
Japan
Prior art keywords
semiconductor region
semiconductor
region
main surface
inclined side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000322610A
Other languages
English (en)
Other versions
JP2002134523A (ja
Inventor
克行 鳥居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2000322610A priority Critical patent/JP3514227B2/ja
Publication of JP2002134523A publication Critical patent/JP2002134523A/ja
Application granted granted Critical
Publication of JP3514227B2 publication Critical patent/JP3514227B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ベベル構造を有す
るトランジスタ、ダイオード等の半導体素子に関する。
【0002】
【従来の技術】PN接合が露出した側面を傾斜面とし、
このPN接合から延びる空乏層を広がり易くした構造、
いわゆるベベル構造を有するトランジスタ等は公知であ
る。図1に示すように従来のベベル構造を有するトラン
ジスタの半導体基体1は、N形半導体から成るN
コレクタ領域(第1のコレクタ領域)2と、N形半導
体から成るN形コレクタ(第2のコレクタ領域)3
と、P形半導体から成るP形ベース領域(第1のベ
ース領域)4と、P形半導体から成るP形ベース領
域(第2のベース領域)5と、N形半導体から成るエ
ミッタ領域6とを有する。この半導体基体1の第1の主
面7にコレクタ電極8が配置され、第2の主面9にベー
ス電極10とエミッタ電極11とが配置されている。半
導体基体1は第2の主面9側から第1の主面7側に向っ
て広がる傾斜側面12と段部13とを有し、傾斜側面1
2及び段部13の上面に保護膜14が形成されている。
段部13はベベル構造を得るためのエッチングの溝の底
に相当する部分である。N 形コレクタ領域3とP
ベース領域4との間のPN接合15の端は傾斜側面12
に露出し、N形コレクタ領域2とN形コレクタ領域
3との境界も傾斜側面12に露出している。
【0003】
【発明が解決しようとする課題】図1のトランジスタに
おいて、負電荷を有する保護膜14によって傾斜側面1
2を被覆すると、ベベル部分の電界を有効に緩和するこ
とができ、耐圧向上効果が安定して得られることが期待
できる。これは、保護膜14中に負電荷が含まれている
と、この保護膜14による電界効果が作用し、PN接合
15から延びる空乏層が更に広がり易くなるためであ
る。しかし、1500〜1700V以上の耐圧向上を図
るためには、保護膜14中に負電荷を1×1012cm
−2程度の高濃度で含有させる必要があり、このような
保護膜14を構成するための材料としては亜鉛や鉛を含
んだガラス以外に実用的な材料が無いのが実情である。
ところで、亜鉛や鉛を含んだガラスによって保護膜14
を形成する場合には、800℃以上の焼成工程を設ける
ことが必要になり、半導体素子の製造プロセスの自由度
が大きく制限される。また、保護膜14に負電荷を多く
含めても空乏層の広がりがN形コレクタ領域2で制限
され、高耐圧化が阻害される。
【0004】そこで、本発明の目的は、保護膜の負電荷
の濃度の高い場合と低い場合との両方において比較的高
い耐圧を得ることができるベベル構造の半導体素子を提
供することにある。
【0005】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、半導体基体と保護膜と
少なくとも第1及び第2の電極とを含み、前記半導体基
体は、少なくとも、第1導電形の第1の半導体領域と、
前記第1導電形を有し且つ前記第1の半導体領域よりも
低い不純物濃度を有して前記第1の半導体領域に隣接配
置されている第2の半導体領域と、前記第1導電形と反
対の第2の導電形を有して前記第2の半導体領域に隣接
配置された第3の半導体領域とを備え、前記半導体基体
は、互いに対向している第1及び第2の主面と傾斜側面
と段部とを有し、前記傾斜側面は前記第2の主面側から
前記第1の主面側に向かって広がるように形成され、前
記段部は前記傾斜側面の前記第1の主面側の端から前記
半導体基体の外周方向に延びるように形成され、前記傾
斜側面に連続する前記段部の主面は前記第1の主面と平
行な平坦面又は前記傾斜側面よりも緩い傾きを有する傾
斜又は湾曲面に形成され、前記第1の半導体領域は平面
的に見て前記第2の半導体領域に包囲されるように配置
され且つ前記傾斜側面及び前記段部の主面に露出しない
ように形成され、前記第2の半導体領域と前記第3の半
導体領域との間のPN接合の端が前記傾斜側面に露出す
るように前記第2及び第3の半導体領域が形成され、前
記第2の主面の延長平面から前記段部の主面までの距離
(L1)が前記第2の主面から前記第1の半導体領域ま
での距離(L2)よりも大きく設定され、前記第1の半
導体領域と前記段部との間の最短距離(L4)及び前記
第1の半導体領域と前記傾斜側面との間の最短距離(L
6)が前記第1の半導体領域と前記第3の半導体領域と
の間の最短距離(L5)よりも大きく設定され、前記保
護膜は少なくとも前記傾斜側面に配置され、前記第1の
電極は少なくとも前記第1の半導体領域に接続され且つ
前記半導体基体の第1の主面に配置され、前記第2の電
極は、前記第3の半導体領域に接続され且つ前記半導体
基体の第2の主面に配置されていることを特徴とする半
導体素子に係わるものである。
【0006】なお、請求項2に示すように第1、第2及
び第3の半導体領域を第1及び第2のコレクタ領域及び
ベース領域とすることができる。
【0007】
【発明の効果】各請求項の発明によれば、第1の半導体
領域と傾斜側面及び段部主面との間に第2の半導体領域
が介在するので、第2及び第3の半導体領域間のPN接
合に逆バイアス電圧が印加された時に、第1の半導体領
域及び段部に制限されずに空乏層が第2の半導体領域の
外周部分において第1の主面方向に広がることができ、
耐圧向上が良好に達成される。なお、この第2の半導体
領域の外周部分における第1の主面方向への空乏層の広
がりは、保護膜の負電荷の量の大小に無関係に生じるの
で、負電荷が少ない場合であっても耐圧向上を図ること
ができる。
【0008】
【実施形態】次に、図2〜図7を参照して本発明の実施
形態を説明する。
【0009】
【第1の実施形態】図2に示す本発明の第1の実施形態
に従うベベル構造のトランジスタの半導体基体1は、第
1の半導体領域としてのN形(第1導電形)半導体か
ら成る第1のコレクタ領域2と、第2の半導体領域とし
てのN形半導体から成る第2のコレクタ領域3と、第
3の半導体領域としてのP形(第2導電形)半導体か
ら成る第1のベース領域4と、第4の半導体領域として
のP形半導体から成る第2のベース領域5と、第6の
半導体領域としてのN形半導体から成るエミッタ領域
6とを有する。第1のコレクタ領域2は第2のコレクタ
領域3よりも高い不純物濃度を有する。第2のベース領
域5は第1のベース領域4よりも高い不純物濃度を有す
る。また、P形の第1のベース領域4のP形不純物濃
度はN形の第2のコレクタ領域3のN形不純物濃度よ
りも高く設定されている。但し、第1のベース領域4の
不純物濃度を第2のコレクタ領域5の不純物濃度と同一
又はこれ以下にすることもできる。半導体基体1の第1
の主面7に第1及び第2のコレクタ領域2、3に接続さ
れるようにコレクタ電極8が配置され、第2の主面9に
ベース電極10とエミッタ電極11とが配置されてい
る。半導体基体1は第2の主面9側から第1の主面7側
に向って広がる傾斜側面12と段部13とを有し、この
傾斜側面12及び段部13の上面に保護膜14が形成さ
れている。第2のコレクタ領域3と第1のベース領域4
との間のPN接合15の端は傾斜側面12に露出してい
る。
【0010】図2のトランジスタは、第1のコレクタ領
域2の形状、及び傾斜側面12の深さ即ち段部13の高
さにおいて図1のトランジスタと相違している。即ち、
図2のトランジスタでは、N形の第1のコレクタ領域
2が半導体基体1の第1の主面7の中央に選択的に形成
されている。従って、第1のコレクタ領域2とこれより
も不純物濃度の低いN形の第2のコレクタ領域3との
境界面が傾斜側面12に露出しないで第1の主面7に露
出している。また、第1のコレクタ領域2は、平面的に
見てエミッタ領域6を内側に含むように形成され且つP
形の第2のベース領域5に含まれるように形成されて
いる。この第1のコレクタ領域2は出発母材としてのN
形の第2のコレクタ領域3の中にN形不純物を選択的
に導入したものから成り、第1の主面7から第2の主面
9に向って徐々に低くなる不純物濃度分布を有する。一
方、N形の第2のコレクタ領域3の不純物濃度は半導
体基体1の厚み方向及び面方向(水平方向)においてほ
ぼ均一である。このため、第1のコレクタ領域2と第2
のコレクタ領域3の界面は、半導体基体1の厚み方向に
おいて不純物濃度が増加し始める部分として認識でき
る。
【0011】半導体基体1の第2の主面9の仮想延長平
面から段部13のほぼ平坦な上面までの最短距離である
第1の距離L1 は、第2の主面9から第1のコレクタ領
域2までの最短距離である第2の距離L2 よりも大きく
設定されている。即ち、複数の半導体素子を1枚の半導
体ウエハから形成する際に、素子間分離のための溝をエ
ッチングによって第1のコレクタ領域2よりも深く形成
する。このエッチングによって形成された溝の底を切断
すると、図2の段部13が得られる。この実施形態で
は、第1のコレクタ領域2の深さと段部13の高さとの
差L3 即ち第1の距離L1 と第2の距離L2 との差L3
は約100μmに設定されている。また、段部13の最
内周端と第1のコレクタ領域2との間の最短距離である
第4の距離L4 は第1のコレクタ領域2と第1のベース
領域3との間の最短距離である第5の距離L5 よりも大
きい50μm以上に設定することが望ましい。また、傾
斜側面12と第1のコレクタ領域2との間の最短距離で
ある第6の距離L6 は第5の距離L5 よりも大きいこと
が望ましい。
【0012】図2の実施形態では、傾斜側面12を覆う
保護膜14として負電荷濃度が3×1011cm−2
度と比較的低いポリイミド樹脂が使用されている。この
ポリイミド樹脂から成る保護膜14は、ガラス系保護膜
よりも低い温度で形成することができる。なお、保護膜
14は傾斜側面12のみならず段部13の表面及び第2
の主面9にも形成されている。第1の主面7に配置され
た第1の電極としてのコレクタ電極8は第1及び第2の
コレクタ領域2、3に接続されている。第2の主面9に
配置された第2の電極としてのベース電極10は第2の
ベース領域5に接続されている。エミッタ電極11は第
2の主面9においてエミッタ領域6に接続されている。
ベ−ス電極10及びエミッタ電極11は、べベル構造の
溝及び保護膜14を形成する前に形成されている。
【0013】本実施形態は次の効果を有する。 (1) 第1のコレクタ領域2が第2のコレクタ領域3
に平面的に見て包囲されるように形成され且つ第1の距
離L1 が第2の距離L2 より大きく且つ第4及び第6の
距離L4 、L6 が第5の距離L5 よりも大きいので、P
N接合15に逆バイアス電圧が印加した時に生じる空乏
層が、第1のコレクタ領域2及び段部13に制限されず
に良好に広がる。このため、傾斜側面12における電界
集中を効果的に緩和して高水準に耐圧を向上させること
ができる。即ち、本実施形態において保護膜14の負の
電荷が比較的少ない場合には、図4(A)で破線で示す
ように空乏層16がN形の第2のコレクタ領域3の周
辺部分において下方に広がり、傾斜側面12におけるブ
レークダウンを抑制する。これに対して図1の従来のト
ランジスタにおいて負電荷が比較的少ない場合には、図
5(A)に示すようにPの第1のベース領域4側には
空乏層16が良好に広がるが、 側の第2のコレクタ
領域3においては空乏層16の広がりが制限され、耐圧
向上を十分に達成することができない。本実施形態のト
ランジスタにおいて保護膜14の負電荷が図4(A)の
場合よりも多くなると、図4(B)に示すようにP
の第1のベース領域4の傾斜側面12における空乏層1
6の広がりが制限されるが、Nの第2のコレクタ領域
3の傾斜側面12において空乏層16が良好に広がり、
耐圧向上を高水準に達成することができる。要するに、
本実施形態によれば、保護膜14の負電荷の量の変化に
拘らず、傾斜側面12の耐圧向上を良好に達成すること
ができる。これに対して図1の従来のトランジスタで保
護膜14の負電荷が図4(B)の場合と同様に多くなる
と、図5(B)に示すようにP形の第1のベース領域
4の傾斜側面12における空乏層16の広がりが制限さ
れるのみでなく、N形の第2のコレクタ領域3におけ
る空乏層16の広がりも制限され、耐圧向上を高水準に
達成することができない。 (2) ポリイミド樹脂等の非ガラス系材料は高温の焼
成工程を必要としないので、半導体素子の製造プロセス
の自由度が高くなり、高効率、多機能の半導体素子の実
現、生産性の向上、コストの削減等が可能になる。即
ち、ガラス系材料によって保護膜14を形成した場合に
は高温のガラス焼成工程を必要とするため、このガラス
焼成温度よりも融点の低い金属(例えばAl)から成る
ベ−ス電極10等の形成は、溝の形成、保護膜14の形
成、焼成工程を終えた後に行う必要がある。メサ溝が形
成されて凹凸の生じたウエハに金属膜を良好に形成する
ことは、一般に困難である。一方、本実施形態では保護
膜14を形成するための焼成温度がベ−ス電極10等を
構成する金属膜の溶融温度よりも低いため、平坦なウエ
ハの状態で金属膜を良好に形成した後に、溝の形成、保
護膜14の形成、焼成工程を施すことができる。このた
め、微細な配線パタ−ンを備えた高効率、多機能の半導
体素子を形成することが可能になる。 (3) 第1のコレクタ領域2は平面的に見てエミッタ
領域6を含むように形成されているので、トランジスタ
作用を妨害しないで耐圧向上を図ることができる。
【0014】
【第2の実施形態】次に、図6に示す第2の実施形態の
トランジスタを説明する。但し、図6において図2と実
質的に同一の部分には同一の符号を付してその説明を省
略する。
【0015】図6のトランジスタは、図2のトランジス
タにN形の第3のコレクタ領域20を付加し、この他
は図2と同一に構成したものである。第3のコレクタ領
域20は第1の主面7を基準にして第1のコレクタ領域
2及び段部13の高さよりも浅く形成され且つ第1のコ
レクタ領域2を平面的に見て囲むように配置されてい
る。従って、N形の第2のコレクタ領域3の外周側部
分は第3のコレクタ領域20を介してコレクタ電極8に
接続されている。
【0016】図6のトランジスタにおいても第1のコレ
クタ領域2及び段部13は図2と同一に形成されている
ので、図2のトランジスタと同一の効果を得ることがで
きる。また、第3のコレクタ領域20によってコレクタ
抵抗を図2のそれよりも低くすることができる。
【0017】
【第3の実施形態】次に、図7に示す第3の実施形態の
ダイオードを説明する。但し、図7において図2と実質
的に同一の部分には同一の符号を付して説明を省略す
る。図7のダイオードの半導体基体1aは、第1の半導
体領域としてのN形の第1のカソード領域2aと第
2の半導体領域としてのN形の第2のカソード領域3
aと第3の半導体領域としてのP形の第1のアノード
領域4aと第4の半導体領域としてのP形の第2のア
ノード領域5aとから成る。半導体基体1aの第1の主
面7には第1及び第2のカソード領域2a、3aに接続
されたカソード電極8aが設けられている。第2の主面
9には第2のアノード領域5aに接続されたアノード電
極10aが設けられている。図7の領域2a、3a、4
a、5aは図2の領域2、3、4、5と実質的に同一に
形成され、実質的に同一の機能を有する。
【0018】図7において領域2a.3a、4a、5a
が基体1aの傾斜側面12及び段部13に対して図2と
同様に配置されているので、図2と同様な効果を得るこ
とができる。なお、ダイオードにおいても図6の第3の
コレクタ領域20に相当する位置にN形の第3のカソ
ード領域を設けることができる。
【0019】
【変形例】本発明は上述の実施形態に限定されるもので
なく、例えば次の変形が可能なものである。 (1) 各半導体領域2〜6、2a〜5aの導電形を反
対にすることができる。 (2) 段部13の上面は傾斜側面12よりも傾きの小
さい傾斜面又は湾曲面であってもよい。 (3) エミッタ領域6を多数に分割するか又は櫛歯状
に形成することができる。 (4) 第2のベース領域5をベース電極10の下に限
定的に設けること、又は省くことができる。 (5) 保護膜14は、ガラス系材料に比べて焼成温度
の低い樹脂であれば良いので、ポリイミド樹脂以外の樹
脂で形成することもできる。この場合、負電荷の量は樹
脂に含有させる金属イオンの濃度を変化させることによ
り制御できる。
【図面の簡単な説明】
【図1】従来のベベル構造のトランジスタを示す断面図
である。
【図2】本発明の第1の実施形態のトランジスタを示す
断面図である。
【図3】図2の半導体基体の底面を示す底面図である。
【図4】図2のトランジスタの一部における空乏層の広
がりを示す断面図である。
【図5】図1の従来のトランジスタの一部における空乏
層の広がりを示す断面図である。
【図6】第2の実施形態のトランジスタを示す断面図で
ある。
【図7】本発明の第3の実施形態に従うダイオードを示
す断面図である。
【符号の説明】
2 第1のコレクタ領域 3 第2のコレクタ領域 4 第1のベース領域 5 第2のベース領域 6 エミッタ領域 12 傾斜側面 13 段部 14 保護膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/33 - 21/331 H01L 29/68 - 29/737 H01L 29/86 - 29/96

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基体と保護膜と少なくとも第1及
    び第2の電極とを含み、 前記半導体基体は、少なくとも、第1導電形の第1の半
    導体領域と、前記第1導電形を有し且つ前記第1の半導
    体領域よりも低い不純物濃度を有して前記第1の半導体
    領域に隣接配置されている第2の半導体領域と、前記第
    1導電形と反対の第2の導電形を有して前記第2の半導
    体領域に隣接配置された第3の半導体領域とを備え、 前記半導体基体は、互いに対向している第1及び第2の
    主面と傾斜側面と段部とを有し、 前記傾斜側面は前記第2の主面側から前記第1の主面側
    に向かって広がるように形成され、 前記段部は前記傾斜側面の前記第1の主面側の端から前
    記半導体基体の外周方向に延びるように形成され、 前記傾斜側面に連続する前記段部の主面は前記第1の主
    面と平行な平坦面又は前記傾斜側面よりも緩い傾きを有
    する傾斜又は湾曲面に形成され、 前記第1の半導体領域は平面的に見て前記第2の半導体
    領域に包囲されるように配置され且つ前記傾斜側面及び
    前記段部の主面に露出しないように形成され、 前記第2の半導体領域と前記第3の半導体領域との間の
    PN接合の端が前記傾斜側面に露出するように前記第2
    及び第3の半導体領域が形成され、 前記第2の主面の延長平面から前記段部の主面までの距
    離(L1)が前記第2の主面から前記第1の半導体領域
    までの距離(L2)よりも大きく設定され、 前記第1の半導体領域と前記段部との間の最短距離(L
    4)及び前記第1の半導体領域と前記傾斜側面との間の
    最短距離(L6)が前記第1の半導体領域と前記第3の
    半導体領域との間の最短距離(L5)よりも大きく設定
    され、 前記保護膜は少なくとも前記傾斜側面に配置され、 前記第1の電極は少なくとも前記第1の半導体領域に接
    続され且つ前記半導体基体の第1の主面に配置され、 前記第2の電極は、前記第3の半導体領域に接続され且
    つ前記半導体基体の第2の主面に配置されていることを
    特徴とする半導体素子
  2. 【請求項2】 前記半導体素子はトランジスタであり、
    前記第1及び第2の半導体領域は第1及び第2のコレク
    タ領域であり、前記第3の半導体領域はベ−ス領域であ
    ることを特徴とする請求項1記載の半導体素子。
JP2000322610A 2000-10-23 2000-10-23 半導体素子 Expired - Fee Related JP3514227B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000322610A JP3514227B2 (ja) 2000-10-23 2000-10-23 半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000322610A JP3514227B2 (ja) 2000-10-23 2000-10-23 半導体素子

Publications (2)

Publication Number Publication Date
JP2002134523A JP2002134523A (ja) 2002-05-10
JP3514227B2 true JP3514227B2 (ja) 2004-03-31

Family

ID=18800459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000322610A Expired - Fee Related JP3514227B2 (ja) 2000-10-23 2000-10-23 半導体素子

Country Status (1)

Country Link
JP (1) JP3514227B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5074172B2 (ja) 2007-12-21 2012-11-14 オンセミコンダクター・トレーディング・リミテッド メサ型半導体装置及びその製造方法
JP2009158589A (ja) * 2007-12-25 2009-07-16 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
TW200933899A (en) 2008-01-29 2009-08-01 Sanyo Electric Co Mesa type semiconductor device and method for making the same

Also Published As

Publication number Publication date
JP2002134523A (ja) 2002-05-10

Similar Documents

Publication Publication Date Title
US4412242A (en) Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
US4831424A (en) Insulated gate semiconductor device with back-to-back diodes
US4399449A (en) Composite metal and polysilicon field plate structure for high voltage semiconductor devices
US6404033B1 (en) Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication
JPH0682680B2 (ja) 高電圧半導体装置
EP0232510B1 (en) Semiconductor device having a plane junction with autopassivating termination
US6876034B2 (en) Semiconductor device having active grooves
JPH05198816A (ja) 半導体装置
US10978580B2 (en) Insulated gate bipolar transistor and diode
US5939769A (en) Bipolar power transistor with high collector breakdown voltage and related manufacturing process
US4484214A (en) pn Junction device with glass moats and a channel stopper region of greater depth than the base pn junction depth
GB2082836A (en) Corrugated semiconductor devices
JP6911373B2 (ja) 半導体装置
US5592026A (en) Integrated structure pad assembly for lead bonding
JP3514227B2 (ja) 半導体素子
US4450469A (en) Mesa type semiconductor device with guard ring
US5557125A (en) Dielectrically isolated semiconductor devices having improved characteristics
JP2004303927A (ja) 半導体素子
JP3180672B2 (ja) 半導体装置
US20240072110A1 (en) Semiconductor device and manufacturing method of semiconductor device
JPH0551184B2 (ja)
WO2021049351A1 (ja) 半導体装置
KR100505561B1 (ko) 고내압 트랜지스터 제조방법
JPH06291321A (ja) 電界効果トランジスタ
JPS6244430B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100123

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110123

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees