CN109979990A - 一种晶闸管芯片结终端结构 - Google Patents
一种晶闸管芯片结终端结构 Download PDFInfo
- Publication number
- CN109979990A CN109979990A CN201910151254.6A CN201910151254A CN109979990A CN 109979990 A CN109979990 A CN 109979990A CN 201910151254 A CN201910151254 A CN 201910151254A CN 109979990 A CN109979990 A CN 109979990A
- Authority
- CN
- China
- Prior art keywords
- type
- thyristor chip
- base area
- blind hole
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 claims description 49
- 230000002146 bilateral effect Effects 0.000 claims description 5
- 238000012797 qualification Methods 0.000 abstract description 3
- 239000012535 impurity Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明公开了一种晶闸管芯片结终端结构，包括长基区N，阳极区P1、短基区P2，设置在P2上的阴极区N+、短路点和门极控制区，P2层上的负斜角，在长基区N上局部设有扩散形成的P型凸台，该P型凸台与短基区P1连通成一体，所述P型凸台位于电压槽的下方且电压槽的底部处在P型凸台上。所述电压槽位于晶闸管芯片的四周且为单边槽结构，所述晶闸管芯片的四周设置有一圈P型凸台。本发明晶闸管结构，具有机械强度好，且不容易崩边，能够有效提高产品合格率和电特性。可广泛应用于晶闸管芯片领域。
Description
技术领域
本发明涉及半导体功率器件领域，尤其是涉及一种晶闸管芯片结终端结构。
背景技术
目前晶闸管终端结构有两种，一种是双面开槽的结构，如图1所示，该结构的缺点一：在焊接时焊料容易和N区接触，造成器件短路不能承受反向耐压。缺点二：即使焊料未完全与N区短路，但焊料距离N区很近，造成反向耐压降低。此外，阳极和阴极散热面积相同，阳极P1区导热效果差，造成器件长期工作在高温环境下器件工作不稳定。另一种是具有P型隔离墙结构的晶闸管芯片结终端结构，如图2、图3所示，由于设置了隔离墙，占用了阴极的有效面积，造成器件的通态压降增大,引起器件功耗增大。
发明内容
为克服上述技术问题，本发明提供一种晶闸管芯片结终端结构。
本发明解决其技术问题所采用的技术方案是：一种晶闸管芯片结终端结构，包括长基区N，阳极区P1，短基区P2，还设置有电压槽，所述电压槽从短基区P2上表面向下延伸；在长基区N上局部设有扩散形成的P型凸台，该凸台与短基区P1连通成一体，所述P型凸台位于电压槽的下方，电压槽的底部处在P型凸台上或部分位于N型长基区上，部分位于P型凸台上。
进一步的，所述P型凸台包括与长基区N相邻的P型区域及位于P型区域外侧的P+型缓冲阻挡层。
优选的，所述电压槽位于晶闸管芯片的四周且为单边槽结构，所述P型凸台沿晶闸管芯片的四周设置一圈。
作为电压槽的另一种结构方式，所述电压槽位于晶闸管芯片的四周且为双边槽结构，所述P型凸台沿晶闸管芯片的四周设置一圈。
为方便扩散形成P型凸台，所述P型凸台的下方设置有至少一圈盲孔或刻蚀槽，盲孔或刻蚀槽的深度与P型凸台的高度相适配。
为方便扩散形成P型区域和P+型缓冲阻挡层，所述P型区域的下方设置有第一盲孔或第一刻蚀槽，所述P+型缓冲阻挡层的下方设置有第二盲孔或第二刻蚀槽，所述第二盲孔或第二刻蚀槽的深度大于第一盲孔或第一刻蚀槽的深度。
进一步的，所述第一盲孔和第二盲孔为激光孔或刻蚀孔；所述第二盲孔或第二刻蚀槽设置在阳极区P1内部或第二刻蚀槽设置在阳极区P1的侧边缘上，相邻两晶闸管芯片共用一个第二刻蚀槽。
作为另一种技术方案，所述阳极区P1的侧边缘设置有一圈至少有一级台阶的台阶凹槽。
进一步的，所述电压槽底的宽度与槽的边长之和大于N型基区的厚度，有利于耗尽层的展宽。
优选的，所述短基区P2上设有负斜角，负斜角位于电压槽的一侧。
本发明的有益效果：本发明通过在长基区N上局部设有扩散形成的P型凸台，该P型凸台与阳极区P1连通成一体，从而局部增加阳极区P1的厚度，使电压槽底部到阳极区P1表面的厚度增高，在后道工序操作中不容易崩边损伤，提高芯片的合格率；此外，同现有技术相比，该结构增大了阳极和阴极的有效面积，提高了电特性，减少了制造成本。所述P型凸台采用激光打孔或刻蚀的方式获得盲孔，方法简单，易于实现。
当P型凸台只有P型区域的时候，P型区域的宽度在满足空间电荷区展宽的前提下，为减小划片后断面处产生的漏电流和功耗，需要增加P型区域的宽度，但P型区域宽度增加会减少阴极的有效通电面积，使芯片的通态压降增大，功耗增加。因此，在P型区域的宽度满足空间电荷区展宽的前提下，增加P+型缓冲阻挡层，由于P+型缓冲阻挡层浓度高，可以阻挡空间电荷区向外侧继续展宽，可以有效减小P型区域的宽度；因为P+型缓冲阻挡层不在空间电荷区展宽范围内，在P+型缓冲阻挡层划片后，不会产生漏电流使芯片电特性下降。由于增加了P+型缓冲阻挡层，使P型凸台的宽度减小，在阳极面积不变的前提下，增大了阴极的有效通电面积，从而降低了芯片的通态压降，减少了功耗。所述负斜角能够在承受高压的情况下降低电压槽表面电场强度，提高正向电压的耐压值和稳定性。
以下将结合附图和实施例，对本发明进行较为详细的说明。
附图说明
图1为现有晶闸管芯片的结构示意图一。
图2为现有晶闸管芯片的结构示意图二。
图3为现有晶闸管芯片的结构示意图二。
图4为本发明的俯视图。
图5为本发明激光打孔的仰视图。
图6为本发明刻蚀槽的仰视图。
图7为本发明晶闸管芯片的剖视图一。
图8为本发明晶闸管芯片的剖视图二。
图9为本发明晶闸管芯片的剖视图三。
图10为本发明晶闸管芯片的剖视图四。
图11为本发明晶闸管芯片的剖视图五。
图12为本发明晶闸管芯片刻蚀电压槽前的掺杂示意图。
图13为本发明晶闸管芯片的剖视图六。
具体实施方式
实施:1：如图4至9所示，一种晶闸管芯片结终端结构，包括长基区N，阳极区P1、短基区P2，设置在短基区P2上的阴极区N+、短路点6和门极控制区7，在长基区N上局部设有P型杂质扩散形成的P型凸台3，该P型凸台3与阳极区P1连通成一体。所述短基区P2向下延伸设有电压槽1，所述P型凸台3位于电压槽1的下方，电压槽1的底部处在P型凸台3上或部分位于长基区N上，部分位于P型凸台上。优选的，所述电压槽1位于晶闸管芯片的四周，为单边槽结构，如图7所示。所述电压槽1还可以为双边槽结构，如图8所示，位于晶闸管芯片的四周，所述P型凸台3沿晶闸管芯片的四周设置一圈。所述电压槽1上覆盖有玻璃钝化层2。所述电压槽1底部的宽度a与槽的边长L之和大于N型基区的厚度H，有利于耗尽层的展宽，提高晶闸管芯片的耐压。
所述晶闸管芯片的四周设置有一圈P型凸台3，使得整个电压槽1的底部均可以与P型凸台3接触。为了使晶闸管芯片在承受高耐压的情况下，有利于电场的展宽，使电特性更加稳定，所述短基区P2上设有负斜角8，负斜角8位于电压槽1的一侧，宽度为50-200um。
所述P型凸台3的下方设置有至少一圈盲孔4或刻蚀槽5，盲孔4或刻蚀槽5的深度与P型凸台3的高度相适配。P型杂质经过盲孔4或刻蚀槽5扩散后形成如图7所示的P型凸台3。所述P型凸台3的高度优选大于50um，盲孔4的直径或刻蚀槽5的宽度为60～100um，同一圈中相邻两盲孔4的距离为40～120um。所述盲孔4通过激光打孔或者刻蚀的方法获得。当一圈盲孔4或刻蚀槽5所获得的P型凸台3宽度不能满足电场的展宽时，还可以设置两圈或是更多圈的盲孔4或刻蚀槽5，以增加P型凸台3的宽度，所述相邻两圈盲孔4或刻蚀槽5间的距离优选60～160um。所述盲孔4或刻蚀槽5设置在阳极区P1内部，如图7所示；或刻蚀槽5设置在阳极区P1的侧边缘上，如图9所示，相邻两晶闸管芯片共用一个刻蚀槽5，使得划片后在单个晶闸管芯片的侧边缘形成单边槽结构。
实施例2：如图10至12所示，一种晶闸管芯片结终端结构，包括长基区N，阳极区P1、短基区P2，设置在短基区P2上的阴极区N+、短路点6和门极控制区7，在长基区N上局部设有扩散形成的P型凸台3，该P型凸台3与阳极区P1连通成一体。所述短基区P2向下延伸设有电压槽1，所述P型凸台3位于电压槽1的下方，电压槽1的底部处在P型凸台3上或部分位于长基区N上，部分位于P型凸台上。所述P型凸台3包括与长基区N相邻的P型区域301及位于P型区域301外侧的P+型缓冲阻挡层302。P型区域301和P+型缓冲阻挡层302由P型杂质扩散形成，为形成具有P型区域301和P+型缓冲阻挡层302的P型凸台3，所述P型区域301的下方设置有第一盲孔9或第一刻蚀槽10，所述P+型缓冲阻挡层302的下方设置有第二盲孔11或第二刻蚀槽12，所述第二盲孔11或第二刻蚀槽12的深度大于第一盲孔9或第一刻蚀槽10的深度，P型杂质经过第一盲孔9或第一刻蚀槽10和第二盲孔11或第二刻蚀槽12扩散后形成如图12所示的P型掺杂区域。因此，在同一平面上，通过第二盲孔11或第二刻蚀槽12扩散的P型杂质浓度大于通过第一盲孔9或第一刻蚀槽10扩散的P型杂质浓度，电压槽刻蚀时，电压槽刻蚀到第一盲孔9或第一刻蚀槽10上方的低浓度P型杂质区和第二盲孔11或第二刻蚀槽12上方的高浓度P+区域，从而形成具有P型区域301和P+型缓冲阻挡层302的P型凸台3。所述第二盲孔11或第二刻蚀槽12可以设置在阳极区P1内部，如图10所示；第二刻蚀槽12也可以设置在阳极区P1的侧边缘上，如图11所示，相邻两晶闸管芯片共用一个第二刻蚀槽12，使得划片后在单个晶闸管芯片的侧边缘形成单边槽结构。此外，所述的第一盲孔9或第一刻蚀槽10可以设置多圈，所述第二盲孔11或第二刻蚀槽12也可以设置多圈，只要在第一盲孔9或第一刻蚀槽10和第二盲孔11或第二刻蚀槽12上方的长基区N上局部形成具有P型区域和P+型缓冲阻挡层的P型凸台均落入本发明的保护范围。其他同实施例1。
由于增加了P+型缓冲阻挡层，使P型凸台的宽度减小，在阳极面积不变的前提下，增大了阴极和阳极的有效通电面积，从而降低了芯片的通态压降，减少了功耗。所述负斜角能够降低电压槽表面电场强度，提高正向电压的耐压值和稳定性。
实施例3：作为P型区域301和P+型缓冲阻挡层302的另一种形成结构，所述阳极区P1的侧边缘设置有一圈至少有一级台阶的台阶凹槽13，优选的，台阶凹槽13设置有两级台阶结构，如图13所示，台阶凹槽13包括一级台阶131和二台阶132，一级台阶131的深度h1为50～80um，二级台阶132的深度h2为30～50um，一级台阶131的宽度L1为100～200um，二级台阶132的宽度L2为50～100um。在实际生产中，相邻两芯片共用一个凹槽，凹槽对称设计，划片后形成如图12所示的单边台阶凹槽13结构。台阶凹槽13处经P型杂质扩散后，在长基区N上形成台阶式P型凸台，在同一高度上，一级台阶上方的P型杂质浓度低于二级台阶上方的P型杂质浓度，刻蚀电压槽时，电压槽刻蚀到一级台阶上方的低浓度P型杂质区域和二级台阶上方的高浓度P+杂质区域，从而形成具有P型区域301和P+型缓冲阻挡层302的P型凸台3。所述台阶凹槽13还可以设置多级台阶结构，只要该台阶凹槽13能够在长基区N上局部形成具有P型区域和P+型缓冲阻挡层的P型凸台均落入本发明的保护范围。其他同实施例2。
实施例4：以耐压2000V，电流100A的芯片为例，芯片图案设计为17mmx17mm，总厚度为420um，所述阳极区P1的厚度为90um，短基区P2为90um。
采用具有P型隔离墙双边电压槽结构的晶闸管芯片，如图2所示结构，隔离墙的宽度为0.3mm，电压槽的宽度为0.9mm，所述双边电压槽为带有台阶结构的电压槽，因此，阴极区的宽度为17-(0.3+0.9)x2＝14.6mm，阴极区的面积为14.6mmx14.6mm＝213mm2。
采用具有实施例1所述P型凸台结构的晶闸管芯片，其盲孔深优选在80um，使得P型凸台3高出阳极区P1约80um，所述P型凸台3为浓度较低的P型杂质构成。该P型凸台3在经过P型杂质纵向和横向扩散后，宽度为260um，所述电压槽1经刻蚀后的底部处在P型凸台3上，过刻20um-40um即可，该处的P型杂质浓度及宽度足以让空间电荷区展宽，即电压槽1底部到阳极区P1上部的距离约60um，再加上短基区P1原来的厚度90um，使得电压槽1底部到短基区P1下表面的距离为150um，从而有效增加了电压槽1底部到短基区P1下表面的厚度，且该电压槽1又是正斜角结构，有利于耗尽层的展宽，有利于提高芯片的耐压。同时厚度厚，机械强度好，在后道工序加工中不容易崩边，提高产品合格率和电特性。芯片设计的电压越高，硅片越厚，孔深可以相应的提高，从而可以进一步加大电压槽底1部到短基区P1下表面的厚度。阳极的通电散热面积为17mmx 17mm＝289mm2，刻蚀槽的深度为0.42(片厚)-0.15(电压槽1底部到短基区P1下表面的距离)＝0.27mm，按照1:1的横向和纵向腐蚀速率，所以横向腐蚀宽度为0.27mm，槽底宽度为0.4mm，因此，阴极的宽度为17-(0.27+0.4)x2＝15.66mm，阴极的有效通电面积为15.66mmx15.66mm＝245.2mm2。
采用具有实施例2和3所述P型凸台结构的晶闸管芯片，其P型凸台的总宽度为0.18mm，其中P+型缓冲阻挡层的宽度为0.05mm，P型凸台3高出阳极区P180um，电压槽的深度为0.42-0.15＝0.27mm，按照1:1的横向和纵向腐蚀速率，所以横向腐蚀宽度为0.27mm，槽底宽度为0.2mm，因此，阴极的宽度为17-(0.27+0.2)x2＝16.06mm，阴极的有效通电面积为16.06mm*16.06mm＝257.92mm2。
从以上三个具体结构比较可以看出，带有P型凸台的晶闸管芯片，其阴极有效通电面积和阳极通电散热面积远大于具有隔离墙及双面开槽结构的晶闸管芯片，因此，能够大大降低通态压降及提高散热面积，减少了高温反向漏电流，减少了功耗。同时，带有P+型缓冲阻挡层的晶闸管芯片，其阴极有效通电面积进一步提高，进一步降低通态压降，减少了高温反向漏电流，减少了功耗。此外，带有P+型缓冲阻挡层的晶闸管芯片，其漏电流比P型凸台的晶闸管芯片更小，高温特性更好，产品性能更加稳定。
Claims (10)
1.一种晶闸管芯片结终端结构，包括长基区N，阳极区P1，还设置有电压槽；其特征在于：在长基区N上局部设置有P型凸台，该P型凸台与阳极区P1连通成一体，所述P型凸台位于电压槽的下方，电压槽的底部处在P型凸台上或部分位于长基区N上，部分位于P型凸台上。
2.如权利要求1所述的晶闸管芯片结终端结构，其特征在于：所述P型凸台包括与长基区N相邻的P型区域及位于P型区域外侧的P+型缓冲阻挡层。
3.如权利要求1所述的晶闸管芯片结终端结构，其特征在于：所述电压槽位于晶闸管芯片的四周且为单边槽结构，所述P型凸台沿晶闸管芯片的四周设置一圈。
4.如权利要求1所述的晶闸管芯片结终端结构，其特征在于：所述电压槽位于晶闸管芯片的四周且为双边槽结构，所述P型凸台沿晶闸管芯片的四周设置一圈。
5.如权利要求1所述的晶闸管芯片结终端结构，其特征在于：所述P型凸台的下方设置有至少一圈盲孔或刻蚀槽，盲孔或刻蚀槽的深度与P型凸台的高度相适配。
6.如权利要求2所述的晶闸管芯片结终端结构，其特征在于：所述P型区域的下方设置有第一盲孔或第一刻蚀槽，所述P+型缓冲阻挡层的下方设置有第二盲孔或第二刻蚀槽，所述第二盲孔或第二刻蚀槽的深度大于第一盲孔或第一刻蚀槽的深度。
7.如权利要求2所述的晶闸管芯片结终端结构，其特征在于：所述阳极区P1的侧边缘设置有一圈至少有一级台阶的台阶凹槽。
8.如权利要求6所述的晶闸管芯片结终端结构，其特征在于：所述第一盲孔和第二盲孔为激光孔或刻蚀孔；所述第二盲孔或第二刻蚀槽设置在阳极区P1内部或第二刻蚀槽设置在阳极区P1的侧边缘上，相邻两晶闸管芯片共用一个第二刻蚀槽。
9.如权利要求1至8任意一项所述的晶闸管芯片结终端结构，其特征在于：所述电压槽底的宽度与槽的边长之和大于N型基区的厚度。
10.如权利要求1所述的晶闸管结构，其特征在于：所述长基区上还设置有短基区P2，短基区P2上设有负斜角，负斜角位于电压槽的一侧。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910151254.6A CN109979990B (zh) | 2019-02-28 | 2019-02-28 | 一种晶闸管芯片结终端结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910151254.6A CN109979990B (zh) | 2019-02-28 | 2019-02-28 | 一种晶闸管芯片结终端结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109979990A true CN109979990A (zh) | 2019-07-05 |
| CN109979990B CN109979990B (zh) | 2024-01-23 |
Family
ID=67077616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910151254.6A Active CN109979990B (zh) | 2019-02-28 | 2019-02-28 | 一种晶闸管芯片结终端结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109979990B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020153531A1 (en) * | 2001-02-16 | 2002-10-24 | Levine Jules D. | Telecommunications switch array with thyristor addressing |
| CN101393929A (zh) * | 2008-11-10 | 2009-03-25 | 吉林华微电子股份有限公司 | 双正斜角槽终端半导体分立器件可控硅及其制造方法 |
| WO2013049850A2 (en) * | 2011-09-29 | 2013-04-04 | Pakal Technologies Llc | Mct device with base-width-determined latching and non-latching states |
| CN104409491A (zh) * | 2013-08-26 | 2015-03-11 | 湖北台基半导体股份有限公司 | 高压快开通晶闸管及其制造方法 |
| CN107403844A (zh) * | 2017-08-02 | 2017-11-28 | 安徽省祁门县黄山电器有限责任公司 | 一种整流二极管芯片结构及其制备方法 |
| CN107634096A (zh) * | 2017-09-27 | 2018-01-26 | 安徽富芯微电子有限公司 | 一种具有沟道截止环的可控硅及其制造方法 |
| CN108831921A (zh) * | 2018-05-24 | 2018-11-16 | 启东吉莱电子有限公司 | 一种镓硼同步扩散工艺台面结构晶闸管芯片及其制作工艺 |
| CN209766423U (zh) * | 2019-02-28 | 2019-12-10 | 安徽省祁门县黄山电器有限责任公司 | 一种晶闸管芯片结终端结构 |
-
2019
- 2019-02-28 CN CN201910151254.6A patent/CN109979990B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020153531A1 (en) * | 2001-02-16 | 2002-10-24 | Levine Jules D. | Telecommunications switch array with thyristor addressing |
| CN101393929A (zh) * | 2008-11-10 | 2009-03-25 | 吉林华微电子股份有限公司 | 双正斜角槽终端半导体分立器件可控硅及其制造方法 |
| WO2013049850A2 (en) * | 2011-09-29 | 2013-04-04 | Pakal Technologies Llc | Mct device with base-width-determined latching and non-latching states |
| CN104409491A (zh) * | 2013-08-26 | 2015-03-11 | 湖北台基半导体股份有限公司 | 高压快开通晶闸管及其制造方法 |
| CN107403844A (zh) * | 2017-08-02 | 2017-11-28 | 安徽省祁门县黄山电器有限责任公司 | 一种整流二极管芯片结构及其制备方法 |
| CN107634096A (zh) * | 2017-09-27 | 2018-01-26 | 安徽富芯微电子有限公司 | 一种具有沟道截止环的可控硅及其制造方法 |
| CN108831921A (zh) * | 2018-05-24 | 2018-11-16 | 启东吉莱电子有限公司 | 一种镓硼同步扩散工艺台面结构晶闸管芯片及其制作工艺 |
| CN209766423U (zh) * | 2019-02-28 | 2019-12-10 | 安徽省祁门县黄山电器有限责任公司 | 一种晶闸管芯片结终端结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109979990B (zh) | 2024-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104576720B (zh) | 半导体器件和逆导igbt | |
| TW494526B (en) | Semiconductor device and its manufacturing method | |
| CN106252390A (zh) | 一种沟槽‑场限环复合终端结构及其制备方法 | |
| CN103208529B (zh) | 半导体二极管以及用于形成半导体二极管的方法 | |
| US9515136B2 (en) | Edge termination structure for a power integrated device and corresponding manufacturing process | |
| TWI470802B (zh) | 溝槽式金氧半導體電晶體元件及其製造方法 | |
| CN102446980A (zh) | 一种低正向压降肖特基二极管及其制造方法 | |
| CN102130153B (zh) | 绝缘体上硅的n型横向绝缘栅双极晶体管及其制备方法 | |
| CN102916055A (zh) | 一种沟槽肖特基势垒二极管及其制造方法 | |
| CN104681433B (zh) | 一种fs‑igbt的制备方法 | |
| KR102336908B1 (ko) | 고전압 파워 다이오드 | |
| CN104934464B (zh) | 一种晶闸管芯片的结终端结构 | |
| KR200470297Y1 (ko) | 쇼트키 다이오드 구조 | |
| CN206116405U (zh) | 一种低欧姆接触的InP MOS HEMT器件 | |
| CN102800697A (zh) | 一种具有高温自保护功能的igbt器件 | |
| CN219513113U (zh) | 一种用于esd保护的纵向scr器件 | |
| CN109979990A (zh) | 一种晶闸管芯片结终端结构 | |
| CN209766423U (zh) | 一种晶闸管芯片结终端结构 | |
| CN113161238B (zh) | 高温度特性门极灵敏型触发可控硅芯片的制作工艺 | |
| CN109065637A (zh) | 一种沟槽肖特基势垒二极管及其制造方法 | |
| KR100568502B1 (ko) | 반도체 발광소자 | |
| CN207250522U (zh) | 一种逆向阻断型igbt | |
| CN103794645B (zh) | Igbt器件及其制作方法 | |
| CN209471970U (zh) | 一种低功耗的二极管芯片结构 | |
| CN209896070U (zh) | 整流二极管芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 245000 No. 449 Xinxing Road, Qimen County, Anhui, Huangshan City Applicant after: Huangshan core Microelectronics Co.,Ltd. Address before: 245600 No. 449 Xinxing Road, Qimen County, Anhui, Huangshan City Applicant before: HUANGSHAN ELECTRIC APPLIANCE Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |