CN104934464B - 一种晶闸管芯片的结终端结构 - Google Patents
一种晶闸管芯片的结终端结构 Download PDFInfo
- Publication number
- CN104934464B CN104934464B CN201410446710.7A CN201410446710A CN104934464B CN 104934464 B CN104934464 B CN 104934464B CN 201410446710 A CN201410446710 A CN 201410446710A CN 104934464 B CN104934464 B CN 104934464B
- Authority
- CN
- China
- Prior art keywords
- voltage
- voltage slot
- slot
- width
- junction termination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000011521 glass Substances 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
本发明公开了一种晶闸管芯片的结终端结构,解决现有晶闸管单面挖槽中芯片正向耐压值低,漏电流大的问题。晶闸管单面挖槽中的电压槽的两内壁对称设置有台阶结构。该电压槽设置有两级台阶结构或三级台阶结构且其高度过P2N结伸入N区20~70um。本发明适用于所有台面结构的半导体芯片生产领域。
Description
技术领域
本发明涉及功率半导体器件的芯片结终端结构,尤其涉及晶闸管芯片的结终端结构。
背景技术
晶闸管芯片生产制造工艺过程中,为形成良好的耐压,通常采用台面挖槽加绝缘层保护的方法实现。现有单槽工艺在挖槽后形成的形状为70~90度的喇叭口结构,这种结构所承担的耐压比较低,通常承受的峰值电压为600~1400V,同时该结构正反向耐压不对称,反向耐压高于正向耐压。原因是该结构引起空间电荷区展不宽,电场集中,导致正向耐压低,反向耐压由于是正斜角结构,电场弱,所以耐压高。亟待解决结终端结构的耐高压问题。
发明内容
本发明的目的是提供一种晶闸管芯片的结终端结构,解决现有晶闸管芯片的结终端结构耐压值低、正反向电压严重不对称的问题。
本发明解决其技术问题所采用的技术方案是:一种晶闸管芯片的结终端结构,包括长基区N,短基区P1、P2,隔离墙,扩磷区N+,浓硼扩散区P+,电压槽,所述的电压槽成环形结构;所述的电压槽是耐高压、表面电场弱的电压槽结构。所述电压槽两侧壁的上沿均设置有台阶结构。
进一步的,所述电压槽侧壁的上沿至少设置有一级台阶结构。
优选的,所述电压槽侧壁的上沿设置有二级台阶结构。
本发明的有益效果:所述电压槽采用台阶结构,可以有效增大电压槽的表面积,降低了P层表面浓度,有利于空间电荷区的展宽,达到降低表面电场强度的效果,提高了工作电压和晶闸管芯片电参数的稳定性、减小了正反向耐压的差距。所述一层台阶结构耐压峰值可以达到1800~3000伏,所述两层台阶结构耐压峰值可以达到3000~4000伏。
以下将结合附图和实施例,对本发明进行较为详细的说明。
附图说明
图1为本发明的俯视图。
图2为本发明一级台阶结构的局部剖视图。
图3为本发明二级台阶结构的局部剖视图。
具体实施方式
实施例1:一种晶闸管芯片的结终端结构,如图1、图2所示,包括长基区N,短基区P1、P2,隔离墙2,扩磷区N+,浓硼扩散区P+,电压槽1,所述的电压槽1成环形结构;所述的电压槽1是耐高压、表面电场弱的电压槽结构。所述电压槽1的深度为过P2N结伸入长基区N20~70um。所述电压槽1的内表面设置有绝缘层3,绝缘层上设置有玻璃钝化层4。以设计的理论耐压峰值为2400V的晶闸管芯片为例:
当采用传统电压槽结构时,耐压峰值为1400V;当采用一级台阶结构时,耐压峰值可以达到1900~2200V。具体的参数为:
当所述电压槽1的底部宽度为300um,内侧壁台阶11的宽度为150um,外侧壁台阶12宽度为100um,所述台阶面与短基区P2层上表面的高度差为30um。该结构的正向耐压峰值为1900V,反向耐压峰值为2100V。
当所述电压槽1的底部宽度为300um,内侧壁台阶11的宽度为400um,外侧壁台阶12宽度为200um,所述台阶面与短基区P2层上表面的高度差为40um。该结构的正向耐压值为2200V,反向耐压峰值为2200V。
当所述电压槽1的底部宽度为300um,内侧壁台阶11的宽度为600um,外侧壁台阶12宽度为400um,所述台阶面与短基区P2层上表面的高度差为60um。该结构的正向耐压峰值为2100V,反向耐压峰值为2200V。
实施例2:
一种晶闸管芯片的结终端结构,如图1、图3所示,包括长基区N,短基区P1、P2,隔离墙2,扩磷区N+,浓硼扩散区P+,电压槽1,所述的电压槽1成环形结构;所述的电压槽1是耐高压、表面电场弱的电压槽结构。所述电压槽1的深度为过P2N结伸入长基区N20~70um。所述电压槽1的内表面设置有绝缘层3,绝缘层3上设置有玻璃钝化层4。以设计的理论耐压峰值为3500V的晶闸管芯片为例:
当采用传统电压槽结构时,耐压峰值最佳为1800V;当采用一级台阶结构时,耐压峰值最佳为2800V,当采用二级台阶结构时,具体参数为:
所述电压槽1的底层宽度为400um,内侧壁第一级台阶13宽度为200um,外侧壁第一级台阶14宽度为100um;内侧壁第二级台阶15宽度为150um,外侧壁第二级台阶16宽度为100um;所述第二级台阶15、16与短基区P2层上表面的高度差为40um,所述第一级台阶13、14与第二级台阶面15、16的高度差为5um。该结构的正向耐压值为3100V,反向耐压峰值为3200V。
所述电压槽1的底层宽度为500um,内侧壁第一级台阶13宽度为400um,外侧壁第一级台阶14宽度为200um;内侧壁第二级台阶15宽度为250um,外侧壁第二级台阶16宽度为150um;所述第二级台阶15、16与短基区P2层上表面的高度差为50um,所述第一级台阶13、14与第二级台阶15、16的高度差为10um。该结构的正向耐压值为3400V,反向耐压峰值为3500V。
所述电压槽1的底层宽度为800um,内侧壁第一级台阶13宽度为500um,外侧壁第一级台阶14宽度为300um;内侧壁第二级台阶15宽度为350um,外侧壁第二级台阶16宽度为200um;所述第二级台阶15、16与短基区P2层上表面的高度差为50um,所述第一级台阶13、14与第二级台阶15、16的高度差为20um。该结构的正向耐压值为3200V,反向耐压峰值为3400V。
通过上述数据对比分析,可以很清楚的得出,电压槽的台阶结构能够很好的提高电压槽的正向耐压峰值,使整个结终端结构的耐压峰值提高,同时,能够有效降低表面电场强度,提高晶闸管芯片的稳定性。如刻意在此基础上做简单的尺寸参数修改,均落入本发明的保护范围。
Claims (4)
1.一种晶闸管芯片的结终端结构,包括长基区N,短基区P1、P2,隔离墙,扩磷区N+,浓硼扩散区P+,电压槽,所述的电压槽成环形结构;其特征在于:所述的电压槽是耐高压、表面电场弱的电压槽结构;
所述电压槽两侧壁的上沿均设置有台阶结构;
所述电压槽侧壁的上沿设置有二级台阶结构。
2.如权利要求1所述的晶闸管芯片的结终端结构,其特征在于:所述电压槽的底层宽度为400~800um,内侧壁第一级台阶宽度为150~500um,外侧壁第一级台阶宽度为100~300um;内侧壁第二级台阶宽度为100~400um,外侧壁第二级台阶宽度为100~200um;所述第二级台阶与短基区P2层上表面的高度差为40~70um,所述第一级台阶与第二级台阶的高度差为5~20um。
3.如权利要求1所述的晶闸管芯片的结终端结构,其特征在于:所述电压槽的深度为过P2N结伸入长基区N20~70um。
4.如权利要求1所述的晶闸管芯片的结终端结构,其特征在于:所述电压槽的内表面设置有绝缘层,绝缘层上设置有玻璃钝化层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410446710.7A CN104934464B (zh) | 2014-09-03 | 2014-09-03 | 一种晶闸管芯片的结终端结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410446710.7A CN104934464B (zh) | 2014-09-03 | 2014-09-03 | 一种晶闸管芯片的结终端结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104934464A CN104934464A (zh) | 2015-09-23 |
CN104934464B true CN104934464B (zh) | 2018-07-17 |
Family
ID=54121549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410446710.7A Active CN104934464B (zh) | 2014-09-03 | 2014-09-03 | 一种晶闸管芯片的结终端结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104934464B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016124670B4 (de) * | 2016-12-16 | 2020-01-23 | Semikron Elektronik Gmbh & Co. Kg | Thyristor mit einem Halbleiterkörper |
DE102016124669B3 (de) * | 2016-12-16 | 2018-05-17 | Semikron Elektronik Gmbh & Co. Kg | Thyristoren mit einem jeweiligen Halbleiterkörper |
CN109950308A (zh) * | 2019-03-20 | 2019-06-28 | 江苏东晨电子科技有限公司 | 双曲率台面晶闸管及其制作方法 |
CN113223960B (zh) * | 2021-04-12 | 2024-08-23 | 黄山芯微电子股份有限公司 | 一种压接式晶闸管管芯及制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1199930A (zh) * | 1997-05-19 | 1998-11-25 | 松下电子工业株式会社 | 半导体器件及其制造方法 |
CN1783511A (zh) * | 2004-11-30 | 2006-06-07 | 安徽省祁门县黄山电器有限责任公司 | 晶闸管、专用于制造晶闸管的芯片及其制造方法 |
CN102244093A (zh) * | 2011-07-28 | 2011-11-16 | 启东市捷捷微电子有限公司 | 一种降低对通隔离扩散横向扩散宽度的结构及方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040075160A1 (en) * | 2002-10-18 | 2004-04-22 | Jack Eng | Transient voltage suppressor having an epitaxial layer for higher avalanche voltage operation |
CN204067366U (zh) * | 2014-09-03 | 2014-12-31 | 安徽省祁门县黄山电器有限责任公司 | 一种晶闸管芯片的结终端结构 |
-
2014
- 2014-09-03 CN CN201410446710.7A patent/CN104934464B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1199930A (zh) * | 1997-05-19 | 1998-11-25 | 松下电子工业株式会社 | 半导体器件及其制造方法 |
CN1783511A (zh) * | 2004-11-30 | 2006-06-07 | 安徽省祁门县黄山电器有限责任公司 | 晶闸管、专用于制造晶闸管的芯片及其制造方法 |
CN102244093A (zh) * | 2011-07-28 | 2011-11-16 | 启东市捷捷微电子有限公司 | 一种降低对通隔离扩散横向扩散宽度的结构及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104934464A (zh) | 2015-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104934464B (zh) | 一种晶闸管芯片的结终端结构 | |
CN101853852B (zh) | 单胞中集成肖特基二极管的沟槽mos器件及制造方法 | |
CN101527324B (zh) | 双向低压穿通瞬态电压抑制二极管及其制作方法 | |
JP2013517633A5 (zh) | ||
CN104952909A (zh) | 一种二极管芯片的结终端结构 | |
US9515136B2 (en) | Edge termination structure for a power integrated device and corresponding manufacturing process | |
CN108231878B (zh) | 一种双向沟槽栅电荷存储型igbt及其制作方法 | |
CN106252390A (zh) | 一种沟槽‑场限环复合终端结构及其制备方法 | |
CN201663162U (zh) | 单胞中集成肖特基二极管的沟槽mos器件 | |
CN104051548A (zh) | 一种高介电常数栅介质材料沟槽mos肖特基二极管器件 | |
CN107818920B (zh) | 屏蔽栅沟槽mosfet的栅氧层结构及制造方法 | |
CN204067366U (zh) | 一种晶闸管芯片的结终端结构 | |
CN108376713A (zh) | 一种具有超结结构的半导体器件及其制作方法 | |
CN204067365U (zh) | 一种二极管芯片的结终端结构 | |
CN104078517B (zh) | 沟槽式肖特基半导体器件 | |
CN205194707U (zh) | 一种基于反挖槽工艺的双台阶快恢复二极管芯片 | |
CN102709377B (zh) | 一种新结构晶体硅太阳电池及其制备方法 | |
CN104091840B (zh) | 一种选择性发射极太阳能电池 | |
CN209626219U (zh) | 一种半导体功率器件 | |
US8466046B2 (en) | Method for fabricating a porous semiconductor body region | |
CN209626228U (zh) | 一种削减光罩层数的半导体功率器件 | |
CN105917469A (zh) | 电力用半导体装置 | |
CN207896096U (zh) | 一种高能注入埋层双通道ldmos器件 | |
CN203013738U (zh) | 采用刻槽工艺形成的恒流二极管 | |
CN208189598U (zh) | 一种整流二极管芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: 245000 No. 449 Xinxing Road, Qimen County, Anhui, Huangshan City Patentee after: Huangshan core Microelectronics Co., Ltd Address before: 245000 No. 449 Xinxing Road, Qimen County, Anhui, Huangshan City Patentee before: HUANGSHAN ELECTRIC APPLIANCE Co.,Ltd. |