CN104051548A - 一种高介电常数栅介质材料沟槽mos肖特基二极管器件 - Google Patents

一种高介电常数栅介质材料沟槽mos肖特基二极管器件 Download PDF

Info

Publication number
CN104051548A
CN104051548A CN201410307573.9A CN201410307573A CN104051548A CN 104051548 A CN104051548 A CN 104051548A CN 201410307573 A CN201410307573 A CN 201410307573A CN 104051548 A CN104051548 A CN 104051548A
Authority
CN
China
Prior art keywords
constant gate
dielectric
dielectric material
gate dielectric
schottky diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410307573.9A
Other languages
English (en)
Inventor
蔡银飞
翟东媛
赵毅
施毅
郑有炓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HANGZHOU QP CHIP TECHNOLOGY Co Ltd
Original Assignee
HANGZHOU QP CHIP TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HANGZHOU QP CHIP TECHNOLOGY Co Ltd filed Critical HANGZHOU QP CHIP TECHNOLOGY Co Ltd
Priority to CN201410307573.9A priority Critical patent/CN104051548A/zh
Publication of CN104051548A publication Critical patent/CN104051548A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • H01L29/8725Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种高介电常数栅介质材料沟槽MOS肖特基二极管器件,包括N+半导体衬底、N+半导体衬底上的N-外延层、N-外延层上加工的沟槽结构、N-外延层上及沟槽内生长肖特基接触的阳极金属、N+衬底下面生长欧姆接触的阴极金属;所述沟槽侧壁氧化层包括上下两部分,上部采用高介电常数栅介质材料,下部使用二氧化硅;且所述的沟槽内壁生长高介电常数栅介质材料的高度占沟槽总高度的四分之三以内。本发明设计的一种高介电常数栅介质材料沟槽MOS肖特基二极管器件,在沟槽中的氧化层的上部采用高介电常数栅介质材料,下部仍然使用二氧化硅,与传统的SiO2TMBS器件相比,漏电流密度可以减小19.8%,同时,不减弱器件的击穿电压和正向导通电压特性。

Description

一种高介电常数栅介质材料沟槽MOS肖特基二极管器件
技术领域
本发明属于功率整流器件领域,具体的说是一种低功耗、超高速半导体整流器件,广泛应用于开关电源、变频器、驱动器等电路,做高频、大电流整流二极管、续流二极管、保护二极管使用,或在微波通信等电路中做整流二极管、小信号检波二极管。
背景技术
随着社会的发展,人类对于能源的需求和消耗日益增加,降低能源消耗已经成为了节能环保所必不可少的重要措施。目前,各种功率整流器件被广泛应用于人们的生活和生产中,因此,功率整流器件在节能环保中扮演着重要的角色。
肖特基二极管由于其低的正向导通压降和快速的反向恢复时间,在功率整流器件中得到了广泛的应用。但是,由于肖特基二极管中少数载流子的存储效应很小,所以其频率响应仅为RC时间常数限制,因而,他是高频和快速开关的理想器件。在传统的平面硅肖特基二极管中,由于其反向漏电主要来自于热电子发射,而不是p-n结一样来自于产生复合电流。因此,在相同的面积和电压下,平面肖特基结二极管的反向漏电流比p-n结大很多。另外,在高压器件中,由于寄生电阻的影响,平面肖特基二极管的低正向导通电压的优势也不明显了。为了改善平面肖特基二极管的这些缺点,1994年Baliga等提出了含MOS结构的沟槽式肖特基二极管(Trench Barrier Schottky Diodes,TMBS)。
沟槽式MOS势垒肖特基(TMBS)在诸多应用领域都有不可替代的优势:除了适应高频高压的需求,在相比传统整流器,MOS具有的低漏电和低正向导通电压,可以实现节能环保,顺应市场的发展趋势。TMBS器件利用MOS结构围绕肖特基势垒结,从两个方面改进肖特基结的反向特性。其一,通过电场耦合作用改变在MOS结构之间漂移区的电场强度分布,将电场强度的最大值从肖特基结处转移到了硅的内部,有效的抑制了反向偏压下由镜像力引起的肖特基势垒降低效应,从而减小了肖特基结的反向漏电流;其二,TMBS结构还可以降低有源区中电场强度的最大值,从而实现二极管反向击穿电压的增加。
自从TMBS结构器件被发明以来,不少研究者致力于通过改变TMBS器件的参数来进一步提高器件性能。如Baliga等通过改善有源区的掺杂分布来改善器件的击穿电压,但是同时也导致了其反向漏电流的增加。Juang等通过在沟槽底部引入p-n结来改善器件在沟槽底部的电场强度分布,达到增加击穿电压的作用等。但是作为TMBS结构器件中非常关键的沟槽结构,对沟槽侧壁材料如何影响二极管的电学特性尚未见深入的报道。本专利设计了一种高介电常数栅介质材料沟槽TMBS器件,并且使用器件模拟软件Medici对器件性能进行了模拟。模拟结果表明,在我们所使用的参数条件下,与传统的SiO2TMBS器件相比,漏电流密度可以减小19.8%,同时,器件的击穿电压和正向导通电压特性并没有减弱。
发明内容
本发明的目的是:设计一种高介电常数栅介质材料沟槽MOS肖特基二极管器件,在沟槽中的氧化层的上部采用高介电常数栅介质材料,下部仍然使用二氧化硅,与传统的SiO2TMBS器件相比,漏电流密度可以减小19.8%,同时,不减弱器件的击穿电压和正向导通电压特性。
本发明的技术方案是:一种高介电常数栅介质材料沟槽MOS肖特基二极管器件,包括N+半导体衬底、N+半导体衬底上的N-外延层、N-外延层上加工的沟槽结构、N-外延层上及沟槽内生长肖特基接触的阳极金属、N+衬底下面生长欧姆接触的阴极金属;所述沟槽侧壁氧化层包括上下两部分,上部采用高介电常数栅介质材料,下部使用二氧化硅;且所述的沟槽内壁生长高介电常数栅介质材料的高度占沟槽总高度的四分之三以内。
进一步的,所述沟槽内壁生长的二氧化硅和高介电常数栅介质材料厚度在0.1μm以上。
进一步的,所述的沟槽的总深度大于1μm。
进一步的,所述的N+半导体衬底的掺杂浓度在1×1018cm-3以上。
进一步的,所述的N-外延层的掺杂浓度在5×1017cm-3以下。
进一步的,所述的N-外延层的掺杂浓度是均匀分布,或者是线性分布,或者是阶梯分布,或者是类高斯分布,或者是任意分布。
进一步的,所述的N-外延层的厚度大于4um。
本发明的有益效果在于:高介电常数栅介质材料沟槽式肖特基二极管中的沟槽侧壁的氧化层从单一材料,变为两种材料,其中沟槽中的氧化层的上部采用高介电常数栅介质材料,下部仍然使用二氧化硅。采用介电常数较大的高介电常数栅介质材料,可以增强该处的电场耦合作用,降低肖特基结表面的电场强度,从而有效地减小器件的漏电流。具体而言,与传统的SiO2TMBS器件相比,漏电流密度可以减小19.8%。
另外,这样的改动没有减小器件金属半导体界面上的有效肖特基结面积,也没有提高相同反向耐压下器件耗尽区最大电场强度,所以不会影响器件的击穿电压和正向导通电压。
附图说明
图1为本发明的结构示意图;
图2为本发明对特定参数的传统TMBS器件改善前后,及将沟槽氧化层全部改为高介电常数栅介质材料的TMBS器件的反向IV电学特性的对比图;其中SiO2代表沟槽氧化层全是SiO2TMBS器件;HfO2代表内壁全部使用高介电常数栅介质材料的TMBS器件;SiO2+HfO2代表沟槽内壁高介电常数栅介质材料氧化物的高度i为0.5um的高介电常数栅介质TMBS器件;
图3为本发明对特定参数的传统TMBS器件改善前后,及将沟槽氧化层全部改为高介电常数栅介质材料的TMBS器件的正向IV电学特性的对比图;其中SiO2代表沟槽氧化层全是SiO2TMBS器件;HfO2代表内壁全部使用高介电常数栅介质材料的TMBS器件;SiO2+HfO2代表沟槽内壁高介电常数栅介质材料氧化物的高度为0.5um的高介电常数栅介质TMBS器件;
图4为本发明对特定参数的传统TMBS器件改善前后的电场强度分布对比图,即在40V下沿器件沟槽边缘的电场强度分布图(从肖特基结所处于的平面到外延与衬底的交界所处的平面处);
图5为高介电常数栅介质材料的高度对器件的击穿电压(10-3A/cm2)的影响,其中无标记的直线是与高介电常数栅介质材料TMBS器件相同结构参数的沟槽氧化层全是SiO2TMBS器件的性能;
图6为高介电常数栅介质材料的高度对器件的漏电流密度(-10V)的影响;其中无标记的直线是与高介电常数栅介质材料TMBS器件相同结构参数的沟槽氧化层全是SiO2TMBS器件的性能;
图7为高介电常数栅介质材料的高度对器件的正向导通电压(150A/cm2)的影响。其中无标记的直线是与高介电常数栅介质材料TMBS器件相同结构参数的沟槽氧化层全是SiO2TMBS器件的性能;
具体实施方式
为了更为具体的描述本发明,下面结合附图及具体实施方式对本发明的技术方案及其相关原理和模拟过程进行详细说明。本专利的模拟研究中,优选的各种器件参数选择如下:N-有源区深度为4um,掺杂浓度都为2×1016cm-3;器件阳极电极端肖特基结的势垒金属的功函数为5eV;沟槽的总深度为1.65μm;沟槽中氧化层厚度为沟槽间有源区宽度为0.7μm。另外高介电常数栅介质TMBS器件中有一个特有的参数,也就是沟槽内壁高介电常数栅介质材料(例如:氧化铪、氧化钛等)氧化物的高度为0.5um。各种器件参数可根据实验条件适当调整,对本专利无影响。其中,沟槽的总深度大于1μm小于外延层厚度、N+半导体衬底的掺杂浓度在1×1018cm-3以上、N-外延层的掺杂浓度在5×1017cm-3以下、沟槽内壁生长的二氧化硅和高介电常数栅介质材料厚度大于0.1μm,可根据实验需求,适当调整,不影响实验结果。
如图1所示,一种高介电常数栅介质材料沟槽MOS肖特基二极管器件,包括N+半导体衬底1;N-外延层2,位于N+半导体衬底上;N-外延层上加工的沟槽结构3;沟槽内壁氧化层下部生长的二氧化硅4和上部生长的高介电常数栅介质材料5;N-外延层上及沟槽内生长肖特基接触的阳极金属6;N+衬底下面生长欧姆接触的阴极金属7。
如图2所示,为了证明本专利设计结果的作用,我们通过medici模拟了击穿电压在50V的传统沟槽式肖特基二极管、内壁全部使用高介电常数栅介质材料的沟槽式肖特基二极管和本专利所述的改善方法改善过的high-k TMBS(为表述方便,以下将本专利所述的改善方法改善过的TMBS称为high-k TMBS,高介电常数栅介质材料称为high-k材料)的电学性能。从图中我们可以明显的看到,high-k TMBS器件与SiO2TMBS器件相比漏电有了明显的改善,而high-k器件与内壁全部使用high-k材料的TMBS器件相比漏电几乎相同。我们从图中得到具体漏电数据为:SiO2TMBS器件的漏电流密度为1.01×10-5A/cm240V;High-k TMBS器件的漏电流密度为8.1×10-6A/cm240V;内壁全部使用high-k材料的TMBS器件的漏电流密度为1.2×10-5A/cm240V。high-k TMBS器件的漏电流密度比SiO2TMBS器件的漏电流密度降低了19.8%,漏电流降低了近五分之一。而high-k TMBS器件与内壁全部使用high-k材料的TMBS器件在40V的漏电流的差异主要是因为,内壁全部使用high-k材料的TMBS器件的击穿电压太低,在此电压下已经不是主要有热电子发射产生了,也有碰撞电流产生的部分电流,事实上我们从图中可以看出,在30V之前,两个器件的漏电流密度还是几乎相同的。
为了证明我们设计结果的性能并不会影响器件的正向导通电压,我们也将模拟出来的三种器件的正向IV曲线进行对比,如图3所示。由图中可知三种器件的正向导通电压在通常的使用情况下(导通电流密度为150A/cm2时对应的电压)几乎相同,其中SiO2TMBS器件的正向导通电压为0.5295V;high-k TMBS器件的正向导通电压为0.531V;内壁全部使用high-k材料的TMBS器件的正向导通电压为0.532V。high-k TMBS器件的击穿电压仅比SiO2TMBS器件的击穿电压降低了千分之2.8。这种差距也是极小的,甚至小于器件工艺的偏差,所以也是可能忽略的。
如图4所示,在相同的电压下,内壁全部使用高介电常数栅介质材料的TMBS器件中的最大电场强度值最大,而SiO2TMBS器件与high-k TMBS器件中的最大电场强度值基本相同,所以会有图2中的结果,SiO2TMBS器件与high-k TMBS器件的击穿电压基本相同,而内壁全部使用high-k材料的TMBS器件的击穿电压却很低。而且从图4也可以看出器件的表面的电场强度值SiO2器件最大,而其他两个器件的表面电场强度都比SiO2器件低,所以其他两种器件的击穿电压都比较低。
为了研究器件的击穿电压、漏电流密度和正向导通电压这三个电学性能参数随着沟槽中high-k材料氧化物的高度的变化趋势,我们模拟了沟槽中high-k材料氧化物的高度分别为:0.3μm、0.5μm、0.7μm、0.9μm和1.1μm的这五种high-k TMBS器件。如图5所示,我们可以看出器件的击穿电压随着沟槽中高介电常数栅介质材料氧化物的高度的增加而降低;图6则显示漏电流密度随着沟槽中高介电常数栅介质材料氧化物的高度的增加而减小;图7表明正向导通电压与沟槽中高介电常数栅介质材料氧化物的高度几乎没有关系,高介电常数栅介质材料氧化物的高度增加,正向导通电压不变。模拟结果显示,随着沟槽中高介电常数栅介质材料氧化物高度的增加,器件的击穿电压降低,但漏电减小,我们可以根据实际的应用需求来选择最佳的器件参数。

Claims (7)

1.一种高介电常数栅介质材料沟槽MOS肖特基二极管器件,包括N+半导体衬底、N+半导体衬底上的N-外延层、N-外延层上加工的沟槽结构、N-外延层上及沟槽内生长肖特基接触的阳极金属、N+衬底下面生长欧姆接触的阴极金属;其特征在于:所述沟槽侧壁氧化层包括上下两部分,上部采用高介电常数栅介质材料,下部使用二氧化硅;且所述的沟槽内壁生长高介电常数栅介质材料的高度占沟槽总高度的四分之三以内。
2.根据权利要求1所述的高介电常数栅介质材料沟槽MOS肖特基二极管器件,其特征在于:所述沟槽内壁生长的二氧化硅和高介电常数栅介质材料厚度在0.1μm以上。
3.根据权利要求1所述的高介电常数栅介质材料沟槽MOS肖特基二极管器件,其特征在于:所述的沟槽的总深度大于1μm。
4.根据权利要求1所述的高介电常数栅介质材料沟槽MOS肖特基二极管器件,其特征在于:所述的N+半导体衬底的掺杂浓度在1×1018cm-3以上。
5.根据权利要求1所述的高介电常数栅介质材料沟槽MOS肖特基二极管器件,其特征在于:所述的N-外延层的掺杂浓度在5×1017cm-3以下。
6.根据权利要求1所述的高介电常数栅介质材料沟槽MOS肖特基二极管器件,其特征在于:所述的N-外延层的掺杂浓度是均匀分布,或者是线性分布,或者是阶梯分布,或者是类高斯分布,或者是任意分布。
7.根据权利要求1所述的高介电常数栅介质材料沟槽MOS肖特基二极管器件,其特征在于:所述的N-外延层的厚度大于4um。
CN201410307573.9A 2014-06-30 2014-06-30 一种高介电常数栅介质材料沟槽mos肖特基二极管器件 Pending CN104051548A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410307573.9A CN104051548A (zh) 2014-06-30 2014-06-30 一种高介电常数栅介质材料沟槽mos肖特基二极管器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410307573.9A CN104051548A (zh) 2014-06-30 2014-06-30 一种高介电常数栅介质材料沟槽mos肖特基二极管器件

Publications (1)

Publication Number Publication Date
CN104051548A true CN104051548A (zh) 2014-09-17

Family

ID=51504163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410307573.9A Pending CN104051548A (zh) 2014-06-30 2014-06-30 一种高介电常数栅介质材料沟槽mos肖特基二极管器件

Country Status (1)

Country Link
CN (1) CN104051548A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105633168A (zh) * 2015-12-31 2016-06-01 国网智能电网研究院 一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法
CN106783954A (zh) * 2016-12-26 2017-05-31 东莞市联洲知识产权运营管理有限公司 一种低功率沟槽式肖特基整流器件及其制造方法
CN108091702A (zh) * 2018-01-11 2018-05-29 上海华虹宏力半导体制造有限公司 Tmbs器件及其制造方法
WO2018155711A1 (ja) * 2017-02-27 2018-08-30 株式会社タムラ製作所 トレンチmos型ショットキーダイオード
CN109887988A (zh) * 2017-12-06 2019-06-14 深圳尚阳通科技有限公司 一种肖特基二极管器件及制造方法
CN111211160A (zh) * 2020-01-15 2020-05-29 电子科技大学 一种垂直GaN功率二极管

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105633168A (zh) * 2015-12-31 2016-06-01 国网智能电网研究院 一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法
WO2017114113A1 (zh) * 2015-12-31 2017-07-06 全球能源互联网研究院 一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法
CN106783954A (zh) * 2016-12-26 2017-05-31 东莞市联洲知识产权运营管理有限公司 一种低功率沟槽式肖特基整流器件及其制造方法
CN106783954B (zh) * 2016-12-26 2019-09-20 杭州易正科技有限公司 一种低功率沟槽式肖特基整流器件及其制造方法
WO2018155711A1 (ja) * 2017-02-27 2018-08-30 株式会社タムラ製作所 トレンチmos型ショットキーダイオード
JP2018142577A (ja) * 2017-02-27 2018-09-13 株式会社タムラ製作所 トレンチmos型ショットキーダイオード
US11081598B2 (en) 2017-02-27 2021-08-03 Tamura Corporation Trench MOS Schottky diode
CN109887988A (zh) * 2017-12-06 2019-06-14 深圳尚阳通科技有限公司 一种肖特基二极管器件及制造方法
CN108091702A (zh) * 2018-01-11 2018-05-29 上海华虹宏力半导体制造有限公司 Tmbs器件及其制造方法
CN111211160A (zh) * 2020-01-15 2020-05-29 电子科技大学 一种垂直GaN功率二极管

Similar Documents

Publication Publication Date Title
CN104051548A (zh) 一种高介电常数栅介质材料沟槽mos肖特基二极管器件
EP2710635B1 (en) Sic devices with high blocking voltage terminated by a negative bevel
CN103956389B (zh) 一种阶梯式沟槽mos肖特基二极管器件
CN111799334B (zh) 一种含有反向导电槽栅结构的超结mosfet
CN101710593A (zh) 一种肖特基二极管
CN102779842A (zh) 一种变形槽栅介质的cstbt器件
CN109755289B (zh) 一种沟槽型超结功率器件
CN102544114A (zh) 一种积累型槽栅二极管
CN107393970B (zh) 一种碳化硅结势垒二极管
CN102709317B (zh) 一种低开启电压二极管
CN102130153A (zh) 绝缘体上硅的n型横向绝缘栅双极晶体管及其制备方法
CN103855155A (zh) 一种三模式集成绝缘栅型双极晶体管及其形成方法
CN104051546A (zh) 一种功率二极管及其制备方法
CN109119490A (zh) 一种复合结构的槽栅二极管
CN203179900U (zh) 一种快恢复二极管frd芯片
CN108565286A (zh) 高k介质沟槽横向双扩散金属氧化物元素半导体场效应管及其制作方法
CN106910775B (zh) 一种具有多凹陷缓冲层的4H-SiC金属半导体场效应晶体管
CN206322701U (zh) 一种带有外延调制区的半导体装置
CN205508825U (zh) 一种薄硅层soi基横向绝缘栅双极型晶体管
KR20230088149A (ko) 분리 버퍼 구조를 갖는 초접합 igbt
CN102244106A (zh) 一种肖特基二极管
CN109192777B (zh) 一种深槽半超结结构功率器件及制造方法
CN203165902U (zh) 一种高效率、高耐压肖特基芯片
CN111969053A (zh) 低导通压降二极管器件及制备方法
CN219513111U (zh) 半导体功率mos器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140917