JP2018142577A - トレンチｍｏｓ型ショットキーダイオード - Google Patents

トレンチｍｏｓ型ショットキーダイオード Download PDF

Info

Publication number
JP2018142577A
JP2018142577A JP2017034835A JP2017034835A JP2018142577A JP 2018142577 A JP2018142577 A JP 2018142577A JP 2017034835 A JP2017034835 A JP 2017034835A JP 2017034835 A JP2017034835 A JP 2017034835A JP 2018142577 A JP2018142577 A JP 2018142577A
Authority
JP
Japan
Prior art keywords
semiconductor layer
trench
layer
schottky diode
trench mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017034835A
Other languages
English (en)
Other versions
JP7116409B2 (ja
Inventor
公平 佐々木
Kohei Sasaki
公平 佐々木
東脇　正高
Masataka Towaki
正高 東脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Information and Communications Technology
Tamura Corp
Novel Crystal Technology Inc
Original Assignee
National Institute of Information and Communications Technology
Tamura Corp
Novel Crystal Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Information and Communications Technology, Tamura Corp, Novel Crystal Technology Inc filed Critical National Institute of Information and Communications Technology
Priority to JP2017034835A priority Critical patent/JP7116409B2/ja
Priority to PCT/JP2018/007274 priority patent/WO2018155711A1/ja
Priority to US16/489,213 priority patent/US11081598B2/en
Priority to CN201880013976.9A priority patent/CN110352498B/zh
Priority to EP18757087.4A priority patent/EP3588580A4/en
Publication of JP2018142577A publication Critical patent/JP2018142577A/ja
Priority to JP2022068429A priority patent/JP7291331B2/ja
Application granted granted Critical
Publication of JP7116409B2 publication Critical patent/JP7116409B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】高耐圧かつ低損失のトレンチＭＯＳ型ショットキーダイオードを提供する。
【解決手段】一実施の形態として、Ｇａ２Ｏ３系単結晶からなる第１の半導体層１０と、第１の半導体層１０に積層される層であって、面１７に開口するトレンチ１２を有する、Ｇａ２Ｏ３系単結晶からなる第２の半導体層１１と、面１７上に形成されたアノード電極１３と、第１の半導体層１０の第２の半導体層１１と反対側の面上に形成されたカソード電極１４と、第２の半導体層１１のトレンチ１２の内面を覆う絶縁膜１５と、第２の半導体層１１のトレンチ１２内に絶縁膜１５に覆われるように埋め込まれ、アノード電極１３に接触するトレンチＭＯＳゲート１６と、を有し、第２の半導体層１１が、第１の半導体層側の下層１１ｂと、下層１１ｂよりも高いドナー濃度を有する、アノード電極１３側の上層１１ａとから構成される、トレンチＭＯＳ型ショットキーダイオード１を提供する。
【選択図】図１

Description

本発明は、トレンチＭＯＳ型ショットキーダイオードに関する。
従来、Ｇａ２Ｏ３を半導体層に用いたショットキーバリアダイオード（ショットキーダイオード）が知られている（例えば、特許文献１）。
特許文献１には、例えば、ｎ−Ｇａ２Ｏ３層の電子キャリア濃度と厚さがそれぞれ９．９５×１０１６ｃｍ−３、３．３μｍのときの、ショットキーダイオードの耐圧が１０００Ｖであることが記載されている。
また、Ｓｉを半導体層に用いたトレンチＭＯＳ型ショットキーダイオード、及びＳｉＣを半導体層に用いたトレンチＭＯＳ型ショットキーダイオードが知られている（例えば、非特許文献１、２）。
非特許文献１には、ｎ−Ｓｉ層のドーピング濃度と厚さがそれぞれ１×１０１６ｃｍ−３、９μｍのときの、半導体層にＳｉを用いたトレンチＭＯＳ型ショットキーダイオードの耐圧が１０７Ｖであることが記載されている。
非特許文献２に記載された逆方向電圧−逆方向電流特性からは、ｎ−ＳｉＣ層のドーピング濃度と厚さがそれぞれ６×１０１５ｃｍ−３、４μｍのときの、半導体層にＳｉＣを用いたトレンチＭＯＳ型ショットキーダイオードの耐圧が数十Ｖ程度であることが読み取れる。
特開２０１３−１０２０８１号公報
T. Shimizu et al., Proceedings of 2001 International Symposium on Power Semiconductor Devices & ICs, Osaka, pp.243-246 (2001). V. Khemka, et al., IEEE ELECTRON DEVICE LETTERS, VOL. 21, NO. 5, MAY 2000, pp.286-288
特許文献１においては、ショットキーダイオードの耐圧がＧａ２Ｏ３の絶縁破壊電界強度により定義されている。しかしながら、Ｇａ２Ｏ３等の絶縁破壊電界強度の大きな材料を用いたショットキーダイオードにおいては、逆方向電圧を増加させると、Ｇａ２Ｏ３層が絶縁破壊を起こす前にアノード電極とＧａ２Ｏ３層との間のリーク電流が極めて大きくなり、ショットキーダイオードが燃え尽きてしまう。
このため、Ｇａ２Ｏ３を半導体層に用いたショットキーダイオードについては、所定の大きさ（例えば１μＡ）のリーク電流が流れるときの逆方向電圧を耐圧として定義するのが適切といえる。なお、特許文献１のショットキーダイオードは、リーク電流を抑制するための特別な構造を有さず、ｎ−Ｇａ２Ｏ３層のキャリア濃度が９．９５×１０１６ｃｍ−３であるときの、１μＡのリーク電流が流れるときの逆方向電圧を概算すると、およそ６４Ｖとなる。
本発明の目的は、高耐圧かつ低損失のトレンチＭＯＳ型ショットキーダイオードを提供することにある。
本発明の一態様は、上記目的を達成するために、下記［１］〜［６］のトレンチＭＯＳ型ショットキーダイオードを提供する。
［１］Ｇａ２Ｏ３系単結晶からなる第１の半導体層と、前記第１の半導体層に積層される層であって、その前記第１の半導体層と反対側の面に開口するトレンチを有する、Ｇａ２Ｏ３系単結晶からなる第２の半導体層と、前記第２の半導体層の前記第１の半導体層と反対側の面上に形成されたアノード電極と、前記第１の半導体層の前記第２の半導体層と反対側の面上に形成されたカソード電極と、前記第２の半導体層の前記トレンチの内面を覆う絶縁膜と、前記第２の半導体層の前記トレンチ内に前記絶縁膜に覆われるように埋め込まれ、前記アノード電極に接触するトレンチＭＯＳゲートと、を有し、前記第２の半導体層が、前記第１の半導体層側の下層と、前記下層よりも高いドナー濃度を有する、前記アノード電極側の上層とから構成される、トレンチＭＯＳ型ショットキーダイオード。
［２］前記上層と前記下層の界面の高さが前記トレンチの底の高さ以上である、前記［１］に記載のトレンチＭＯＳ型ショットキーダイオード。
［３］前記上層と前記下層の界面の高さが前記トレンチＭＯＳゲートの最下部の高さ以上である、前記［２］に記載のトレンチＭＯＳ型ショットキーダイオード。
［４］前記第１の半導体層のドナー濃度が、前記第２の半導体層の前記上層のドナー濃度よりも高い、前記［１］〜［３］のいずれか１項に記載のトレンチＭＯＳ型ショットキーダイオード。
［５］複数の前記トレンチを有し、隣接する前記トレンチの間の前記第２の半導体層のメサ形状部分が、前記第２の半導体層の前記上層のドナー濃度に応じた幅を有する、前記［１］〜［４］のいずれか１項に記載のトレンチＭＯＳ型ショットキーダイオード。
［６］前記絶縁膜の下面が、前記絶縁膜よりも誘電率が低い絶縁体に覆われた、前記［１］〜［５］のいずれか１項に記載のトレンチＭＯＳ型ショットキーダイオード。
本発明によれば、高耐圧かつ低損失のトレンチＭＯＳ型ショットキーダイオードを提供することができる。
図１は、第１の実施の形態に係るトレンチＭＯＳ型ショットキーダイオードの垂直断面図である。 図２（ａ）、（ｂ）は、それぞれトレンチの平面パターンの典型例を示す、第２の半導体層の上面図である。 図３は、第１の実施の形態に係るトレンチＭＯＳ型ショットキーダイオードの変形例の垂直断面図である。 図４は、第２の実施の形態に係るトレンチＭＯＳ型ショットキーダイオードの垂直断面図である。 図５は、２層構造の第２の半導体層を有するトレンチＭＯＳ型ショットキーダイオード（耐圧１２００Ｖ）と、第２の半導体層の代わりに単層の半導体層を有する比較例としてのトレンチＭＯＳ型ショットキーダイオード（耐圧１２００Ｖ）の順方向特性を示すグラフである。 図６は、２層構造の第２の半導体層を有するトレンチＭＯＳ型ショットキーダイオード（耐圧６００Ｖ）と、第２の半導体層の代わりに単層の半導体層を有する比較例としてのトレンチＭＯＳ型ショットキーダイオード（耐圧６００Ｖ）の順方向特性を示すグラフである。
〔第１の実施の形態〕
（トレンチＭＯＳ型ショットキーダイオードの構成）
図１は、第１の実施の形態に係るトレンチＭＯＳ型ショットキーダイオード１の垂直断面図である。トレンチＭＯＳ型ショットキーダイオード１は、トレンチＭＯＳ領域を有する縦型のショットキーダイオードである。
トレンチＭＯＳ型ショットキーダイオード１は、第１の半導体層１０と、第１の半導体層１０に積層される層であって、その第１の半導体層１０と反対側の面１７に開口するトレンチ１２を有する第２の半導体層１１と、第２の半導体層１１の面１７上に形成されたアノード電極１３と、第１の半導体層１０の第２の半導体層１１と反対側の面上に形成されたカソード電極１４と、第２の半導体層１１のトレンチ１２の内面を覆う絶縁膜１５と、第２の半導体層１１のトレンチ１２内に絶縁膜１５に覆われるように埋め込まれ、アノード電極１３に接触するトレンチＭＯＳゲート１６と、を有する。
トレンチＭＯＳ型ショットキーダイオード１においては、アノード電極１３とカソード電極１４との間に順方向電圧（アノード電極１３側が正電位）を印加することにより、第２の半導体層１１から見たアノード電極１３と第２の半導体層１１との界面のエネルギー障壁が低下し、アノード電極１３からカソード電極１４へ電流が流れる。
一方、アノード電極１３とカソード電極１４との間に逆方向電圧（アノード電極１３側が負電位）を印加したときは、ショットキー障壁により、電流は流れない。アノード電極１３とカソード電極１４との間に逆方向電圧を印加すると、アノード電極１３と第２の半導体層１１との界面及び絶縁膜１５と第２の半導体層１１との界面から空乏層が拡がる。
一般的に、ショットキーダイオードの逆方向リーク電流の上限は１μＡとされている。本実施の形態では、１μＡのリーク電流が流れるときの逆方向電圧を耐圧と定義する。
例えば、“松波弘之、大谷昇、木本恒暢、中村孝著、「半導体ＳｉＣ技術と応用」、第２版、日刊工業新聞社、２０１１年９月３０日、ｐ．３５５”に記載された、ＳｉＣを半導体層とするショットキーダイオードにおける逆方向リーク電流のショットキー界面電界強度依存性のデータによれば、逆方向リーク電流の電流密度が０．０００１Ａ／ｃｍ２のときのショットキー電極直下の電界強度は、およそ０．８ＭＶ／ｃｍである。ここで、０．０００１Ａ／ｃｍ２は、サイズが１ｍｍ×１ｍｍであるショットキー電極に１μＡの電流が流れたときのショットキー電極直下の電流密度である。
このため、半導体材料自体の絶縁破壊電界強度が数ＭＶ／ｃｍあったとしても、ショットキー電極直下の電界強度が０．８ＭＶ／ｃｍを超えると、１μＡを超えるリーク電流が流れることになる。
例えば、ショットキー電極直下の電界強度を抑制するための特別な構造を有さない従来のショットキーダイオードにおいて１２００Ｖの耐圧を得るためには、ショットキー電極直下の電界強度を０．８ＭＶ／ｃｍ以下に抑えるために、半導体層のドナー濃度を１０１５ｃｍ−３台にまで下げ、かつ半導体層を非常に厚くする必要がある。そのため、導通損失が非常に大きくなり、高耐圧かつ低損失のショットキーバリアダイオードを作製することは困難である。
本実施の形態に係るトレンチＭＯＳ型ショットキーダイオード１は、トレンチＭＯＳ構造を有するため、半導体層の抵抗を増加することなく、高い耐圧を得ることができる。すなわち、トレンチＭＯＳ型ショットキーダイオード１は、高耐圧かつ低損失のショットキーダイオードである。
なお、高耐圧かつ低損失のショットキーダイオードとして、ジャンクションバリアショットキー（ＪＢＳ）ダイオードが知られているが、ｐ型のＧａ２Ｏ３は製造が困難であるため、Ｇａ２Ｏ３はｐ型領域が必要なＪＢＳダイオードの材料に向いていない。
第１の半導体層１０は、ドナーとしてのＳｉ、Ｓｎ等のIV族元素を含むｎ型のＧａ２Ｏ３系単結晶からなる。第１の半導体層１０のドナー濃度は、例えば、１．０×１０１８以上かつ１．０×１０２０ｃｍ−３以下である。第１の半導体層１０の厚さＴｓは、例えば、１０〜６００μｍである。第１の半導体層１０は、例えば、Ｇａ２Ｏ３系単結晶基板である。
ここで、Ｇａ２Ｏ３系単結晶とは、Ｇａ２Ｏ３単結晶、又は、Ａｌ、Ｉｎ等の元素が添加されたＧａ２Ｏ３単結晶をいう。例えば、Ａｌ及びＩｎが添加されたＧａ２Ｏ３単結晶である（ＧａｘＡｌｙＩｎ（１−ｘ−ｙ））２Ｏ３（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）単結晶であってもよい。Ａｌを添加した場合にはバンドギャップが広がり、Ｉｎを添加した場合にはバンドギャップが狭くなる。なお、上記のＧａ２Ｏ３単結晶は、例えば、β型の結晶構造を有する。
第２の半導体層１１は、ドナーとしてのＳｉ、Ｓｎ等のIV族元素を含むｎ型のＧａ２Ｏ３系単結晶からなる。第２の半導体層１１は、例えば、Ｇａ２Ｏ３系単結晶基板である第１の半導体層１０上にエピタキシャル成長したエピタキシャル層である。
なお、第１の半導体層１０と第２の半導体層１１との間に、高濃度のドナーを含む高ドナー濃度層を形成してもよい。この高ドナー濃度層は、例えば、基板である第１の半導体層１０上に第２の半導体層１１をエピタキシャル成長させる場合に用いられる。第２の半導体層１１の成長初期は、ドーパントの取り込み量が不安定であったり、基板である第１の半導体層１０からのアクセプタ不純物の拡散があったりするため、第１の半導体層１０上に第２の半導体層１１を直接成長させると、第２の半導体層１１の第１の半導体層１０との界面に近い領域が高抵抗化する場合がある。このような問題を避けるため、高ドナー濃度層が用いられる。高ドナー濃度層の濃度は、例えば、第２の半導体層１１よりも高い濃度に設定され、より好ましくは、第１の半導体層１０よりも高い濃度に設定される。
第２の半導体層１１は、アノード電極１３側の上層１１ａと、第１の半導体層１０側の下層１１ｂとから構成される。上層１１ａは、下層１１ｂよりも高いドナー濃度を有する。また、上層１１ａ及び下層１１ｂのドナー濃度は、第１の半導体層１０のドナー濃度よりも低い。
第２の半導体層１１のドナー濃度が増加するほど、トレンチＭＯＳ型ショットキーダイオード１の各部の電界強度が増加する。このため、比較的小さな逆方向電圧が印加されたときでも大きなリーク電流が流れるようになる。すなわち、トレンチＭＯＳ型ショットキーダイオード１の耐圧が低下する。
しかしながら、本発明者は、鋭意研究の結果、第２の半導体層１１中のトレンチ１２が形成された層のドナー濃度は、ある特定の濃度までは増加させてもアノード電極１３直下の第２の半導体層１１中の（ショットキー界面近傍の）電界強度にほとんど影響がないことを見出した。一方で、第２の半導体層１１中のトレンチ１２が形成された層のドナー濃度を増加させることにより、第２の半導体層１１の電気抵抗が低下してトレンチＭＯＳ型ショットキーダイオード１の損失が低減される。
このため、第２の半導体層１１を上層１１ａと下層１１ｂに分けて、上層１１ａのドナー濃度を下層１１ｂのドナー濃度よりも高くすることにより、アノード電極１３直下の第２の半導体層１１中の（ショットキー界面近傍の）電界強度を０．８ＭＶ／ｃｍ未満に抑えつつ、トレンチＭＯＳ型ショットキーダイオード１の損失を低減することができる。
上層１１ａと下層１１ｂの界面の高さがトレンチ１２の底の高さ以上である場合に、上層１１ａのドナー濃度の増加に伴うショットキー界面近傍の電界強度の増加を効果的に抑えることができる。さらに、上層１１ａと下層１１ｂの界面の高さがトレンチＭＯＳゲート１６の最下部の高さ以上である場合には、より効果的にショットキー界面近傍の電界強度の増加を抑えることができる。
トレンチＭＯＳ型ショットキーダイオード１の耐圧にほとんど影響を与えない第２の半導体層１１の上層１１ａのドナー濃度の範囲の上限値は、隣接するトレンチ１２の間の第２の半導体層１１のメサ形状部分の幅Ｗｍに依存する。このため、幅Ｗｍを第２の半導体層１１の上層１１ａのドナー濃度に応じて設定することが好ましい。
第２の半導体層１１中のアノード電極１３直下の領域中の最大電界強度、第２の半導体層１１中の最大電界強度、及び絶縁膜１５中の最大電界強度を低く抑えるためには、第２の半導体層１１の下層１１ｂのドナー濃度がおよそ６．０×１０１６ｃｍ−３以下であることが好ましい。一方、下層１１ｂのドナー濃度が小さくなるほど第２の半導体層１１の抵抗が大きくなり、順方向損失が増加してしまうため、例えば１２００Ｖ以下の耐圧を得るためには、３．０×１０１６ｃｍ−３以上であることが好ましい。また、より高い耐圧を得るためには、ドナー濃度を例えば１．０×１０１６ｃｍ−３程度まで下げることが好ましい。
第２の半導体層１１の厚さＴｅが増加するほど、第２の半導体層１１中の最大電界強度及び絶縁膜１５中の最大電界強度が低減する。第２の半導体層１１の厚さＴｅをおよそ６μｍ以上にすることにより、第２の半導体層１１中の最大電界強度及び絶縁膜１５中の最大電界強度を効果的に低減することができる。これらの電界強度の低減と、トレンチＭＯＳ型ショットキーダイオード１の小型化の観点から、第２の半導体層１１の厚さＴｅはおよそ５．５μｍ以上かつ９μｍ以下であることが好ましい。
トレンチ１２の深さＤｔによってトレンチＭＯＳ型ショットキーダイオード１の各部の電界強度が変化する。第２の半導体層１１中のアノード電極１３直下の領域中の最大電界強度、第２の半導体層１１中の最大電界強度、及び絶縁膜１５中の最大電界強度を低く抑えるためには、トレンチ１２の深さＤｔがおよそ２μｍ以上かつ６μｍ以下であることが好ましく、およそ３μｍ以上かつ４μｍ以下であることがより好ましい。また、本明細書では、トレンチ１２の幅をＷｔとする。
絶縁膜１５の誘電率が増加するほど、絶縁膜１５中の最大電界強度が低減するため、絶縁膜１５は誘電率が高い材料からなることが好ましい。例えば、絶縁膜１５の材料としてＡｌ２Ｏ３（比誘電率がおよそ９．３）、ＨｆＯ２（比誘電率がおよそ２２）を用いることができるが、誘電率の高いＨｆＯ２を用いることが特に好ましい。
また、絶縁膜１５の厚さＴｉが増加するほど、第２の半導体層１１中の最大電界強度が低減するが、絶縁膜１５中の最大電界強度およびアノード電極１３直下の領域中の最大電界強度が増加する。製造容易性の観点からは、絶縁膜１５の厚さは小さい方が好ましく、３００ｎｍ以下であることがより好ましい。ただし、当然ながら、トレンチＭＯＳゲート１６と第２の半導体層１１の間に直接電流がほとんど流れない程度の厚さは必要である。
トレンチＭＯＳゲート１６の材料は、導電性を有するものであれば特に限定されず、例えば、高濃度でドーピングされた多結晶Ｓｉや、Ｎｉ、Ａｕ等の金属を用いることができる。
トレンチＭＯＳ型ショットキーダイオード１中の電界強度は、上述のように、隣接する２つのトレンチ１２の間のメサ形状部分の幅、トレンチ１２の深さＤｔ、絶縁膜１５の厚さＴｉ等の影響を受けるが、トレンチ１２の平面パターンにはほとんど影響を受けない。このため、第２の半導体層１１のトレンチ１２の平面パターンは特に限定されない。
図２（ａ）、（ｂ）は、それぞれトレンチ１２の平面パターンの典型例を示す、第２の半導体層１１の面１７の上面図である。
図２（ａ）に示されるトレンチ１２は、ライン状の平面パターンを有する。図２（ｂ）に示されるトレンチ１２は、隣接する２つのトレンチ１２の間のメサ形状部分の平面パターンがドット状になるような平面パターンを有する。
図１に示されるトレンチＭＯＳ型ショットキーダイオード１の断面は、図２（ａ）に示されるトレンチＭＯＳ型ショットキーダイオード１においては切断線Ａ−Ａに沿った切断面、及び図２（ｂ）に示されるトレンチＭＯＳ型ショットキーダイオード１においては切断線Ｂ−Ｂに沿った切断面に相当する。
アノード電極１３は、第２の半導体層１１とショットキー接触する。アノード電極１３は、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ａｇ、Ｃｕ、Ａｌ、Ｍｏ、Ｉｎ、Ｔｉ、多結晶Ｓｉおよびそれらの酸化物や窒化物、合金等の材料からなる。アノード電極１３と第２の半導体層１１のショットキー界面の逆方向リーク電流は、アノード電極１３と第２の半導体層１１との界面の障壁の高さ（バリアハイト）が高いほど小さくなる。一方、バリアハイトが高い金属をアノード電極１３に用いた場合、順方向の立ち上がり電圧が上昇するため、順方向損失が増加する。よって、逆方向リーク電流が最大で１μＡ程度となるバリアハイトを持つ材料を選択することが好ましい。例えば逆方向耐圧が６００Ｖから１２００Ｖの場合、バリアハイトを０．７ｅＶ程度とすることで、逆方向リーク電流を１μＡ程度に抑えたまま、最も順方向損失を低減できる。アノード電極１３は、異なる金属膜を積層した多層構造、例えば、Ｐｔ／Ａｕ、Ｐｔ／Ａｌ、Ｐｄ／Ａｕ、Ｐｄ／Ａｌ、又はＰｔ／Ｔｉ／ＡｕおよびＰｄ／Ｔｉ／Ａｕを有してもよい。
カソード電極１４は、第１の半導体層１０とオーミック接触する。カソード電極１４は、Ｔｉ等の金属からなる。カソード電極１４は、異なる金属膜を積層した多層構造、例えば、Ｔｉ／Ａｕ又はＴｉ／Ａｌ、を有してもよい。カソード電極１４と第１の半導体層１０を確実にオーミック接触させるため、カソード電極１４の第１の半導体層１０と接触する層がＴｉからなることが好ましい。
図３は、トレンチＭＯＳ型ショットキーダイオード１の変形例の垂直断面図である。図３に示されるように、トレンチＭＯＳ型ショットキーダイオード１は、フィールドプレート構造を有してもよい。
図３に示される変形例においては、第２の半導体層１１の面１７の縁に沿って、ＳｉＯ２等からなる誘電体膜１８が設けられ、その誘電体膜１８の上にアノード電極１３の縁が乗り上げている。
このようなフィールドプレート構造を設けることにより、アノード電極１３の端部への電界集中を抑制することができる。また、誘電体膜１８は、第２の半導体層１１の面１７を流れる表面リーク電流を抑制するパッシベーション膜としても機能する。なお、フィールドプレート構造の有無は、上記のトレンチＭＯＳ型ショットキーダイオード１の構造における各パラメータ（メサ形状部分の幅Ｗｍ、トレンチ１２の深さＤｔ、絶縁膜１５の厚さＴｉ等）の最適値には影響を与えない。
〔第２の実施の形態〕
第２の実施の形態は、絶縁膜１５を構成する絶縁体とは別の絶縁体がトレンチの底部に埋め込まれる点において、第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略又は簡略化する。
（トレンチＭＯＳ型ショットキーダイオードの構成）
図４は、第２の実施の形態に係るトレンチＭＯＳ型ショットキーダイオード２の垂直断面図である。
トレンチＭＯＳ型ショットキーダイオード２の第２の半導体層１１は、面１７に開口するトレンチ２１を有する。トレンチ２１の底部には絶縁体２２が埋め込まれ、絶縁膜１５は、絶縁体２２の上面とトレンチ２１の内側側面を覆う。トレンチＭＯＳゲート１６は、トレンチ２１内に絶縁膜１５に覆われるように埋め込まれている。
例えば、トレンチ２１の底部に絶縁体２２を埋め込んだ後、エッチングにより絶縁体２２の上部をラウンド状に削り、トレンチ１２を形成する。そして、トレンチ１２内に絶縁膜１５及びトレンチＭＯＳゲート１６を形成する。トレンチ２１の底面は平坦であってもよいし、トレンチ１２のようにラウンドしていてもよい。
絶縁体２２は、絶縁膜１５よりも誘電率の低い絶縁体からなる。このため、アノード電極１３とカソード電極１４の間に電圧を印加したときに、絶縁膜１５に印加される電界よりも絶縁体２２に印加される電界の方が大きくなる。
第１の実施の形態に係るトレンチＭＯＳ型ショットキーダイオード１において、絶縁膜１５中で最も電界強度が高くなる領域は、トレンチ１２の底部近傍の領域である。また、第２の半導体層１１中で最も電界強度が高くなる領域は、トレンチ１２の直下の領域である。
第２の実施の形態に係る絶縁体２２を設けることにより、絶縁膜１５中のトレンチ１２の底部近傍の領域における電界強度、及び第２の半導体層１１中のトレンチ１２の直下の領域における電界強度を低減することができる。すなわち、絶縁膜１５中の最大電界強度及び第２の半導体層１１中の最大電界強度を低減することができる。
絶縁体２２の材料として、ＳｉＯ２（比誘電率がおよそ４）等の誘電率が低い材料を用いることが好ましい。絶縁膜１５の最下部の直下における絶縁体２２の厚さＴｂは、およそ２００ｎｍ以上であることが好ましい。絶縁体２２は、トレンチ１２と同じ平面パターンを有し、典型的には、トレンチ１２の幅Ｗｔとほぼ等しい幅を有する。
トレンチＭＯＳ型ショットキーダイオード２においては、上層１１ａと下層１１ｂの界面の高さがトレンチ２１の底の高さ以上である場合に、上層１１ａのドナー濃度の増加に伴うショットキー界面近傍の電界強度の増加を効果的に抑えることができる。さらに、上層１１ａと下層１１ｂの界面の高さがトレンチＭＯＳゲート１６の最下部の高さ以上である場合には、より効果的にショットキー界面近傍の電界強度の増加を抑えることができる。
（実施の形態の効果）
上記第１、２の実施の形態によれば、トレンチが形成されるＧａ２Ｏ３からなる半導体層を上層と下層に分け、上層のドナー濃度を下層のドナー濃度よりも高くすることにより、高耐圧かつ低損失のトレンチＭＯＳ型ショットキーダイオードを提供することができる。
シミュレーションにより、第１の実施の形態に係るトレンチＭＯＳ型ショットキーダイオード１の構造において、第２の半導体層１１を上層１１ａと下層１１ｂに分けることによる効果を調べた。
以下に、例として、トレンチＭＯＳ型ショットキーダイオード１の耐圧を１２００Ｖに設定する場合と、６００Ｖに設定する場合の評価結果を述べる。
（耐圧を１２００Ｖに設定する場合）
トレンチＭＯＳ型ショットキーダイオード１の耐圧を１２００Ｖに設定する場合、第２の半導体層１１とアノード電極１３との間に形成されるショットキー接合のバリアハイトが０．７ｅＶであるとすると、リーク電流を抑えるため、アノード電極１３の直下の電界強度は０．４ＭＶ／ｃｍ以下であることが求められる。
この条件を満たすために、隣接するトレンチ１２の間の第２の半導体層１１のメサ形状部分の幅Ｗｍを第２の半導体層１１の上層１１ａのドナー濃度に応じて設定する。例えば、上層１１ａのドナー濃度が４．５×１０１６ｃｍ−３の場合は幅Ｗｍを１．４μｍ以下に設定し、上層１１ａのドナー濃度が６．０×１０１６ｃｍ−３の場合は幅Ｗｍを１．０μｍ以下に設定し、上層１１ａのドナー濃度が９．０×１０１６ｃｍ−３の場合は幅Ｗｍを０．７μｍ以下に設定し、上層１１ａのドナー濃度が１．２×１０１７ｃｍ−３の場合は幅Ｗｍを０．５μｍ以下に設定する。
また、このときの第２の半導体層１１の下層１１ｂのドナー濃度及び厚さは、例えば、それぞれ３×１０１６ｃｍ−３、４．０μｍに設定すればよい。
図５は、上述の２層構造の第２の半導体層１１を有するトレンチＭＯＳ型ショットキーダイオード１（以下、実施例１と呼ぶ）と、第２の半導体層１１の代わりに単層の半導体層を有する比較例としてのトレンチＭＯＳ型ショットキーダイオード（以下、比較例１と呼ぶ）の順方向特性を示すグラフである。
ここで、実施例１について、上層１１ａのドナー濃度、厚さをそれぞれ６．０×１０１６ｃｍ−３、３μｍ、下層１１ｂのドナー濃度、厚さをそれぞれ３．０×１０１６ｃｍ−３、４μｍ、トレンチ１２の幅Ｗｔを０．５μｍ、第２の半導体層１１のメサ形状部分の幅Ｗｍを１μｍと設定した。また、比較例１について、第２の半導体層１１の代わりの単層の半導体層のドナー濃度、厚さをそれぞれ３．０×１０１６ｃｍ−３、７μｍ、トレンチ１２の幅Ｗｔを１．０μｍ、第２の半導体層１１のメサ形状部分の幅Ｗｍを２μｍと設定した。また、実施例１、比較例１のいずれについても、ショットキー接合のバリアハイトを０．７ｅＶ、トレンチ１２の深さＤｔを３μｍ、絶縁膜１５を厚さが５０ｎｍのＨｆＯ２膜と設定した。
図５は、実施例１の方が比較例１よりもオン抵抗が小さいことを示している。このことから、第２の半導体層１１を上層１１ａと下層１１ｂに分け、上層１１ａのドナー濃度を下層１１ｂのドナー濃度よりも高くすることにより、オン抵抗が低減されることが確認された。
（耐圧を６００Ｖに設定する場合）
トレンチＭＯＳ型ショットキーダイオード１の耐圧を６００Ｖに設定する場合、第２の半導体層１１とアノード電極１３との間に形成されるショットキー接合のバリアハイトが０．７ｅＶであるとすると、耐圧を１２００Ｖに設計する場合と同様に、アノード電極１３の直下の電界強度は０．４ＭＶ／ｃｍ以下であることが求められる。
この条件を満たすために、隣接するトレンチ１２の間の第２の半導体層１１のメサ形状部分の幅Ｗｍを第２の半導体層１１の上層１１ａのドナー濃度に応じて設定する。例えば、上層１１ａのドナー濃度が９．０×１０１６ｃｍ−３の場合は幅Ｗｍを１．４μｍ以下に設定し、上層１１ａのドナー濃度が１．２×１０１７ｃｍ−３の場合は幅Ｗｍを１．０μｍ以下に設定し、上層１１ａのドナー濃度が１．８９×１０１７ｃｍ−３の場合は幅Ｗｍを０．６７μｍ以下に設定し、上層１１ａのドナー濃度が２．４×１０１７ｃｍ−３の場合は幅Ｗｍを０．５μｍ以下に設定する。
また、このときの第２の半導体層１１の下層１１ｂのドナー濃度及び厚さは、例えば、それぞれ３×１０１６ｃｍ−３、１．５μｍに設定すればよい。
図６は、上述の２層構造の第２の半導体層１１を有するトレンチＭＯＳ型ショットキーダイオード１（以下、実施例２と呼ぶ）と、第２の半導体層１１の代わりに単層の半導体層を有する比較例としてのトレンチＭＯＳ型ショットキーダイオード（以下、比較例２と呼ぶ）の順方向特性を示すグラフである。
ここで、実施例２について、上層１１ａのドナー濃度、厚さをそれぞれ１．２×１０１７ｃｍ−３、３μｍ、下層１１ｂのドナー濃度、厚さをそれぞれ３．０×１０１６ｃｍ−３、１．５μｍ、トレンチ１２の幅Ｗｔを０．５μｍ、第２の半導体層１１のメサ形状部分の幅Ｗｍを１μｍと設定した。また、比較例２について、第２の半導体層１１の代わりの単層の半導体層のドナー濃度、厚さをそれぞれ３．０×１０１６ｃｍ−３、４．５μｍ、トレンチ１２の幅Ｗｔを１．０μｍ、第２の半導体層１１のメサ形状部分の幅Ｗｍを２μｍと設定した。また、実施例２、比較例２のいずれについても、ショットキー接合のバリアハイトを０．７ｅＶ、トレンチ１２の深さＤｔを３μｍ、絶縁膜１５を厚さが５０ｎｍのＨｆＯ２膜と設定した。
図６は、実施例２の方が比較例２よりもオン抵抗が小さいことを示している。このことから、第２の半導体層１１を上層１１ａと下層１１ｂに分け、上層１１ａのドナー濃度を下層１１ｂのドナー濃度よりも高くすることにより、オン抵抗が低減されることが確認された。
以上、本発明の実施の形態、実施例を説明したが、本発明は、上記実施の形態、実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、上記に記載した実施の形態、実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態、実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
１、２…トレンチＭＯＳ型ショットキーダイオード、 １０…第１の半導体層、 １１…第２の半導体層、 １１ａ…上層、 １１ｂ…下層、 １２、２１…トレンチ、 １３…アノード電極、 １４…カソード電極、 １５、２２…絶縁膜、 １６…トレンチＭＯＳゲート

Claims (6)

  1. Ｇａ２Ｏ３系単結晶からなる第１の半導体層と、
    前記第１の半導体層に積層される層であって、その前記第１の半導体層と反対側の面に開口するトレンチを有する、Ｇａ２Ｏ３系単結晶からなる第２の半導体層と、
    前記第２の半導体層の前記第１の半導体層と反対側の面上に形成されたアノード電極と、
    前記第１の半導体層の前記第２の半導体層と反対側の面上に形成されたカソード電極と、
    前記第２の半導体層の前記トレンチの内面を覆う絶縁膜と、
    前記第２の半導体層の前記トレンチ内に前記絶縁膜に覆われるように埋め込まれ、前記アノード電極に接触するトレンチＭＯＳゲートと、
    を有し、
    前記第２の半導体層が、前記第１の半導体層側の下層と、前記下層よりも高いドナー濃度を有する、前記アノード電極側の上層とから構成される、
    トレンチＭＯＳ型ショットキーダイオード。
  2. 前記上層と前記下層の界面の高さが前記トレンチの底の高さ以上である、
    請求項１に記載のトレンチＭＯＳ型ショットキーダイオード。
  3. 前記上層と前記下層の界面の高さが前記トレンチＭＯＳゲートの最下部の高さ以上である、
    請求項２に記載のトレンチＭＯＳ型ショットキーダイオード。
  4. 前記第１の半導体層のドナー濃度が、前記第２の半導体層の前記上層のドナー濃度よりも高い、
    請求項１〜３のいずれか１項に記載のトレンチＭＯＳ型ショットキーダイオード。
  5. 複数の前記トレンチを有し、
    隣接する前記トレンチの間の前記第２の半導体層のメサ形状部分が、前記第２の半導体層の前記上層のドナー濃度に応じた幅を有する、
    請求項１〜４のいずれか１項に記載のトレンチＭＯＳ型ショットキーダイオード。
  6. 前記絶縁膜の下面が、前記絶縁膜よりも誘電率が低い絶縁体に覆われた、
    請求項１〜５のいずれか１項に記載のトレンチＭＯＳ型ショットキーダイオード。
JP2017034835A 2017-02-27 2017-02-27 トレンチｍｏｓ型ショットキーダイオード Active JP7116409B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017034835A JP7116409B2 (ja) 2017-02-27 2017-02-27 トレンチｍｏｓ型ショットキーダイオード
PCT/JP2018/007274 WO2018155711A1 (ja) 2017-02-27 2018-02-27 トレンチｍｏｓ型ショットキーダイオード
US16/489,213 US11081598B2 (en) 2017-02-27 2018-02-27 Trench MOS Schottky diode
CN201880013976.9A CN110352498B (zh) 2017-02-27 2018-02-27 沟槽mos型肖特基二极管
EP18757087.4A EP3588580A4 (en) 2017-02-27 2018-02-27 SCHOTTKY MOS TRENCH DIODE
JP2022068429A JP7291331B2 (ja) 2017-02-27 2022-04-18 トレンチｍｏｓ型ショットキーダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017034835A JP7116409B2 (ja) 2017-02-27 2017-02-27 トレンチｍｏｓ型ショットキーダイオード

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022068429A Division JP7291331B2 (ja) 2017-02-27 2022-04-18 トレンチｍｏｓ型ショットキーダイオード

Publications (2)

Publication Number Publication Date
JP2018142577A true JP2018142577A (ja) 2018-09-13
JP7116409B2 JP7116409B2 (ja) 2022-08-10

Family

ID=63252831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017034835A Active JP7116409B2 (ja) 2017-02-27 2017-02-27 トレンチｍｏｓ型ショットキーダイオード

Country Status (5)

Country Link
US (1) US11081598B2 (ja)
EP (1) EP3588580A4 (ja)
JP (1) JP7116409B2 (ja)
CN (1) CN110352498B (ja)
WO (1) WO2018155711A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020204019A1 (ja) * 2019-04-03 2020-10-08 株式会社タムラ製作所 ショットキーダイオード
CN112420851A (zh) * 2019-08-20 2021-02-26 株式会社东芝 半导体装置
WO2022075218A1 (ja) * 2020-10-07 2022-04-14 株式会社タムラ製作所 ショットキーダイオード
WO2023189055A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6967238B2 (ja) * 2017-02-28 2021-11-17 株式会社タムラ製作所 ショットキーバリアダイオード
JP6991503B2 (ja) 2017-07-06 2022-01-12 株式会社タムラ製作所 ショットキーバリアダイオード
JP7179276B2 (ja) * 2017-09-29 2022-11-29 株式会社タムラ製作所 電界効果トランジスタ
JP7045008B2 (ja) * 2017-10-26 2022-03-31 Tdk株式会社 ショットキーバリアダイオード
CN110164962B (zh) * 2019-05-22 2020-11-03 西安电子科技大学 高击穿电压的肖特基二极管及其制作方法
WO2023163235A1 (ja) * 2022-02-28 2023-08-31 京セラ株式会社 半導体素子、半導体装置及び半導体素子の製造方法
US20230352600A1 (en) * 2022-04-29 2023-11-02 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Gallium Oxide Planar MOS-Schottky Rectifier
CN116598343A (zh) * 2023-07-18 2023-08-15 深圳平创半导体有限公司 沟槽型碳化硅二极管器件结构及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08512430A (ja) * 1993-07-06 1996-12-24 ノース カロライナ ステート ユニバーシティ Ｍｏｓトレンチを有するショットキー障壁整流装置
JP2007080971A (ja) * 2005-09-12 2007-03-29 Fuji Electric Holdings Co Ltd 半導体素子およびその製造方法
JP2008140968A (ja) * 2006-12-01 2008-06-19 Shindengen Electric Mfg Co Ltd トレンチショットキバリアダイオード
CN104051548A (zh) * 2014-06-30 2014-09-17 杭州启沛科技有限公司 一种高介电常数栅介质材料沟槽mos肖特基二极管器件
JP2015227279A (ja) * 2014-05-08 2015-12-17 株式会社Flosfia 結晶性積層構造体および半導体装置
WO2016013554A1 (ja) * 2014-07-22 2016-01-28 株式会社Flosfia 結晶性半導体膜および板状体ならびに半導体装置
JP2016181617A (ja) * 2015-03-24 2016-10-13 株式会社デンソー 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078090A (en) * 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode
JP2005012051A (ja) * 2003-06-20 2005-01-13 Toshiba Corp 高耐圧半導体装置及びその製造方法
CN100550383C (zh) * 2005-07-08 2009-10-14 松下电器产业株式会社 半导体装置和电气设备
JP5617175B2 (ja) * 2008-04-17 2014-11-05 富士電機株式会社 ワイドバンドギャップ半導体装置とその製造方法
DE102011003961B4 (de) * 2011-02-11 2023-07-27 Robert Bosch Gmbh Trench-Schottkydiode
US20140027770A1 (en) * 2011-04-08 2014-01-30 Kazuyuki IIzuka Semiconductor laminate and process for production thereof, and semiconductor element
WO2013035845A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
JP2013102081A (ja) 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
US8772901B2 (en) * 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Termination structure for gallium nitride schottky diode
CN103000668A (zh) * 2012-12-27 2013-03-27 淄博美林电子有限公司 一种高耐压肖特基芯片
US9379190B2 (en) * 2014-05-08 2016-06-28 Flosfia, Inc. Crystalline multilayer structure and semiconductor device
JP2016225333A (ja) * 2015-05-27 2016-12-28 トヨタ自動車株式会社 Ｓｂｄ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08512430A (ja) * 1993-07-06 1996-12-24 ノース カロライナ ステート ユニバーシティ Ｍｏｓトレンチを有するショットキー障壁整流装置
JP2007080971A (ja) * 2005-09-12 2007-03-29 Fuji Electric Holdings Co Ltd 半導体素子およびその製造方法
JP2008140968A (ja) * 2006-12-01 2008-06-19 Shindengen Electric Mfg Co Ltd トレンチショットキバリアダイオード
JP2015227279A (ja) * 2014-05-08 2015-12-17 株式会社Flosfia 結晶性積層構造体および半導体装置
CN104051548A (zh) * 2014-06-30 2014-09-17 杭州启沛科技有限公司 一种高介电常数栅介质材料沟槽mos肖特基二极管器件
WO2016013554A1 (ja) * 2014-07-22 2016-01-28 株式会社Flosfia 結晶性半導体膜および板状体ならびに半導体装置
JP2016181617A (ja) * 2015-03-24 2016-10-13 株式会社デンソー 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020204019A1 (ja) * 2019-04-03 2020-10-08 株式会社タムラ製作所 ショットキーダイオード
JP2020170787A (ja) * 2019-04-03 2020-10-15 株式会社タムラ製作所 ショットキーダイオード
JP7385857B2 (ja) 2019-04-03 2023-11-24 株式会社タムラ製作所 ショットキーダイオード
CN112420851A (zh) * 2019-08-20 2021-02-26 株式会社东芝 半导体装置
WO2022075218A1 (ja) * 2020-10-07 2022-04-14 株式会社タムラ製作所 ショットキーダイオード
WO2023189055A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US11081598B2 (en) 2021-08-03
WO2018155711A1 (ja) 2018-08-30
EP3588580A1 (en) 2020-01-01
CN110352498A (zh) 2019-10-18
JP7116409B2 (ja) 2022-08-10
US20200066921A1 (en) 2020-02-27
EP3588580A4 (en) 2020-12-02
CN110352498B (zh) 2022-10-11

Similar Documents

Publication Publication Date Title
JP6845397B2 (ja) トレンチｍｏｓ型ショットキーダイオード
WO2018155711A1 (ja) トレンチｍｏｓ型ショットキーダイオード
JP4314277B2 (ja) ＳｉＣショットキー障壁半導体装置
CN112005384B (zh) 肖特基势垒二极管
JP7214508B2 (ja) 半導体装置
US9184229B2 (en) Semiconductor device and method for manufacturing same
CN111279490A (zh) 肖特基势垒二极管
US10062750B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20230017518A1 (en) Semiconductor device
CN111095570A (zh) 肖特基势垒二极管
WO2020204019A1 (ja) ショットキーダイオード
US8502237B2 (en) Semiconductor rectifying device
JP7433611B2 (ja) トレンチｍｏｓ型ショットキーダイオード
JP7291331B2 (ja) トレンチｍｏｓ型ショットキーダイオード
JP2022061885A (ja) ショットキーダイオード
WO2022075218A1 (ja) ショットキーダイオード
KR101339762B1 (ko) 질화물 반도체 다이오드

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180327

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180611

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201120

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20201120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210330

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210824

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210825

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210928

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20211005

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20211029

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20211102

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20211207

C302 Record of communication

Free format text: JAPANESE INTERMEDIATE CODE: C302

Effective date: 20220214

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20220215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220418

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220419

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20220524

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20220621

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20220621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220719

R150 Certificate of patent or registration of utility model

Ref document number: 7116409

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150