CN109950308A - 双曲率台面晶闸管及其制作方法 - Google Patents

双曲率台面晶闸管及其制作方法 Download PDF

Info

Publication number
CN109950308A
CN109950308A CN201910214431.0A CN201910214431A CN109950308A CN 109950308 A CN109950308 A CN 109950308A CN 201910214431 A CN201910214431 A CN 201910214431A CN 109950308 A CN109950308 A CN 109950308A
Authority
CN
China
Prior art keywords
table top
mesa
hyperbolicity
junction
microns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910214431.0A
Other languages
English (en)
Inventor
何春海
沈一舟
张俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Dongchen Electronics Technology Co Ltd
Original Assignee
Jiangsu Dongchen Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Dongchen Electronics Technology Co Ltd filed Critical Jiangsu Dongchen Electronics Technology Co Ltd
Priority to CN201910214431.0A priority Critical patent/CN109950308A/zh
Publication of CN109950308A publication Critical patent/CN109950308A/zh
Pending legal-status Critical Current

Links

Abstract

本发明提供一种双曲率台面晶闸管及其制作方法,该台面晶闸管在PN结J1和J2所对应的台面区域分别具有一个曲面;制备包括:一次台面槽光刻;一次台面槽腐蚀;二次台面槽光刻;二次台面槽腐蚀;玻璃悬浊液涂覆;烧结,形成双曲率的台面晶闸管。本发明采用双曲率台面结构生产可控硅产品,更加有效的提高了PN结处的空间展宽,从而显著的提高了可控硅产品的击穿电压,击穿电压能达到2000~2500V,同时由于优化了两次台面槽的宽度,从而更加提高了可控硅产品的有源区面积,降低了可控硅的通态压降,提高了可控硅产品的过流能力。

Description

双曲率台面晶闸管及其制作方法
技术领域
本发明涉及一种台面晶闸管,具体地涉及双曲率台面结构的晶闸管及其制作方法。
背景技术
在现有的可控硅产品的设计中,一般都是采用台面结构,如图2所示,将可控硅的PN结J1和J2结形成曲率半径为100~200微米和曲率半径为30~90微米的台面,提高J1和J2PN结的少数载流子的空间展宽,从而提高可控硅的击穿电压,但是,现有可控硅生产工艺技术,很难达到2000V以上的高压。
有鉴于现有技术的上述缺陷,需要一种提高可控硅电压的新型方法。
发明内容
本发明的目的是针对可控硅电压不够高的问题,提出一种设计结构和制备方法,以克服现有技术上的电压缺陷,该结构能够有效的提高可控硅的击穿电压,不改变其余参数,同时还能有效提高源区面积,降低可控硅的饱和压降。
本发明的技术方案是:
本发明提供一种双曲率台面晶闸管,该台面晶闸管在PN结J1和J2所对应的台面区域分别具有一个曲面。
进一步地,PN结J1所对应台面区域的曲率半径大于PN结J2所对应台面区域的曲率半径。
进一步地,PN结J1所对应台面区域的曲率半径为100~200微米;PN结J2所对应台面区域的曲率半径为30~90微米。。
一种双曲率台面晶闸管的制备方法,该方法包括以下步骤:
S1、在可控硅芯片上,采用负性光刻胶在PN结J1和J2所对应的整体台面区域进行一次台面槽光刻,形成整体曲面;
S2、进行一次台面槽腐蚀去除整体台面区域的二氧化硅,去除表面光刻胶;S3、采用负性光刻胶在PN结J1所对应的台面区域进行二次台面槽光刻,形成第二曲面;
S4、进行二次台面槽腐蚀去除第二曲面所在台面区域的二氧化硅,去除表面光刻胶;
S5、采用玻璃粉悬浊液对台面进行表面涂覆;
S6、烧结,使得涂覆的玻璃粉悬浊液熔融成玻璃层,形成双曲率的台面晶闸管。
进一步地,所述的步骤S2中,腐蚀是先采用氟化铵腐蚀液去除二氧化硅,再采用HF+HNO3进行硅刻蚀。
进一步地,所述的步骤S2中,一次台面槽腐蚀的深度为60~100微米
进一步地,所述的步骤S4中,二次台面槽腐蚀的深度为20~60微米。
进一步地,所述的步骤S6中,烧结是在500~750度的高温扩散炉中进行。
进一步地,所述的步骤S1中,一次台面槽光刻所采用的槽版宽度为120-200微米,优选160微米。
进一步地,所述的步骤S3中,二次台面槽光刻所采用的槽版宽度为250-350微米,优选300微米。
本发明的有益效果:
本发明采用双曲率台面结构生产可控硅产品,更加有效的提高了PN结处的空间展宽,从而显著的提高了可控硅产品的击穿电压,击穿电压能达到2000~2500V,同时由于优化了两次台面槽的宽度,从而更加提高了可控硅产品的有源区面积,降低了可控硅的通态压降,提高了可控硅产品的过流能力。
本发明的其它特征和优点将在随后具体实施方式部分予以详细说明。
附图说明
通过结合附图对本发明示例性实施方式进行更详细的描述,本发明的上述以及其它目的、特征和优势将变得更加明显,其中,在本发明示例性实施方式中,相同的参考标号通常代表相同部件。
图1为本发明中双曲率台面结构示意图。
图2为背景技术中现有台面结构示意图。
具体实施方式
下面将参照附图更详细地描述本发明的优选实施方式。虽然附图中显示了本发明的优选实施方式,然而应该理解,可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。
如图1所示,本发明提供一种双曲率台面晶闸管,该台面晶闸管在PN结J1和J2所对应的台面区域分别具有一个曲面。
进一步地,PN结J1所对应的台面区域的曲率半径为100~200微米;PN结J2所对应的台面区域的曲率半径为30~90微米。
在本发明的一个实施例中,双曲率台面晶闸管的制备包括以下步骤:S1、在可控硅芯片上,采用负性光刻胶在PN结J1和J2所对应的整体台面区域进行一次台面槽光刻,形成整体曲面;
S2、进行一次台面槽腐蚀去除整体台面区域的二氧化硅,去除表面光刻胶;S3、采用负性光刻胶在PN结J1所对应的台面区域进行二次台面槽光刻,形成第二曲面;
S4、进行二次台面槽腐蚀去除第二曲面所在台面区域的二氧化硅,去除表面光刻胶;
S5、采用玻璃粉悬浊液对台面进行表面涂覆;
S6、烧结,使得涂覆的玻璃粉悬浊液熔融成玻璃层,形成双曲率的台面晶闸管。
在本发明的一个实施例中,步骤S2中,腐蚀是先采用氟化铵腐蚀液去除二氧化硅,再采用HF+HNO3进行硅刻蚀。
在本发明的一个实施例中,所述的步骤S2中,一次台面槽腐蚀的深度为60~100微米;对应地步骤S4中,二次台面槽腐蚀的深度为20~60微米。
在本发明的一个实施例中,步骤S6中,烧结是在500~750度的高温扩散炉中进行。
在本发明的一个实施例中,步骤S1中,一次台面槽光刻所采用的槽版宽度为120-200微米,优选160微米;对应地步骤S3中,二次台面槽光刻所采用的槽版宽度为250-350微米,优选300微米。
以上已经描述了本发明的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。

Claims (10)

1.一种双曲率台面晶闸管,其特征在于,该台面晶闸管在PN结J1和J2所对应的台面区域分别具有一个曲面。
2.根据权利要求1所述的双曲率台面晶闸管,其特征在于,PN结J1所对应台面区域的曲率半径大于PN结J2所对应台面区域的曲率半径。
3.根据权利要求1所述的双曲率台面晶闸管,其特征在于,PN结J1所对应台面区域的曲率半径为100~200微米;PN结J2所对应台面区域的曲率半径为30~90微米。
4.一种双曲率台面晶闸管的制备方法,其特征在于,该方法包括以下步骤:
S1、在可控硅芯片上,采用负性光刻胶在PN结J1和J2所对应的整体台面区域进行一次台面槽光刻,形成整体曲面;
S2、进行一次台面槽腐蚀去除整体台面区域的二氧化硅,去除表面光刻胶;
S3、采用负性光刻胶在PN结J1所对应的台面区域进行二次台面槽光刻,形成第二曲面;
S4、进行二次台面槽腐蚀去除第二曲面所在台面区域的二氧化硅,去除表面光刻胶;
S5、采用玻璃粉悬浊液对台面进行表面涂覆;
S6、烧结,使得涂覆的玻璃粉悬浊液熔融成玻璃层,形成双曲率的台面晶闸管。
5.根据权利要求4所述的双曲率台面晶闸管的制备方法,其特征在于,所述的步骤S2中,腐蚀是先采用氟化铵腐蚀液去除二氧化硅,再采用HF+HNO3进行硅刻蚀。
6.根据权利要求4所述的双曲率台面晶闸管的制备方法,其特征在于,所述的步骤S2中,一次台面槽腐蚀的深度为60~100微米。
7.根据权利要求4所述的双曲率台面晶闸管的制备方法,其特征在于,所述的步骤S4中,二次台面槽腐蚀的深度为20~60微米。
8.根据权利要求4所述的双曲率台面晶闸管的制备方法,其特征在于,所述的步骤S6中,烧结是在500~750度的高温扩散炉中进行。
9.根据权利要求4所述的双曲率台面晶闸管的制备方法,其特征在于,所述的步骤S1中,一次台面槽光刻所采用的槽版宽度为120-200微米,优选160微米。
10.根据权利要求4所述的双曲率台面晶闸管的制备方法,其特征在于,所述的步骤S3中,二次台面槽光刻所采用的槽版宽度为250-350微米,优选300微米。
CN201910214431.0A 2019-03-20 2019-03-20 双曲率台面晶闸管及其制作方法 Pending CN109950308A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910214431.0A CN109950308A (zh) 2019-03-20 2019-03-20 双曲率台面晶闸管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910214431.0A CN109950308A (zh) 2019-03-20 2019-03-20 双曲率台面晶闸管及其制作方法

Publications (1)

Publication Number Publication Date
CN109950308A true CN109950308A (zh) 2019-06-28

Family

ID=67011063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910214431.0A Pending CN109950308A (zh) 2019-03-20 2019-03-20 双曲率台面晶闸管及其制作方法

Country Status (1)

Country Link
CN (1) CN109950308A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1068199A (en) * 1963-11-26 1967-05-10 Int Rectifier Corp High voltage semiconductor device
CN1199930A (zh) * 1997-05-19 1998-11-25 松下电子工业株式会社 半导体器件及其制造方法
CN102244093A (zh) * 2011-07-28 2011-11-16 启东市捷捷微电子有限公司 一种降低对通隔离扩散横向扩散宽度的结构及方法
US20140217462A1 (en) * 2013-02-07 2014-08-07 Universite Francois Rabelais Vertical power component
CN104934464A (zh) * 2014-09-03 2015-09-23 安徽省祁门县黄山电器有限责任公司 一种晶闸管芯片的结终端结构
CN205428951U (zh) * 2016-03-14 2016-08-03 江苏捷捷微电子股份有限公司 一种vr大于2600v的方片式玻璃钝化二极管芯片
CN108206213A (zh) * 2016-12-16 2018-06-26 赛米控电子股份有限公司 晶闸管和用于制造晶闸管的方法
CN209981220U (zh) * 2019-03-20 2020-01-21 江苏东晨电子科技有限公司 双曲率台面晶闸管

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1068199A (en) * 1963-11-26 1967-05-10 Int Rectifier Corp High voltage semiconductor device
CN1199930A (zh) * 1997-05-19 1998-11-25 松下电子工业株式会社 半导体器件及其制造方法
CN102244093A (zh) * 2011-07-28 2011-11-16 启东市捷捷微电子有限公司 一种降低对通隔离扩散横向扩散宽度的结构及方法
US20140217462A1 (en) * 2013-02-07 2014-08-07 Universite Francois Rabelais Vertical power component
CN104934464A (zh) * 2014-09-03 2015-09-23 安徽省祁门县黄山电器有限责任公司 一种晶闸管芯片的结终端结构
CN205428951U (zh) * 2016-03-14 2016-08-03 江苏捷捷微电子股份有限公司 一种vr大于2600v的方片式玻璃钝化二极管芯片
CN108206213A (zh) * 2016-12-16 2018-06-26 赛米控电子股份有限公司 晶闸管和用于制造晶闸管的方法
CN209981220U (zh) * 2019-03-20 2020-01-21 江苏东晨电子科技有限公司 双曲率台面晶闸管

Similar Documents

Publication Publication Date Title
CN104779293B (zh) 沟槽型超级结器件的制造方法
CN106298967B (zh) 碳化硅二极管及其制备方法
CN104658914B (zh) 一种改善形貌的深沟槽制造方法及深沟槽
JP5755803B2 (ja) 深溝を有する新型pn接合の形成方法
CN103137434B (zh) 硅基GaN薄膜的制造方法
CN104637997A (zh) 一种双模逆导门极换流晶闸管及其制备方法
TW200723417A (en) Semiconductor package structure and method for separating package of wafer level package
CN109950308A (zh) 双曲率台面晶闸管及其制作方法
CN106653824A (zh) 一种沟槽型金属氧化物半导体功率器件及其制作方法
CN110060934B (zh) 一种四颗二极管集成芯片的制造工艺
CN209981220U (zh) 双曲率台面晶闸管
CN106098544A (zh) 改善沟槽型双层栅mos中介质层形貌的方法
CN103531465B (zh) 快恢复二极管制备方法
CN103035506A (zh) Rfldmos隔离介质层深沟槽的刻蚀方法
CN110112130B (zh) 一种新型四颗二极管集成芯片的制造工艺
CN105655385B (zh) 沟槽型超级结器件的制造方法
CN205194706U (zh) 一种高耐压快恢复二极管芯片
CN103730488A (zh) 一种切割槽形成可控硅穿通结构及其方法
CN103311409A (zh) 一种半导体发光器件及其制造方法
CN102254817A (zh) 沟槽制造方法及半导体器件制造方法
CN202167494U (zh) 台面工艺可控硅芯片结构
JP2009064825A (ja) 半導体装置とその製造方法
CN103811537B (zh) 一种大尺寸晶圆及其制备方法
CN106128994B (zh) 沟槽刻蚀工艺方法
CN202159668U (zh) 台面工艺功率晶体管芯片结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190628