JP5755803B2 - 深溝を有する新型ｐｎ接合の形成方法 - Google Patents

深溝を有する新型ｐｎ接合の形成方法 Download PDF

Info

Publication number
JP5755803B2
JP5755803B2 JP2014513043A JP2014513043A JP5755803B2 JP 5755803 B2 JP5755803 B2 JP 5755803B2 JP 2014513043 A JP2014513043 A JP 2014513043A JP 2014513043 A JP2014513043 A JP 2014513043A JP 5755803 B2 JP5755803 B2 JP 5755803B2
Authority
JP
Japan
Prior art keywords
layer
medium
forming
filling
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014513043A
Other languages
English (en)
Other versions
JP2014522568A5 (ja
JP2014522568A (ja
Inventor
呉宗憲
王根毅
袁雷兵
呉▲ペン▼▲ペン▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Publication of JP2014522568A publication Critical patent/JP2014522568A/ja
Publication of JP2014522568A5 publication Critical patent/JP2014522568A5/ja
Application granted granted Critical
Publication of JP5755803B2 publication Critical patent/JP5755803B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体の製造技術に関し、より具体的には、深溝を有する新型ＰＮ接合（Super Junctions）の製造技術に関するものである。
半導体の分野において、パワーMOSの性能を向上させる新型ＰＮ接合（Super Junctions）は、高電圧分野で著しい効果を奏している。
従来の新型ＰＮの製造工程は、主に深溝のエッチング工程、エピタキシャル成長工程、シリコンのＣＭＰ平坦化工程とを採用することにより実現する。
具体的に、従来技術の新型ＰＮの製造工程は、次のようなステップを含む。
ステップ１において、Ｎ＋シリコン基材上に単一なエピタキシャル層（Ｎ型）を形成する。
ステップ２において、該エピタキシャル層に深溝を形成する。具体的には、熱酸化物層（thermal oxide layer）を成長させ、窒化ケイ素層を積層した後、プラズマ化学気相成長法により酸化物層を積層する。次は、シリコン基材が露出するまで、前記三層膜をエッチングする。次は、フォトレジストを除去するとともに、前記三層膜をフォトマスクとしてエッチングを実施して深溝を形成する。次は、ウェット除去法により、窒化ケイ素層表面に残っているプラズマ化学気相成長酸化物層を除去する。
ステップ３において、深溝中にエピタキシャルシリコン（Ｐ型）を充填して、新型ＰＮ接合を形成する。
ステップ４において、ＣＭＰ工程によりシリコン表面が平坦になるまでその表面を研磨する。
しかし、ＣＭＰ装置を採用する工程において、通常ＣＭＰ設備を生産ラインの後段に設けなければならないので、新型ＰＮ接合を形成する設備と混用することができない。従って、ＣＭＰ平坦化方法によりＰＮ接合を形成するとき、専用のＣＭＰ設備を用意しなければならないので、工程が複雑になり、コストが多くかかる。
上述した従来技術の問題を解決するため、本発明は、現在の工程と混用することができ、工程が簡単であり、効率が高い深溝を有する新型ＰＮ接合（Super Junctions）の形成方法を提供することを目的とする。
上述した技術的課題を解決する本発明の深溝を有する新型ＰＮ接合の形成方法は、基材上にエピタキシャル層を積層する積層ステップと、前記エピタキシャル層上に順次に第一媒質層、第二媒質層を形成する媒質形成ステップと、前記エピタキシャル層に深溝を形成する深溝形成ステップと、深溝にエピタキシャル材料を充填して深溝を詰めるとともに、第二媒質層を超えるまでエピタキシャル材料を充填する第一充填ステップと、前記第二媒質層と前記エピタキシャル材料を含む全表面に第三媒質を充填して、所定の高さを有する表面充填層を形成する第二充填ステップと、第一媒質層とエピタキシャル材料が隣接する面まで、前記表面充填層をエッチングするエッチングステップと、前記第一媒質層、第二媒質層及び表面充填層を除去して、エピタキシャル材料の平坦化を実現する除去ステップとを含む。
好ましくは、前記エッチングステップにおいて、プラズマエッチング方法を採用する。
好ましくは、前記第二充填ステップにおいて、充填設備を採用して前記第三媒質を充填し、且つ前記第三媒質が流動性のある媒質である。
上述した本発明により、従来技術のＣＭＰを採用する方法を使わず、流動性のある第三媒質材料を充填する方法とプラズマエッチング方法を採用することができる。従って、ＣＭＰにより平坦化を行うとき、工程が複雑で、制御しにくく、コストがかかる技術問題を解決することができる。
好ましくは、前記プラズマエッチング方法が、エッチングの選択比率を調節することにより、前記エピタキシャル材料と前記第三媒質のエッチング速度比を１：１にする。
好ましくは、前記表面充填層の高さが少なくとも前記エピタキシャル材料の最高点より高い。
好ましくは、前記第二充填ステップにおいて、前記充填設備を回転させながら塗布する方法により、流動性のある第三媒質を前記第二媒質層とエピタキシャル材料の全表面に充填する。
好ましくは、前記除去ステップにおいて、ウェット方法を採用して各層を除去する。
好ましくは、前記第一充填ステップにおいて、前記エピタキシャル材料の最低点を前記第一媒質層と前記エピタキシャル材料の隣接面より低くする。
好ましくは、前記第一媒質層が酸化物であり、前記第二媒質層が窒化物であり、前記エピタキシャル材料がＳＯＧである。
好ましくは、前記第一媒質層の厚さが５００オングストロームより厚く、前記第二媒質層の厚さが３００オングストロームより厚い。
上述した本発明は、流動性のある第三媒質材料を充填する方法とプラズマエッチング方法を採用するので、従来の工程と混用し、シリコンの平坦化を実現することができ、且つ専用ＣＰＭ設備を使わなくてもよい。従って、本発明は工程が簡単で、効率が高く、工程コストが多くかからない利点を有している。また、ＣＭＰを採用することによりSi部品のパラメーターが不安定になる問題を有効に避けることができる。
本発明の実施形態に係る新型ＰＮ接合の形成過程を示す流れ図である。 本発明の実施形態に係る新型ＰＮ接合の形成過程を示す断面図である。 本発明の実施形態に係る新型ＰＮ接合の形成過程を示す断面図である。 本発明の実施形態に係る新型ＰＮ接合の形成過程を示す断面図である。 本発明の実施形態に係る新型ＰＮ接合の形成過程を示す断面図である。
以下、本発明に係る実施例の中の好適な実施例を選んで説明する。下述する実施例は、本発明の技術的内容を説明するものであるが、本発明の重要な要素と決定的な要素を限定するか、或いは特許請求の範囲を限定するものではない。
本発明の目的、技術的事項及び発明の効果をより詳しく説明するため、以下図面を参照しながら本発明の内容を詳細に説明する。
以下、図１〜図５を参照しながら、本発明の実施形態に係る深溝を有する新型ＰＮ接合の形成方法を説明する。
図１は、本発明の実施形態に係る新型ＰＮ接合の形成過程を示す流れ図である。
図１に示す通り、本発明の新型ＰＮ接合の形成方法は、次のようなステップを含む。
ステップ１は、基材上にエピタキシャル層を積層する積層ステップである。
ステップ２は、前記エピタキシャル層上に順次に第一媒質層、第二媒質層を形成する媒質形成ステップである。
ステップ３は、前記エピタキシャル層に深溝を形成する深溝形成ステップである。
ステップ４は、深溝にエピタキシャル材料を充填して深溝を詰めるとともに、第二媒質層を超えるまでエピタキシャル材料を充填する第一充填ステップである。
ステップ５は、前記第二媒質層と前記エピタキシャル材料を含む全表面に第三媒質を充填して、所定の高さを有する表面充填層を形成する第二充填ステップである。
ステップ６は、第一媒質層とエピタキシャル材料が隣接する面まで、前記表面充填層をエッチングするエッチングステップである。
ステップ７は、前記第一媒質層、第二媒質層及び表面充填層を除去して、エピタキシャル材料の平坦化を実現する除去ステップである。
図２〜図５は、本発明の実施形態に係る新型ＰＮ接合の形成過程を示す断面図である。
以下、上述したステップ１〜ステップ７と、図２〜図５と参照しながら本実施例を具体的に説明する。
図２〜図５に示す通り、本発明の実施形態に係る深溝を有する新型ＰＮ接合の形成方法は、次のようなステップを含む。
ステップ１において、基材上のエピタキシャル層１００を積層する。
ステップ２において、前記エピタキシャル層１００上に順次に第一媒質層２００、第二媒質層３００を形成する
ステップ３において、前記エピタキシャル層に深溝４００を形成する。
ステップ４において、図２に示す通り、前記深溝４００にエピタキシャル材料５００を充填して深溝４００を充填し、且つ第二媒質層３００を超えるまで充填する。
ステップ５において、図３に示す通り、前記第二媒質層３００と前記エピタキシャル材料５００を含む全表面を覆うため、第三媒質６００を全表面に充填して、所定の高さを有する表面充填層を形成する。
ステップ６において、図４に示す通り、第一媒質層２００とエピタキシャル材料５００が隣接する面まで、前記表面充填層をエッチングする。
ステップ７において、前記第一媒質層２００、第二媒質層３００及び表面充填層を除去して、エピタキシャル材料の平坦化を実現する。
上述した方法により、従来技術のＣＭＰを採用する方法を使わず、第三媒質材料充填方法とエッチング方法を採用することができる。従って、ＣＭＰにより平坦化を行うとき、工程が複雑であり、制御しにくく、コストがかかる技術問題を解決することができる。
以下、上述した本実施形態の変形例について、説明する。
前記第三媒質６００の材料として、流動性のある材料を採用することが好ましい。例えば、ＳＯＧを採用することができる。この場合、前記ステップ５において、流動性のある第三媒質６００を、例えばＳＯＧを、図２中の前記第二媒質層３００と前記エピタキシャル材料５００を含む全表面に充填して、所定の高さを有する表面充填層を形成する。
第三媒質６００を充填するとき、常用の充填設備を採用することができる。充填設備で流動性のある第三媒質６００を充填するとき、充填設備を回転させながら塗布する方法により流動性のある第三媒質６００を全表面に充填することができる。
上述した「所定の高さ」は、少なくとも前記エピタキシャル材料５００の最高点より高いことを意味する。
前記ステップ６において、前記エッチング方法として、プラズマエッチング方法を採用することが好ましい。前記エピタキシャル材料５００と第三媒質６００を平坦にエッチングするため、プラズマエッチング方法のエッチング選択比率を調節することができる。例えば、前記エピタキシャル材料５００と第三媒質６００のエッチング選択比率を１：１にすることにより、同様な速度で前記エピタキシャル材料５００と第三媒質６００をエッチングすることができる。従って、両者を平坦にエッチングするとともに、エピタキシャル材料の平坦化を実現することができる。
通常、エピタキシャル材料５００として、通常Ｓｉを採用する。
また、前記ステップ７において、前記第一媒質層２００、第二媒質層３００及び表面充填層を除去する方法として、ウェット方法を採用することができる。
また、前記第一媒質層２００の材料として、酸化物を採用し、第二媒質層３００材料として、窒化物を採用することが好ましい。前記第一媒質層の厚さは、５００オングストロームより厚くし、前記第二媒質層の厚さは、３００オングストロームより厚くする。
上述した本発明は、従来の工程と混用可能な方法により、エピタキシャル材料（Si）の平坦化を実現するので、工程が簡単で、効率が高く、専用設備（即ち、ＣＰＭ設備）が不要である。従って、工程コストを下げ、ＣＭＰを採用することによりSi部品のパラメーターが不安定になる問題を有効に避けることができる。
上述した実施例は、本発明の新型ＰＮ接合の形成方法を説明するためのものである。本発明の一部分の実施例を詳述してきたが、上述した実施例は本発明の例示にしか過ぎないものであるため、本発明が実施例の構成にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲の設計の変更等があっても当然に本発明に含まれる。また、各実施例に複数の構成が含まれている場合には、特に記載がなくとも、これらの構成の可能な組合せが含まれることは勿論である。また、複数の実施例や変形例が示されている場合には、特に記載がなくとも、これらに跨がった構成の組合せのうちの可能なものが含まれることは勿論である。
１００ エピタキシャル層
２００ 第一媒質層
３００ 第二媒質層
４００ 深溝
５００ エピタキシャル材料
６００ 第三媒質

Claims (10)

  1. 深溝を有するＰＮ接合の形成方法において、
    基材上にエピタキシャル層（N型）を積層する積層ステップと、
    前記エピタキシャル層上に順次に第一媒質層、第二媒質層を形成する媒質形成ステップと、
    前記エピタキシャル層に深溝を形成する深溝形成ステップと、
    深溝にエピタキシャル材料（P型）を充填して深溝を詰めるとともに、第二媒質層を超えるまでエピタキシャル材料を充填する第一充填ステップと、
    前記第二媒質層と前記エピタキシャル材料を含む全表面に第三媒質を充填して、所定の高さを有する表面充填層を形成する第二充填ステップと、
    第一媒質層とエピタキシャル材料が隣接する面まで、前記表面充填層とエピタキシャル材料をエッチングするエッチングステップと、
    前記第一媒質層、第二媒質層及び表面充填層を除去して、エピタキシャル材料の平坦化を実現する除去ステップと、を含み、
    前記PN接合は、前記N型と前記P型が接合して形成されることを特徴とする深溝を有するＰＮ接合の形成方法。
  2. 前記エッチングステップにおいて、プラズマエッチング方法を採用することを特徴とする請求項１に記載の深溝を有するＰＮ接合の形成方法。
  3. 前記プラズマエッチング方法は、エッチングの選択比率を調節することにより、前記エピタキシャル材料と前記第三媒質のエッチング速度比を１：１にすることを特徴とする請求項２に記載の深溝を有するＰＮ接合の形成方法。
  4. 前記第二充填ステップにおいて、充填設備を採用して前記第三媒質を充填し、且つ前記第三媒質が流動性のある媒質であることを特徴とする請求項２に記載の深溝を有するＰＮ接合の形成方法。
  5. 前記表面充填層の高さは、少なくとも前記エピタキシャル材料の最高点より高いことを特徴とする請求項４に記載の深溝を有するＰＮ接合の形成方法。
  6. 前記第二充填ステップにおいて、前記充填設備を回転させながら塗布する方法により、流動性のある第三媒質を前記第二媒質層とエピタキシャル材料の全表面に充填することを特徴とする請求項４に記載の深溝を有するＰＮ接合の形成方法。
  7. 前記除去ステップにおいて、ウェット方法を採用して各層を除去することを特徴とする請求項４に記載の深溝を有するＰＮ接合の形成方法。
  8. 前記第一充填ステップにおいて、前記エピタキシャル材料における上部表面の最低部は前記第一媒質層より高いことを特徴とする請求項４に記載の深溝を有するＰＮ接合の形成方法。
  9. 前記第一媒質層が酸化物であり、前記第二媒質層が窒化物であることを特徴とする請求項１ないし請求項８のいずれか１項に記載の深溝を有するＰＮ接合の形成方法。
  10. 前記第一媒質層の厚さが５００オングストロームより厚く、前記第二媒質層の厚さが３００オングストロームより厚いことを特徴とする請求項９に記載の深溝を有するＰＮ接合の形成方法。
JP2014513043A 2011-06-08 2012-05-31 深溝を有する新型ｐｎ接合の形成方法 Active JP5755803B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201110151784.4A CN102820227B (zh) 2011-06-08 2011-06-08 一种深沟槽超级pn结的形成方法
CN201110151784.4 2011-06-08
PCT/CN2012/076353 WO2012167715A1 (zh) 2011-06-08 2012-05-31 一种深沟槽超级pn结的形成方法

Publications (3)

Publication Number Publication Date
JP2014522568A JP2014522568A (ja) 2014-09-04
JP2014522568A5 JP2014522568A5 (ja) 2015-05-14
JP5755803B2 true JP5755803B2 (ja) 2015-07-29

Family

ID=47295478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014513043A Active JP5755803B2 (ja) 2011-06-08 2012-05-31 深溝を有する新型ｐｎ接合の形成方法

Country Status (5)

Country Link
US (1) US8927386B2 (ja)
EP (1) EP2709142B1 (ja)
JP (1) JP5755803B2 (ja)
CN (1) CN102820227B (ja)
WO (1) WO2012167715A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10461152B2 (en) 2017-07-10 2019-10-29 Globalfoundries Inc. Radio frequency switches with air gap structures
US10833153B2 (en) 2017-09-13 2020-11-10 Globalfoundries Inc. Switch with local silicon on insulator (SOI) and deep trench isolation
US10446643B2 (en) 2018-01-22 2019-10-15 Globalfoundries Inc. Sealed cavity structures with a planar surface
US10156676B1 (en) 2018-02-26 2018-12-18 Globalfoundries Inc. Waveguides with multiple airgaps arranged in and over a silicon-on-insulator substrate
US10393960B1 (en) 2018-02-26 2019-08-27 Globalfoundries Inc. Waveguides with multiple-level airgaps
US11410872B2 (en) 2018-11-30 2022-08-09 Globalfoundries U.S. Inc. Oxidized cavity structures within and under semiconductor devices
US10923577B2 (en) 2019-01-07 2021-02-16 Globalfoundries U.S. Inc. Cavity structures under shallow trench isolation regions
US11127816B2 (en) 2020-02-14 2021-09-21 Globalfoundries U.S. Inc. Heterojunction bipolar transistors with one or more sealed airgap

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61283141A (ja) * 1985-06-10 1986-12-13 Nec Corp 半導体装置の製造方法
JPH01108746A (ja) * 1987-10-21 1989-04-26 Toshiba Corp 半導体装置の製造方法
JPH0513566A (ja) * 1991-07-01 1993-01-22 Toshiba Corp 半導体装置の製造方法
US6399506B2 (en) * 1999-04-07 2002-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for planarizing an oxide layer
JP2001244328A (ja) * 2000-02-29 2001-09-07 Denso Corp 半導体装置の製造方法
CN100565801C (zh) * 2004-03-31 2009-12-02 株式会社电装 半导体器件的制造方法
US7811907B2 (en) * 2005-09-29 2010-10-12 Denso Corporation Method for manufacturing semiconductor device and epitaxial growth equipment
CN101510557B (zh) * 2008-01-11 2013-08-14 艾斯莫斯技术有限公司 具有电介质终止的超结半导体器件及制造该器件的方法
JP5572924B2 (ja) * 2008-06-23 2014-08-20 富士電機株式会社 半導体装置の製造方法
JP2010028018A (ja) * 2008-07-24 2010-02-04 Fuji Electric Device Technology Co Ltd 半導体ウエハおよび半導体装置と半導体装置の製造方法
CN101752252A (zh) * 2008-12-16 2010-06-23 上海华虹Nec电子有限公司 CoolMOS结构中纵向P型区的形成方法
CN101872724A (zh) * 2009-04-24 2010-10-27 上海华虹Nec电子有限公司 超级结mosfet的制作方法
JP2011096691A (ja) * 2009-10-27 2011-05-12 Toshiba Corp 半導体装置の製造方法
CN102280402A (zh) * 2010-06-12 2011-12-14 上海华虹Nec电子有限公司 刻蚀和填充深沟槽的方法
TWI463571B (zh) * 2011-12-08 2014-12-01 Vanguard Int Semiconduct Corp 半導體裝置的製造方法

Also Published As

Publication number Publication date
EP2709142A4 (en) 2015-01-07
US8927386B2 (en) 2015-01-06
WO2012167715A1 (zh) 2012-12-13
EP2709142A1 (en) 2014-03-19
JP2014522568A (ja) 2014-09-04
CN102820227A (zh) 2012-12-12
US20130196489A1 (en) 2013-08-01
CN102820227B (zh) 2015-08-19
EP2709142B1 (en) 2016-03-23

Similar Documents

Publication Publication Date Title
JP5755803B2 (ja) 深溝を有する新型ｐｎ接合の形成方法
CN103117243B (zh) 反调sti形成
TWI573267B (zh) 半導體裝置與製作非平面電路裝置的方法
CN109786458B (zh) 半导体器件及其形成方法
US9536772B2 (en) Fin structure of semiconductor device
CN104253127B (zh) 具有降低衬底翘曲的背面结构的集成电路
US8101497B2 (en) Self-aligned trench formation
US8273664B2 (en) Method for etching and filling deep trenches
JPH1079423A (ja) 半導体デバイスの製造方法
CN104488084B (zh) 形成锥形氧化物的方法
JP2008227360A (ja) 半導体装置の製造方法
US8691661B2 (en) Trench with reduced silicon loss
US11329160B2 (en) FinFET gate structure
CN103943621B (zh) 浅沟槽隔离结构及其形成方法
CN110137245B (zh) 超结器件结构及其制备方法
US7867841B2 (en) Methods of forming semiconductor devices with extended active regions
US20150140780A1 (en) Method for fabricating shallow trench isolation structure
CN108091611A (zh) 半导体装置及其制造方法
US20150295030A1 (en) Insulating trench forming method
CN102082082B (zh) 填充高深宽比沟槽的外延工艺方法
US8269307B2 (en) Shallow trench isolation structure and method for forming the same
JP2005142335A (ja) 半導体素子の製造方法
TW525265B (en) Method for forming shallow trench isolation
CN105448721B (zh) 半导体装置及其制造方法
TW201725629A (zh) 半導體元件及其製作方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150325

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20150325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150527

R150 Certificate of patent or registration of utility model

Ref document number: 5755803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250