JPS61283141A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61283141A JPS61283141A JP12540985A JP12540985A JPS61283141A JP S61283141 A JPS61283141 A JP S61283141A JP 12540985 A JP12540985 A JP 12540985A JP 12540985 A JP12540985 A JP 12540985A JP S61283141 A JPS61283141 A JP S61283141A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- recess
- film
- semiconductor substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に素子間分
離方法に関する。
離方法に関する。
従来、この稲の素子間分離方法において、半導体基板表
面上に形成した凹部に絶縁膜を埋設する場合、凹部を含
む半導体基板表面上に、熱処理によってリフローする絶
縁膜を厚く形成し、十分な熱処理をほどこして表面を平
坦化した後絶縁膜をエッチバックして得ていた。
面上に形成した凹部に絶縁膜を埋設する場合、凹部を含
む半導体基板表面上に、熱処理によってリフローする絶
縁膜を厚く形成し、十分な熱処理をほどこして表面を平
坦化した後絶縁膜をエッチバックして得ていた。
上述した従来の絶縁膜の埋設法は、表面を平坦化するた
めに高温で長時間の熱処理をほどこさなければならず、
熱ストレスや不純物の拡散等による素子領域への悪影響
が懸念されるという欠点がある。
めに高温で長時間の熱処理をほどこさなければならず、
熱ストレスや不純物の拡散等による素子領域への悪影響
が懸念されるという欠点がある。
また、平坦化の熱処理が不十分であると、凹部を埋設し
た絶縁膜の上部にくほみを残すので、エッチバック時に
凹部に埋設した絶縁膜が半導体基板表面よりも低くなっ
てしまい、結果として凹部への絶縁膜の埋設が不十分と
なるという欠点がある。
た絶縁膜の上部にくほみを残すので、エッチバック時に
凹部に埋設した絶縁膜が半導体基板表面よりも低くなっ
てしまい、結果として凹部への絶縁膜の埋設が不十分と
なるという欠点がある。
本発明は、素子間分離用の絶縁膜の埋設にあたり、従来
の欠点を除去し、素子領域へ熱ストレスや不純物の拡散
等の悪影響もなく、凹部に良好な形状で絶縁膜を埋設で
きる半導体装置の製造方法を提供することを目的とする
。
の欠点を除去し、素子領域へ熱ストレスや不純物の拡散
等の悪影響もなく、凹部に良好な形状で絶縁膜を埋設で
きる半導体装置の製造方法を提供することを目的とする
。
本発明の半導体装置の製造方法に、半導体基板表面上に
形成された複数個の素子を分離するため、該半導体基板
表面上の素子分離領域に凹部を形成し、核凹部を絶縁物
で満たす工程を有する半導体装置の製造方法において、
半導体基板表面に凹部な形成する工程と、該凹部の側面
及び底面を含む前記半導体基板表面上に少くとも凹部の
開口部の幅の２分の１以上の厚さを有する第一の絶縁膜
を形成する工程と、該第一の絶縁膜の上部にさらに第二
の絶縁膜な形成する工程と、前記第一の絶縁膜及び前記
第二の絶縁膜に熱処理をほどこし該第二の絶縁膜の表面
を平坦化する工程と、前記第二の絶縁膜及び前記第一の
絶縁膜をエッチバックして前記半導体基板の表面を再び
霧出させる工程とを有している。
形成された複数個の素子を分離するため、該半導体基板
表面上の素子分離領域に凹部を形成し、核凹部を絶縁物
で満たす工程を有する半導体装置の製造方法において、
半導体基板表面に凹部な形成する工程と、該凹部の側面
及び底面を含む前記半導体基板表面上に少くとも凹部の
開口部の幅の２分の１以上の厚さを有する第一の絶縁膜
を形成する工程と、該第一の絶縁膜の上部にさらに第二
の絶縁膜な形成する工程と、前記第一の絶縁膜及び前記
第二の絶縁膜に熱処理をほどこし該第二の絶縁膜の表面
を平坦化する工程と、前記第二の絶縁膜及び前記第一の
絶縁膜をエッチバックして前記半導体基板の表面を再び
霧出させる工程とを有している。
次に、本発明について図面を参照して説明する。
第１図乃至第３図は本発明の一実施例を説明するために
工程順に示した縦断面図である。
工程順に示した縦断面図である。
まず、第１図に示すように、Ｐ型化抵抗１１０９Ｃの半
導体基板１の表面から内部に向けて深さ３μｍの凹部２
を形成する。このとき凹部の開口部の幅は最大値で１．
５μｍであった０次に凹部の底にホウ素をイオン注入し
てＰ＋領域を形成する。次に、凹部を含む半導体基板表
面に厚さ０８μｍの酸化膜４を化学的気相成長（ＣＶＤ
）法によって形成する。つづいて酸化＠４の上部に厚さ
１．０μｍのホウ素リンガラス（ＢＰＳＧ）膜５をＣＶ
Ｄ法によって形成する。その後窒素雰囲気で熱処理をほ
どこし、ＢＰ８ＧＩＩｐ５の表面を平坦化する。
導体基板１の表面から内部に向けて深さ３μｍの凹部２
を形成する。このとき凹部の開口部の幅は最大値で１．
５μｍであった０次に凹部の底にホウ素をイオン注入し
てＰ＋領域を形成する。次に、凹部を含む半導体基板表
面に厚さ０８μｍの酸化膜４を化学的気相成長（ＣＶＤ
）法によって形成する。つづいて酸化＠４の上部に厚さ
１．０μｍのホウ素リンガラス（ＢＰＳＧ）膜５をＣＶ
Ｄ法によって形成する。その後窒素雰囲気で熱処理をほ
どこし、ＢＰ８ＧＩＩｐ５の表面を平坦化する。
次に、第２図に示すように、第２の絶縁膜のＢＰＳＧ［
［１５と第１の絶＠膜の酸化膜４をエツチノくツクする
。エッチバックの方法としては、例えば、バッフアート
弗酸によるウェットエツチングを用いると、ＢＰ８Ｇ膜
５のエツチング速度の方が酸化膜４のエツチング速度よ
りも遅くすることが出来るので、エッチバックの過程に
おいては第２図に示すＢＰＳＧ膜５ａ及び酸化膜４ａの
構造、すなわちＢＰ８Ｇ膜５ａが凹部の上部にできた酸
化！４のくぼみを覆った形となる。この構造によりこの
くぼみ部で酸化膜４が速くエツチングされるのを防ぐこ
とが出来る。
［１５と第１の絶＠膜の酸化膜４をエツチノくツクする
。エッチバックの方法としては、例えば、バッフアート
弗酸によるウェットエツチングを用いると、ＢＰ８Ｇ膜
５のエツチング速度の方が酸化膜４のエツチング速度よ
りも遅くすることが出来るので、エッチバックの過程に
おいては第２図に示すＢＰＳＧ膜５ａ及び酸化膜４ａの
構造、すなわちＢＰ８Ｇ膜５ａが凹部の上部にできた酸
化！４のくぼみを覆った形となる。この構造によりこの
くぼみ部で酸化膜４が速くエツチングされるのを防ぐこ
とが出来る。
次いで、エッチバックを継続すると、第３図のエッチバ
ックの完了し九時の縦断面図に示すように半導体基板１
の表面と凹部内の酸化膜の上端とがほぼ同じ高さになっ
た絶縁分離用絶縁膜を埋込むことができる。
ックの完了し九時の縦断面図に示すように半導体基板１
の表面と凹部内の酸化膜の上端とがほぼ同じ高さになっ
た絶縁分離用絶縁膜を埋込むことができる。
・ なお、上述したように第二の絶縁膜のエツチング速
度を第一の絶縁膜のエツチング速度より遅くすることに
よりくぼみ部の平坦化により効果が得られ、第一の絶縁
膜としては化学的気相成長（ＣＶＤ）法による酸化膜、
第二の絶縁膜としてはＣＶＤ法によるホウ素リンガラス
（ＢＰＳＧ）膜が適している。
度を第一の絶縁膜のエツチング速度より遅くすることに
よりくぼみ部の平坦化により効果が得られ、第一の絶縁
膜としては化学的気相成長（ＣＶＤ）法による酸化膜、
第二の絶縁膜としてはＣＶＤ法によるホウ素リンガラス
（ＢＰＳＧ）膜が適している。
〔発明の効果〕
以上説明したとおり、本発明によれば、素子領域へ熱ス
トレスや不純物の拡散等の悪影響を与えることなく、凹
部に良好な形状で絶縁膜を埋設できるという効果が得ら
れる。
トレスや不純物の拡散等の悪影響を与えることなく、凹
部に良好な形状で絶縁膜を埋設できるという効果が得ら
れる。
第１図乃至第３図は本発明の一実施例を説明するために
工程順に示した縦断面図である。 ｌ・・・・・・半導体基板、２・・・・・・凹部、３・
・・・・・Ｐ＋領域、４，４ａ、４ｂ・・・・・・酸化
膠、５，５ａ・・・・・・ＢＰＳＧ模。 代理人 弁理士 内 原 晋 −・、・・。 （ｉ′ 葛２図
工程順に示した縦断面図である。 ｌ・・・・・・半導体基板、２・・・・・・凹部、３・
・・・・・Ｐ＋領域、４，４ａ、４ｂ・・・・・・酸化
膠、５，５ａ・・・・・・ＢＰＳＧ模。 代理人 弁理士 内 原 晋 −・、・・。 （ｉ′ 葛２図
Claims (3)
- （１）半導体基板表面上に形成された複数個の素子を分
離するため、該半導体基板表面上の素子分離領域に凹部
を形成し、該凹部内を絶縁物で満たす工程を有する半導
体装置の製造方法において、半導体基板表面に凹部を形
成する工程と、該凹部の側面及び底面を含む前記半導体
基板表面上に少くとも凹部の開口部の幅の２分の１以上
の厚さを有する第一の絶縁膜を形成する工程と、該第一
の絶縁膜の上部にさらに第二の絶縁膜を形成する工程と
、前記第一の絶縁膜及び前記第二の絶縁膜に熱処理をほ
どこし該第二の絶縁膜の表面を平坦化する工程と、前記
第二の絶縁膜及び前記第一の絶縁膜をエッチバックして
前記半導体基板の表面を再び露出させる工程とを有する
ことを特徴とする半導体装置の製造方法。 - （２）前記第二の絶縁膜及び前記第一の絶縁膜をエッチ
バックして前記半導体基板の表面を再び露出させる工程
において、前記第二の絶縁膜のエッチング速度の方を前
記第一の絶縁膜のエッチング速度よりも遅くすることが
できるエッチング法を用いることを特徴とする特許請求
の範囲第（１）項記載の半導体装置の製造方法。 - （３）前記第一の絶縁膜として化学的気相成長（ＣＶＤ
）法による酸化膜を用い、前記第二の絶縁膜としてＣＶ
Ｄ法によるホウ素リンガラス（ＢＰＳＧ）膜を用いるこ
とを特徴とする特許請求の範囲第（１）項又は第（２）
項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12540985A JPS61283141A (ja) | 1985-06-10 | 1985-06-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12540985A JPS61283141A (ja) | 1985-06-10 | 1985-06-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61283141A true JPS61283141A (ja) | 1986-12-13 |
Family
ID=14909393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12540985A Pending JPS61283141A (ja) | 1985-06-10 | 1985-06-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61283141A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03153031A (ja) * | 1989-11-10 | 1991-07-01 | Sharp Corp | 半導体装置の製造方法 |
| JPH043958A (ja) * | 1990-04-20 | 1992-01-08 | Sharp Corp | 半導体装置の製造方法 |
| JP2014522568A (ja) * | 2011-06-08 | 2014-09-04 | 无錫華潤上華半導体有限公司 | 深溝を有する新型ｐｎ接合の形成方法 |
-
1985
- 1985-06-10 JP JP12540985A patent/JPS61283141A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03153031A (ja) * | 1989-11-10 | 1991-07-01 | Sharp Corp | 半導体装置の製造方法 |
| JPH043958A (ja) * | 1990-04-20 | 1992-01-08 | Sharp Corp | 半導体装置の製造方法 |
| JP2014522568A (ja) * | 2011-06-08 | 2014-09-04 | 无錫華潤上華半導体有限公司 | 深溝を有する新型ｐｎ接合の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5945724A (en) | Trench isolation region for semiconductor device | |
| US6518147B1 (en) | Process for manufacturing an SOI wafer by oxidation of buried channels | |
| EP0423722B1 (en) | Method of making complete dielectric isolation structure in semiconductor integrated circuit | |
| JPH02156552A (ja) | 半導体装置およびその製造方法 | |
| JPH10294463A (ja) | トレンチｄｍｏｓ及びその製造方法 | |
| US7381656B2 (en) | Method of manufacturing a semiconductor device and semiconductor device obtained by means of said method | |
| US6436791B1 (en) | Method of manufacturing a very deep STI (shallow trench isolation) | |
| JPS61283141A (ja) | 半導体装置の製造方法 | |
| JPS6325708B2 (ja) | ||
| KR100515723B1 (ko) | 집적회로와그제조방법 | |
| JPS60241231A (ja) | 半導体集積回路装置の製法 | |
| JPH03161926A (ja) | 半導体装置の製造方法 | |
| JPH01319969A (ja) | 半導体装置の製造方法 | |
| JPH01258439A (ja) | 半導体装置およびその製造方法 | |
| JPH02152252A (ja) | 半導体装置の製造方法 | |
| JPS6249643A (ja) | 半導体装置およびその製造方法 | |
| JPH04113627A (ja) | バイポーラトランジスタの製造方法 | |
| JPH03136323A (ja) | 半導体装置の製造方法 | |
| JPS6116545A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63204740A (ja) | 半導体装置の製造方法 | |
| JPS6088468A (ja) | 半導体集積装置の製造方法 | |
| JPH0745694A (ja) | 半導体装置およびその製造方法 | |
| JPS6276554A (ja) | 半導体装置 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPH07201878A (ja) | バイポーラトランジスタの製造方法 |