JPH07201878A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH07201878A JPH07201878A JP36294A JP36294A JPH07201878A JP H07201878 A JPH07201878 A JP H07201878A JP 36294 A JP36294 A JP 36294A JP 36294 A JP36294 A JP 36294A JP H07201878 A JPH07201878 A JP H07201878A
- Authority
- JP
- Japan
- Prior art keywords
- base region
- polycrystalline
- layer
- region
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】コレクタ領域の表面層に内部ベース領域とよた
不純物濃度の高い外部ベース領域を形成する場合、両領
域の合わせずれをなくしてｈFEのばらつきを少なくす
る。 【構成】内部ベース領域形成の際のマスクとなる酸化膜
に不純物をドープした多結晶シリコンを埋込み、この多
結晶シリコンをエミッタ領域形成のための拡散源とする
ほかに、外部ベース領域形成のためのイオン注入のマス
クとすることにより、外部ベース領域が内部ベース領域
に対してセルフアライン的に形成でき、ｈFEのばらつき
がなくなる。
不純物濃度の高い外部ベース領域を形成する場合、両領
域の合わせずれをなくしてｈFEのばらつきを少なくす
る。 【構成】内部ベース領域形成の際のマスクとなる酸化膜
に不純物をドープした多結晶シリコンを埋込み、この多
結晶シリコンをエミッタ領域形成のための拡散源とする
ほかに、外部ベース領域形成のためのイオン注入のマス
クとすることにより、外部ベース領域が内部ベース領域
に対してセルフアライン的に形成でき、ｈFEのばらつき
がなくなる。
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラＩＣにおけ
るように半導体基板の所定の領域に形成されるバイポー
ラトランジスタの製造方法である。
るように半導体基板の所定の領域に形成されるバイポー
ラトランジスタの製造方法である。
【０００２】
【従来の技術】バイポーラＩＣの製造のためにバイポー
ラトランジスタの作製には、基板上のエピタキシャル層
をコレクタとして用いる方法と、表面からの不純物導入
によりコレクタ領域を形成する方法とがある。図２(a)
〜(e) に示す方法では、Ｐ形シリコン基板１にバイポー
ラトランジスタのコレクタとなるＮ形拡散領域２を形成
した後、基板表面に酸化膜３を0.０２〜0.１μｍ程度の
厚さに形成する。その後ベース領域を形成する部分の酸
化膜３を除去し、ほう素等のイオン注入によりＰ形の内
部ベース領域４を形成する〔図２(a) 〕。次に、全面に
多結晶シリコン層５を形成する。この多結晶シリコン層
５は、こののちエミッタ形成の拡散源として用いるた
め、りん等がドープされている〔図２(b) 〕。そして、
多結晶シリコン層５を酸化膜３の開口部よりも0.６μｍ
程度大きい領域を残して除去する〔図２(c) 〕。そのあ
と、多結晶シリコン層５をマスクに用い、内部ベース領
域４のためのイオン注入より約１桁高いドーズ量のほう
素等のイオンを、ベース電極のコンタクト領域のための
外部ベース領域６へ注入する。さらに、９００〜１００
０℃の熱処理により、多結晶シリコン層からりん等を拡
散させてＰ形内部ベース領域の内側にＮ+ エミッタ領域
７を形成する〔図２(d) 〕。次いで、コレクタ電極への
コンタクト領域として、ひ素等のイオン注入により、高
不純物濃度のＮ+領域８を形成し、ＰＳＧ等の層間絶縁
膜９で被覆したのち、エミッタコンタクトホール１１、
ベースコンタクトホール１２、コレクタコンタクトホー
ル１３を開け、Ａｌ配線１０を接触させる〔同図(e)
〕。
ラトランジスタの作製には、基板上のエピタキシャル層
をコレクタとして用いる方法と、表面からの不純物導入
によりコレクタ領域を形成する方法とがある。図２(a)
〜(e) に示す方法では、Ｐ形シリコン基板１にバイポー
ラトランジスタのコレクタとなるＮ形拡散領域２を形成
した後、基板表面に酸化膜３を0.０２〜0.１μｍ程度の
厚さに形成する。その後ベース領域を形成する部分の酸
化膜３を除去し、ほう素等のイオン注入によりＰ形の内
部ベース領域４を形成する〔図２(a) 〕。次に、全面に
多結晶シリコン層５を形成する。この多結晶シリコン層
５は、こののちエミッタ形成の拡散源として用いるた
め、りん等がドープされている〔図２(b) 〕。そして、
多結晶シリコン層５を酸化膜３の開口部よりも0.６μｍ
程度大きい領域を残して除去する〔図２(c) 〕。そのあ
と、多結晶シリコン層５をマスクに用い、内部ベース領
域４のためのイオン注入より約１桁高いドーズ量のほう
素等のイオンを、ベース電極のコンタクト領域のための
外部ベース領域６へ注入する。さらに、９００〜１００
０℃の熱処理により、多結晶シリコン層からりん等を拡
散させてＰ形内部ベース領域の内側にＮ+ エミッタ領域
７を形成する〔図２(d) 〕。次いで、コレクタ電極への
コンタクト領域として、ひ素等のイオン注入により、高
不純物濃度のＮ+領域８を形成し、ＰＳＧ等の層間絶縁
膜９で被覆したのち、エミッタコンタクトホール１１、
ベースコンタクトホール１２、コレクタコンタクトホー
ル１３を開け、Ａｌ配線１０を接触させる〔同図(e)
〕。
【０００３】
【発明が解決しようとする課題】ところで、この構造の
バイポーラトランジスタでは内部ベース領域４と外部ベ
ース領域６の濃度がそれぞれ違うのでこれらの重なり具
合いでベースの濃度が左右され、それに伴ってトランジ
スタのｈFEが左右される。従来の技術では、内部ベース
領域４は酸化膜３の開口部で一義的に決まるが、外部ベ
ース領域６は多結晶シリコン層５をマスクにしてイオン
注入されることになるため、内部ベース領域４と外部ベ
ース領域６の重なり具合いは，多結晶シリコン層５の酸
化膜３の開口部に対するオーバーサイズ量で左右される
ことになってしまう。しかし実際には、内部ベース領域
４上の酸化膜３の開口部に対する多結晶シリコンのオー
バーサイズは0.６μｍ程度しかなく、マスクの合わせず
れ等により容易に0.２〜0.３μｍずれてしまうので、酸
化膜３の開口部に対する多結晶シリコン層５のオーバー
サイズ量がばらついてしまい、このことによってトラン
ジスタのｈFEのばらつき範囲が約0.４〜2.５倍になって
しまう欠点があった。
バイポーラトランジスタでは内部ベース領域４と外部ベ
ース領域６の濃度がそれぞれ違うのでこれらの重なり具
合いでベースの濃度が左右され、それに伴ってトランジ
スタのｈFEが左右される。従来の技術では、内部ベース
領域４は酸化膜３の開口部で一義的に決まるが、外部ベ
ース領域６は多結晶シリコン層５をマスクにしてイオン
注入されることになるため、内部ベース領域４と外部ベ
ース領域６の重なり具合いは，多結晶シリコン層５の酸
化膜３の開口部に対するオーバーサイズ量で左右される
ことになってしまう。しかし実際には、内部ベース領域
４上の酸化膜３の開口部に対する多結晶シリコンのオー
バーサイズは0.６μｍ程度しかなく、マスクの合わせず
れ等により容易に0.２〜0.３μｍずれてしまうので、酸
化膜３の開口部に対する多結晶シリコン層５のオーバー
サイズ量がばらついてしまい、このことによってトラン
ジスタのｈFEのばらつき範囲が約0.４〜2.５倍になって
しまう欠点があった。
【０００４】本発明の目的は、この欠点を除去し、ｈFE
のばらつきの少ないバイポーラトランジスタの製造方法
を提供することにある。
のばらつきの少ないバイポーラトランジスタの製造方法
を提供することにある。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、半導体基板の第一導電形のコレクタ領
域の表面層に互いに連結された第二導電形の内部ベース
領域と、より不純物濃度の高い外部ベース領域とを有
し、内部ベース領域の表面層に表面上の不純物を含む多
結晶半導体層からの不純物拡散により形成された第一導
電形のエミッタ領域を有するバイポーラトランジスタの
製造方法において、内部ベース領域をコレクタ領域の表
面上に形成した絶縁膜の開口部からの不純物導入により
形成し、その絶縁膜の開口部に前記の不純物を含む多結
晶半導体層を埋込んだのち絶縁膜を除去し、外部ベース
領域を残った多結晶半導体層をマスクに用いての不純物
導入により形成するものとする。その場合、絶縁膜の開
口部の内壁を開口面積を半導体基板側において狭くする
傾斜面とすることも有効である。また別の本発明は、上
述のバイポーラトランジスタの製造方法において、内部
ベース領域をコレクタ領域の表面上に形成した絶縁膜の
開口部からの不純物導入により形成し、その絶縁膜の開
口部に前記の不純物を含む多結晶半導体層を埋込んだの
ち、埋込んだ多結晶半導体層上を含む全面を絶縁膜で覆
い、その絶縁膜を多結晶半導体層の側面に接するサイド
ウォールを残して除去し、外部ベース領域を多結晶半導
体層およびサイドウォールをマスクに用いての不純物導
入により形成するものとする。
めに、本発明は、半導体基板の第一導電形のコレクタ領
域の表面層に互いに連結された第二導電形の内部ベース
領域と、より不純物濃度の高い外部ベース領域とを有
し、内部ベース領域の表面層に表面上の不純物を含む多
結晶半導体層からの不純物拡散により形成された第一導
電形のエミッタ領域を有するバイポーラトランジスタの
製造方法において、内部ベース領域をコレクタ領域の表
面上に形成した絶縁膜の開口部からの不純物導入により
形成し、その絶縁膜の開口部に前記の不純物を含む多結
晶半導体層を埋込んだのち絶縁膜を除去し、外部ベース
領域を残った多結晶半導体層をマスクに用いての不純物
導入により形成するものとする。その場合、絶縁膜の開
口部の内壁を開口面積を半導体基板側において狭くする
傾斜面とすることも有効である。また別の本発明は、上
述のバイポーラトランジスタの製造方法において、内部
ベース領域をコレクタ領域の表面上に形成した絶縁膜の
開口部からの不純物導入により形成し、その絶縁膜の開
口部に前記の不純物を含む多結晶半導体層を埋込んだの
ち、埋込んだ多結晶半導体層上を含む全面を絶縁膜で覆
い、その絶縁膜を多結晶半導体層の側面に接するサイド
ウォールを残して除去し、外部ベース領域を多結晶半導
体層およびサイドウォールをマスクに用いての不純物導
入により形成するものとする。
【０００６】
【作用】内部ベース領域を形成するためのマスクとして
用いた絶縁膜の開口部にエミッタ領域形成のための不純
物を含む多結晶半導体層を埋込み、多結晶半導体層をマ
スクとして用いて外部ベース領域を形成することによ
り、外部ベース領域が内部ベース領域に対してセルフア
ライン的に形成されるので、製造されたバイポーラトラ
ンジスタのｈFEが均一になる。さらに、絶縁膜の開口部
が上方に向かって広がるように、開口部内壁を傾斜面に
するか、多結晶半導体層の側面にサイドウォールを形成
すれば、上方に広がった多結晶半導体層あるいはサイド
ウォールを有する多結晶半導体層をマスクとしての不純
物導入により形成される外部ベース領域は下方に狭くな
った開口部あるいはサイドウォール分だけ狭い開口部か
らの不純物導入により形成された内部ベース領域との重
なりが少なくなり、エミッタ領域と外部ベース領域との
間に不純物濃度の低い内部ベース領域が介在するため、
製造されたバイポーラトランジスタのｈFEが高くなる。
用いた絶縁膜の開口部にエミッタ領域形成のための不純
物を含む多結晶半導体層を埋込み、多結晶半導体層をマ
スクとして用いて外部ベース領域を形成することによ
り、外部ベース領域が内部ベース領域に対してセルフア
ライン的に形成されるので、製造されたバイポーラトラ
ンジスタのｈFEが均一になる。さらに、絶縁膜の開口部
が上方に向かって広がるように、開口部内壁を傾斜面に
するか、多結晶半導体層の側面にサイドウォールを形成
すれば、上方に広がった多結晶半導体層あるいはサイド
ウォールを有する多結晶半導体層をマスクとしての不純
物導入により形成される外部ベース領域は下方に狭くな
った開口部あるいはサイドウォール分だけ狭い開口部か
らの不純物導入により形成された内部ベース領域との重
なりが少なくなり、エミッタ領域と外部ベース領域との
間に不純物濃度の低い内部ベース領域が介在するため、
製造されたバイポーラトランジスタのｈFEが高くなる。
【０００７】
【実施例】以下、図２と共通の部分に同一の符号を付し
た図を引用して本発明の実施例について述べる。図１
(a) 〜(f) に示した実施例では、Ｐ形Ｓｉ基板１にコレ
クタとなるＮ形拡散領域２を形成した後、基板表面に酸
化膜３を0.２〜0.３μｍ程度の厚さに形成する。その後
ベース領域を形成する部分の酸化膜３を除去し、ほう素
等のイオン注入によりＰ形の内部ベース領域４を形成す
る〔図１(a) 〕。次に、全面にりん等をドープした多結
晶Ｓｉ層５を0.２〜0.４μｍ程度の厚さに形成する〔図
１(b) 〕。
た図を引用して本発明の実施例について述べる。図１
(a) 〜(f) に示した実施例では、Ｐ形Ｓｉ基板１にコレ
クタとなるＮ形拡散領域２を形成した後、基板表面に酸
化膜３を0.２〜0.３μｍ程度の厚さに形成する。その後
ベース領域を形成する部分の酸化膜３を除去し、ほう素
等のイオン注入によりＰ形の内部ベース領域４を形成す
る〔図１(a) 〕。次に、全面にりん等をドープした多結
晶Ｓｉ層５を0.２〜0.４μｍ程度の厚さに形成する〔図
１(b) 〕。
【０００８】次いで、レジストを厚さが0.２〜0.６μｍ
程度になるように塗布しベークした後、酸化物に対する
多結晶Ｓｉのエッチング選択比が２以上 (できれば５以
上)でかつレジストに対する多結晶Ｓｉのエッチング選
択比が１付近になる条件にて酸化膜３上の多結晶Ｓｉ層
５をエッチバックする〔図１(c) 〕。このエッチングは
例えばエッチングチャンバにＣＦ4 ＋Ｏ2 ( ２０％ )ガ
スを数百ＣＣほど供給し、0.５Torrの圧力下で２００〜
４００Ｗの高周波電力を投入することで容易に行うこと
ができる。こうすることで内部ベース領域４上の酸化膜
３の開口部にのみ多結晶Ｓｉが残ることになる。
程度になるように塗布しベークした後、酸化物に対する
多結晶Ｓｉのエッチング選択比が２以上 (できれば５以
上)でかつレジストに対する多結晶Ｓｉのエッチング選
択比が１付近になる条件にて酸化膜３上の多結晶Ｓｉ層
５をエッチバックする〔図１(c) 〕。このエッチングは
例えばエッチングチャンバにＣＦ4 ＋Ｏ2 ( ２０％ )ガ
スを数百ＣＣほど供給し、0.５Torrの圧力下で２００〜
４００Ｗの高周波電力を投入することで容易に行うこと
ができる。こうすることで内部ベース領域４上の酸化膜
３の開口部にのみ多結晶Ｓｉが残ることになる。
【０００９】つづいて、酸化膜３を除去した後、Ｓｉ基
板１および多結晶Ｓｉ層５の表面を酸化し、厚さ１００
〜２００Åの酸化膜３１を形成する〔図１(d) 〕。その
のち、多結晶Ｓｉ層５をマスクとして用い、内部ベース
領域４形成の際のドーズ量より約１桁多いドーズ量でＰ
形の外部ベース領域６にほう素等を注入する。そして、
９００〜１０００℃の熱処理にて多結晶Ｓｉ層５からり
ん等を拡散させ、Ｎ+エミッタ領域７を形成する〔図１
(e) 〕。こうすることによって、結果的に外部ベース領
域６を内部ベース領域４に対してセルフアライン的に形
成することができ、均一なｈFEを有するトランジスタを
形成することができる。その後の電極形成については、
図２の場合同じようにコレクタ領域２にコンタクトをと
るべく高不純物濃度のＮ+ 領域８をＡｓ等のイオン注入
で形成した後、層間絶縁膜９で被覆しコンタクトホール
１１、１２、１３を引き続いて形成し、Ａｌ配線１０を
接触させる〔図１(f) 〕。
板１および多結晶Ｓｉ層５の表面を酸化し、厚さ１００
〜２００Åの酸化膜３１を形成する〔図１(d) 〕。その
のち、多結晶Ｓｉ層５をマスクとして用い、内部ベース
領域４形成の際のドーズ量より約１桁多いドーズ量でＰ
形の外部ベース領域６にほう素等を注入する。そして、
９００〜１０００℃の熱処理にて多結晶Ｓｉ層５からり
ん等を拡散させ、Ｎ+エミッタ領域７を形成する〔図１
(e) 〕。こうすることによって、結果的に外部ベース領
域６を内部ベース領域４に対してセルフアライン的に形
成することができ、均一なｈFEを有するトランジスタを
形成することができる。その後の電極形成については、
図２の場合同じようにコレクタ領域２にコンタクトをと
るべく高不純物濃度のＮ+ 領域８をＡｓ等のイオン注入
で形成した後、層間絶縁膜９で被覆しコンタクトホール
１１、１２、１３を引き続いて形成し、Ａｌ配線１０を
接触させる〔図１(f) 〕。
【００１０】本実施例においては外部ベース領域６を内
部ベース領域４に対してセルフアライン的に形成するよ
うにしたので均一なｈFEを有するトランジスタを形成す
ることができるが、そのためにエミッタ領域７の両端に
不純物濃度の高い外部ベース領域６が隣接してしまうた
め、ｈFEは低くなる。ｈFEは低くても構わない場合には
本実施例で十分だが、高いｈFEは均一に得たい場合には
本実施例では無理がある。
部ベース領域４に対してセルフアライン的に形成するよ
うにしたので均一なｈFEを有するトランジスタを形成す
ることができるが、そのためにエミッタ領域７の両端に
不純物濃度の高い外部ベース領域６が隣接してしまうた
め、ｈFEは低くなる。ｈFEは低くても構わない場合には
本実施例で十分だが、高いｈFEは均一に得たい場合には
本実施例では無理がある。
【００１１】この問題をも解決する実施例を図３(a) 〜
(e) を用いて説明する。Ｐ形Ｓｉ基板１にＮ領域２を形
成した後、基板表面に酸化膜３を0.２〜0.３μｍ程度の
厚さに形成するところは前記実施例と同様である。その
のち、ベース領域４を形成する部分の酸化膜３を除去す
るが、この時酸化膜３の開口部の内壁３０が傾斜面とな
るようにエッチングされる。傾斜面３０のテーパ量とし
ては、例えば開口部Ｓｉ基板上での寸法が１μｍ×２μ
ｍであれば、酸化膜３の表面での開口部の寸法が３μｍ
×４μｍになるように、すなわちテーパ長さ１μｍにな
るようにエッチングする。これはＨＦ等と用いたウェッ
トエッチでもよいが、等方性のドライエッチングのほう
が制御よくできる。等方性のドライエッチングとしては
例えばエッチングチャンバーにＣＦ4 およびＯ2 を数百
ＣＣずつ供給し、0.３Torrの圧力下で７００Ｗの高周波
電力を投入することで容易に行える。そして、酸化膜３
をマスクとしてのイオン注入により、Ｐ型の内部ベース
領域４を形成する〔図３(a) 〕。その後、全面に多結晶
Ｓｉ層を0.２〜0.４μｍ程度の厚さに形成する。この多
結晶Ｓｉ層５には、この後エミッタ形成の拡散源として
用いるため、りん等がドープされている〔図３(b) 〕。
(e) を用いて説明する。Ｐ形Ｓｉ基板１にＮ領域２を形
成した後、基板表面に酸化膜３を0.２〜0.３μｍ程度の
厚さに形成するところは前記実施例と同様である。その
のち、ベース領域４を形成する部分の酸化膜３を除去す
るが、この時酸化膜３の開口部の内壁３０が傾斜面とな
るようにエッチングされる。傾斜面３０のテーパ量とし
ては、例えば開口部Ｓｉ基板上での寸法が１μｍ×２μ
ｍであれば、酸化膜３の表面での開口部の寸法が３μｍ
×４μｍになるように、すなわちテーパ長さ１μｍにな
るようにエッチングする。これはＨＦ等と用いたウェッ
トエッチでもよいが、等方性のドライエッチングのほう
が制御よくできる。等方性のドライエッチングとしては
例えばエッチングチャンバーにＣＦ4 およびＯ2 を数百
ＣＣずつ供給し、0.３Torrの圧力下で７００Ｗの高周波
電力を投入することで容易に行える。そして、酸化膜３
をマスクとしてのイオン注入により、Ｐ型の内部ベース
領域４を形成する〔図３(a) 〕。その後、全面に多結晶
Ｓｉ層を0.２〜0.４μｍ程度の厚さに形成する。この多
結晶Ｓｉ層５には、この後エミッタ形成の拡散源として
用いるため、りん等がドープされている〔図３(b) 〕。
【００１２】次に、レジストを厚さが0.２〜0.６μｍ程
度になるように塗布しベークした後、酸化物に対する多
結晶Ｓｉのエッチング選択比が２以上 (できれば５以
上) でかつレジストに対する多結晶Ｓｉのエッチング選
択比が１付近になる条件にて酸化膜３ウェットエッチン
グの多結晶Ｓｉ層５をエッチバックする〔図３(c) 〕。
エッチング条件は前記実施例と同様である。
度になるように塗布しベークした後、酸化物に対する多
結晶Ｓｉのエッチング選択比が２以上 (できれば５以
上) でかつレジストに対する多結晶Ｓｉのエッチング選
択比が１付近になる条件にて酸化膜３ウェットエッチン
グの多結晶Ｓｉ層５をエッチバックする〔図３(c) 〕。
エッチング条件は前記実施例と同様である。
【００１３】つづいて酸化膜３を除去したのち、Ｓｉ基
板１および多結晶Ｓｉ層５の表面を酸化し、厚さ１００
〜２００Åの酸化膜３１を形成する〔図３(d) 〕。この
状態では内部ベース領域４上の多結晶Ｓｉ層５の側壁は
逆テーパ形状をもつ。このあと、図１(e) に示した工程
と同様に多結晶Ｓｉ層５をマスクとしてほう素等を高い
ドーズ量でイオン注入して外部ベース領域６を形成する
が、多結晶Ｓｉ層５の上縁は下縁より張出しているた
め、ほう素等は酸化膜３１の開口部より１μｍ外側に注
入される。その結果、外部ベース領域６は、そのあとの
熱処理により多結晶Ｓｉ層５からのりん等の拡散によっ
て形成されるｎ+ エミッタ領域７から、多少の横方向拡
散を見込んでもある距離だけ離れたところにある〔図３
(e) 〕。従って、エミッタ領域７と外部ベース領域６と
の間に濃度の低い内部ベース領域４が存在するため、高
いｈFEをもったトランジスタを均一に形成することがで
きる。この場合ベース濃度によって内部ベース領域４と
外部ベース領域６との間の距離には最適値があるが、本
実施例では多結晶Ｓｉ層５のテーパ量、すなわち、酸化
膜３１の開口部のテーパ量によって制御可能である。
板１および多結晶Ｓｉ層５の表面を酸化し、厚さ１００
〜２００Åの酸化膜３１を形成する〔図３(d) 〕。この
状態では内部ベース領域４上の多結晶Ｓｉ層５の側壁は
逆テーパ形状をもつ。このあと、図１(e) に示した工程
と同様に多結晶Ｓｉ層５をマスクとしてほう素等を高い
ドーズ量でイオン注入して外部ベース領域６を形成する
が、多結晶Ｓｉ層５の上縁は下縁より張出しているた
め、ほう素等は酸化膜３１の開口部より１μｍ外側に注
入される。その結果、外部ベース領域６は、そのあとの
熱処理により多結晶Ｓｉ層５からのりん等の拡散によっ
て形成されるｎ+ エミッタ領域７から、多少の横方向拡
散を見込んでもある距離だけ離れたところにある〔図３
(e) 〕。従って、エミッタ領域７と外部ベース領域６と
の間に濃度の低い内部ベース領域４が存在するため、高
いｈFEをもったトランジスタを均一に形成することがで
きる。この場合ベース濃度によって内部ベース領域４と
外部ベース領域６との間の距離には最適値があるが、本
実施例では多結晶Ｓｉ層５のテーパ量、すなわち、酸化
膜３１の開口部のテーパ量によって制御可能である。
【００１４】本発明のさらに別の実施例を図４(a) 〜
(d) を用いて説明する。多結晶シリコン層５をエッチバ
ックし内部ベース領域４の上部にのみ多結晶Ｓｉ層５を
残すまでの工程は、図１(a) 〜図１(c) までと同等であ
る。つづいて酸化膜３を除去し、その後層間絶縁膜とし
て高温ＣＶＤ (ＨＴＯ) により酸化膜３２を0.４〜１μ
ｍほどの厚さに形成する〔図４(a) 〕。そのあと、多結
晶Ｓｉ層に対する酸化物のエッチング選択比が２以上
(できれば５以上) になる条件で酸化膜３２を全面的に
エッチバックする〔図４(b) 〕。こうすることによって
多結晶Ｓｉ層５の側面に酸化膜３２のサイドウォール３
３がほぼ酸化膜の厚み分形成される。エッチバック条件
としては、例えばエッチングチャンバーにＣＨＦ3 とＣ
Ｆ4 を数十ｃｃずつ、Ａｒを１０００ｃｃほど供給し、
１Torr程度の圧力下で数百Ｗの高周波電力を投入するこ
とで容易に行うことができる。
(d) を用いて説明する。多結晶シリコン層５をエッチバ
ックし内部ベース領域４の上部にのみ多結晶Ｓｉ層５を
残すまでの工程は、図１(a) 〜図１(c) までと同等であ
る。つづいて酸化膜３を除去し、その後層間絶縁膜とし
て高温ＣＶＤ (ＨＴＯ) により酸化膜３２を0.４〜１μ
ｍほどの厚さに形成する〔図４(a) 〕。そのあと、多結
晶Ｓｉ層に対する酸化物のエッチング選択比が２以上
(できれば５以上) になる条件で酸化膜３２を全面的に
エッチバックする〔図４(b) 〕。こうすることによって
多結晶Ｓｉ層５の側面に酸化膜３２のサイドウォール３
３がほぼ酸化膜の厚み分形成される。エッチバック条件
としては、例えばエッチングチャンバーにＣＨＦ3 とＣ
Ｆ4 を数十ｃｃずつ、Ａｒを１０００ｃｃほど供給し、
１Torr程度の圧力下で数百Ｗの高周波電力を投入するこ
とで容易に行うことができる。
【００１５】エッチバック後にはＳｉ基板と多結晶Ｓｉ
層５表面はＳｉが剥き出しの状態となるため、引き続い
てＳｉ基板表面と多結晶Ｓｉ層５表面を酸化し、厚さ１
００〜２００Åの酸化膜３１を形成する〔図４(c) 〕。
そのあと、多結晶Ｓｉ層５をマスクとしてのほう素等の
イオン注入によりＰ形の外部ベース領域６を形成する
が、多結晶Ｓｉ層５の側面にサイドウォール３３が形成
されているため結果的には多結晶Ｓｉ層５の周縁よりも
サイドウォール３３の厚み分外側にイオン注入されるこ
とになる〔図４(d) 〕。このように外部ベース領域６を
多結晶Ｓｉ層５の周縁よりサイドウォール３３の厚み分
だけ外側にセルフアライン的に形成するようにしたの
で、図３について述べた実施例と同様にその後の熱処理
による不純物拡散があっても濃度の高い外部ベース領域
６はエミッタ領域７からある距離だけ離れたところにあ
り、エミッタ領域７と外部ベース領域との間に濃度の低
い内部ベース領域４が存在するため、高いｈFEをもった
トランジスタを均一に形成することができる。この場
合、内部ベース領域４と外部ベース領域６との間の距離
はサイドウォール３３の厚さ、すなわち層間絶縁膜３２
の厚さによって制御可能である。
層５表面はＳｉが剥き出しの状態となるため、引き続い
てＳｉ基板表面と多結晶Ｓｉ層５表面を酸化し、厚さ１
００〜２００Åの酸化膜３１を形成する〔図４(c) 〕。
そのあと、多結晶Ｓｉ層５をマスクとしてのほう素等の
イオン注入によりＰ形の外部ベース領域６を形成する
が、多結晶Ｓｉ層５の側面にサイドウォール３３が形成
されているため結果的には多結晶Ｓｉ層５の周縁よりも
サイドウォール３３の厚み分外側にイオン注入されるこ
とになる〔図４(d) 〕。このように外部ベース領域６を
多結晶Ｓｉ層５の周縁よりサイドウォール３３の厚み分
だけ外側にセルフアライン的に形成するようにしたの
で、図３について述べた実施例と同様にその後の熱処理
による不純物拡散があっても濃度の高い外部ベース領域
６はエミッタ領域７からある距離だけ離れたところにあ
り、エミッタ領域７と外部ベース領域との間に濃度の低
い内部ベース領域４が存在するため、高いｈFEをもった
トランジスタを均一に形成することができる。この場
合、内部ベース領域４と外部ベース領域６との間の距離
はサイドウォール３３の厚さ、すなわち層間絶縁膜３２
の厚さによって制御可能である。
【００１６】なお、本実施例は前記実施例のように多結
晶Ｓｉ層５に逆テーパ形状をもたせる場合にも適用で
き、逆テーパの多結晶Ｓｉ層５の側面に絶縁膜のサイド
ウォールを形成して同様の効果を得ることができる。
晶Ｓｉ層５に逆テーパ形状をもたせる場合にも適用で
き、逆テーパの多結晶Ｓｉ層５の側面に絶縁膜のサイド
ウォールを形成して同様の効果を得ることができる。
【００１７】
【発明の効果】本発明によれば、バイポーラトランジス
タの外部ベース領域と内部ベース領域の合わせずれによ
るｈFEのばらつきを防ぐために、内部ベース領域形成に
用いる絶縁膜の開口部にエミッタ領域形成用の不純物を
供給する多結晶半導体層を埋込み、その多結晶半導体層
をマスクに用いて外部ベース領域の不純物導入を行うよ
うにしたので、結果的に外部ベース領域が内部ベース領
域に対してセルフアライン的に形成されたことになり、
外部ベース領域と内部ベース領域の合わせずれは基本的
には起こりえず、均一なｈFEを有するバイポーラトラン
ジスタを製造することができた。
タの外部ベース領域と内部ベース領域の合わせずれによ
るｈFEのばらつきを防ぐために、内部ベース領域形成に
用いる絶縁膜の開口部にエミッタ領域形成用の不純物を
供給する多結晶半導体層を埋込み、その多結晶半導体層
をマスクに用いて外部ベース領域の不純物導入を行うよ
うにしたので、結果的に外部ベース領域が内部ベース領
域に対してセルフアライン的に形成されたことになり、
外部ベース領域と内部ベース領域の合わせずれは基本的
には起こりえず、均一なｈFEを有するバイポーラトラン
ジスタを製造することができた。
【００１８】さらに本発明によれば、内部ベース領域形
成に用いる絶縁膜開口部およびそれに埋込まれる多結晶
半導体層の側面にテーパを付けたり、多結晶半導体層の
側面に絶縁膜のサイドウォールを形成して外部ベース領
域形成のための不純物導入を行うようにしたので、外部
ベース領域が内部ベース領域に対してある距離だけ外側
にセルフアライン的に形成されることになり、外部ベー
ス領域と内部ベース領域をある間隔をもって合わせずれ
なく形成でき、高いｈFEを有したバイポーラトランジス
タを均一に製造することができた。
成に用いる絶縁膜開口部およびそれに埋込まれる多結晶
半導体層の側面にテーパを付けたり、多結晶半導体層の
側面に絶縁膜のサイドウォールを形成して外部ベース領
域形成のための不純物導入を行うようにしたので、外部
ベース領域が内部ベース領域に対してある距離だけ外側
にセルフアライン的に形成されることになり、外部ベー
ス領域と内部ベース領域をある間隔をもって合わせずれ
なく形成でき、高いｈFEを有したバイポーラトランジス
タを均一に製造することができた。
【図１】本発明の一実施例のバイポーラトランジスタの
製造工程を(a) ないし(f) の順に示す断面図
製造工程を(a) ないし(f) の順に示す断面図
【図２】従来のバイポーラトランジスタの製造工程を
(a) ないし(e) の順に示す断面図
(a) ないし(e) の順に示す断面図
【図３】本発明の異なる実施例のバイポーラトランジス
タの製造工程を(a) ないし(e)の順に示す断面図
タの製造工程を(a) ないし(e)の順に示す断面図
【図４】別の本発明の実施例のバイポーラトランジスタ
の製造工程の後半を(a) ないし(d) の順に示す断面図
の製造工程の後半を(a) ないし(d) の順に示す断面図
１ Ｐ形Ｓｉ基板 ２ Ｎ形コレクタ領域 ３、３１、３２ 酸化膜 ３３ サイドウォール ３０ 傾斜面 ４ Ｐ形内部ベース領域 ５ 多結晶Ｓｉ層 ６ Ｐ+ 外部ベース領域 ７ Ｎ+ エミッタ領域 ９ 層間絶縁膜 １０ Ａｌ配線
Claims (3)
- 【請求項１】半導体基板の第一導電形のコレクタ領域の
表面層に互いに連結された第二導電形の内部ベース領域
と、より不純物濃度の高い外部ベース領域とを有し、内
部ベース領域の表面層に表面上の不純物を含む多結晶半
導体層からの不純物拡散により形成された第一導電形の
エミッタ領域を有するバイポーラトランジスタの製造方
法において、内部ベース領域をコレクタ領域の表面上に
形成した絶縁膜の開口部からの不純物導入により形成
し、その絶縁膜の開口部に前記の不純物を含む多結晶半
導体層を埋込んだのち絶縁膜を除去し、外部ベース領域
を残った多結晶半導体層をマスクに用いての不純物導入
により形成することを特徴とするバイポーラトランジス
タの製造方法。 - 【請求項２】絶縁膜の開口部の内壁を開口面積を半導体
基板側において狭くする傾斜面とする請求項１記載のバ
イポーラトランジスタの製造方法。 - 【請求項３】半導体基板の第一導電形のコレクタ領域の
表面層に互いに連結された第二導電形の内部ベース領域
と、より不純物濃度の高い外部ベース領域とを有し、内
部ベース領域の表面層に表面上の不純物を含む多結晶半
導体層からの不純物拡散により形成された第一導電形の
エミッタ領域を有するバイポーラトランジスタの製造方
法において、埋込んだ多結晶半導体層上を含む全面を絶
縁膜で覆い、その絶縁膜を多結晶半導体層の側面に接す
るサイドウォールを残して除去し、外部ベース領域を多
結晶半導体層およびサイドウォールをマスクに用いての
不純物導入により形成することを特徴とするバイポーラ
トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36294A JPH07201878A (ja) | 1994-01-07 | 1994-01-07 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36294A JPH07201878A (ja) | 1994-01-07 | 1994-01-07 | バイポーラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07201878A true JPH07201878A (ja) | 1995-08-04 |
Family
ID=11471694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36294A Pending JPH07201878A (ja) | 1994-01-07 | 1994-01-07 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07201878A (ja) |
-
1994
- 1994-01-07 JP JP36294A patent/JPH07201878A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100382319B1 (ko) | 트렌치 절연 바이폴라 장치 | |
| US6534365B2 (en) | Method of fabricating TDMOS device using self-align technique | |
| KR20010021740A (ko) | 무선 주파수에서 사용되는 집적 회로 소자를 제조하는 방법 | |
| JP2003510842A (ja) | トレンチゲート半導体デバイスの製造方法 | |
| JPH0158668B2 (ja) | ||
| KR100289474B1 (ko) | Dmos 트랜지스터를 제조하기 위한 방법 | |
| JPH02125623A (ja) | 自己整合トランジスタの製造方法 | |
| EP0052198B1 (en) | Method of manufacturing semiconductor devices using self-alignment techniques | |
| US4473941A (en) | Method of fabricating zener diodes | |
| US4866000A (en) | Fabrication method for semiconductor integrated circuits | |
| EP0046857A2 (en) | Method of making a borderless diffusion contact structure | |
| JPH08125010A (ja) | 半導体装置の隔離構造とその製造方法 | |
| JPH0334541A (ja) | 半導体装置の製造方法 | |
| JPH07201878A (ja) | バイポーラトランジスタの製造方法 | |
| KR100268890B1 (ko) | 반도체소자및그의제조방법 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| US6362061B1 (en) | Method to differentiate source/drain doping by using oxide slivers | |
| JPH0334655B2 (ja) | ||
| JPH05121535A (ja) | 不純物拡散方法およびウエハの誘電体分離方法 | |
| JPH01155660A (ja) | 半導体装置の製造方法 | |
| JP2004022720A (ja) | 半導体装置 | |
| JPH08130310A (ja) | Ｍｏｓ素子およびその製造方法 | |
| JPH06314696A (ja) | 半導体装置およびその製造方法 | |
| JPH0567623A (ja) | 半導体装置の製造方法 | |
| JPH10335343A (ja) | 半導体装置の製造方法 |