KR100268890B1 - 반도체소자및그의제조방법 - Google Patents

반도체소자및그의제조방법 Download PDF

Info

Publication number
KR100268890B1
KR100268890B1 KR1019970066247A KR19970066247A KR100268890B1 KR 100268890 B1 KR100268890 B1 KR 100268890B1 KR 1019970066247 A KR1019970066247 A KR 1019970066247A KR 19970066247 A KR19970066247 A KR 19970066247A KR 100268890 B1 KR100268890 B1 KR 100268890B1
Authority
KR
South Korea
Prior art keywords
gate electrode
layer
conductive layer
impurity region
substrate
Prior art date
Application number
KR1019970066247A
Other languages
English (en)
Other versions
KR19990047732A (ko
Inventor
전석보
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970066247A priority Critical patent/KR100268890B1/ko
Publication of KR19990047732A publication Critical patent/KR19990047732A/ko
Application granted granted Critical
Publication of KR100268890B1 publication Critical patent/KR100268890B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 불순물 영역과 콘택층 사이에 에피택셜(Epitaxial)층을 형성하여 콘택 마진(Margin)을 향상시켜 소자의 신뢰성 및 집적도를 향상시키기 위한 반도체 소자 및 그의 제조 방법에 관한 것으로, 그 구성은 기판;상기 기판상에 차례로 형성되는 게이트 절연막,게이트 전극;상기 게이트 전극을 감싸고 형성되는 제 1 절연막;상기 게이트 전극 양측의 기판 표면내에 형성되는 불순물 영역;상기 불순물 영역의 표면에 소정의 두께로 형성되는 제 1 도전층;상기 제 1 도전층의 일부가 노출되는 콘택홀을 갖고 전면에 형성되는 제 2 절연막;상기 콘택홀을 매립하고 형성되어 제 1 도전층을 통하여 불순물 영역에 연결되는 제 2 도전층을 포함하여 구성된다.

Description

반도체 소자 및 그의 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로, 특히 소자의 신뢰성 및 집적도를 향상시키는 반도체 소자 및 그의 제조 방법에 관한 것이다.
도 1는 종래의 기술에 따른 반도체 소자를 나타낸 구조 단면도이고, 도 2a 내지 도 2f는 종래의 기술에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.
종래의 기술에 따른 반도체 소자는 도 1에서와 같이, 격리 영역의 반도체 기판(11)에 형성되는 필드 산화막(12), 상기 반도체 기판(11)상의 활성 영역에 복수 개의 콘택홀을 갖으며 형성되는 게이트 산화막(13), 상기 콘택홀 사이의 게이트 산화막(13)상에 형성되는 게이트 전극(14), 상기 콘택홀을 포함하며 상기 게이트 전극(14) 양측의 반도체 기판(11) 표면내에 형성되는 LDD(Lightly Doped Drain) 영역(15), 상기 게이트 전극(14) 양측의 게이트 산화막(13)상에 형성되는 산화막 측벽(16), 상기 콘택홀을 포함하며 산화막 측벽(16)을 포함한 게이트 전극 양측의 반도체 기판(11) 표면내에 형성되는 불순물 영역(17), 상기 콘택홀 상측을 제외한 전면에 형성되는 ILD(Inter Layer Dieletric)층(18)과, 상기 ILD층(18)상의 소정 영역과 상기 콘택홀내에 형성되는 배선층(19)으로 형성된다.
종래의 기술에 따른 반도체 소자의 제조 방법은 도 2a에서와 같이, p형인 반도체 기판(11)의 격리 영역에 일반적인 로코스(LOCOS) 공정으로 필드 산화막(12)을 형성한다.
그리고, 상기 활성 영역의 반도체 기판(11)상에 열산화 공정으로 게이트 산화막(13)을 성장시킨다.
이어, 상기 게이트 산화막(13)상에 다결정 실리콘과 제 1 감광막을 차례로 형성한 다음, 상기 제 1 감광막을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 다결정 실리콘을 선택적으로 식각하여 게이트 전극(14)을 형성한 후, 상기 제 1 감광막을 제거한다.
도 2b에서와 같이, 상기 게이트 전극(14)을 마스크로 이용하여 전면에 저농도 n형 불순물 이온을 주입한 다음, 드라이브 인(Drive in) 확산하므로 상기 게이트 전극(14) 양측의 반도체 기판(11) 표면내에 LDD 영역(15)을 형성한다.
도 2c에서와 같이, 상기 게이트 전극(14)을 포함한 전면에 산화막을 형성한 다음, 에치백하여 상기 게이트 전극(14) 양측의 반도체 기판(11)상에 산화막 측벽(16)을 형성한다.
도 2d에서와 같이, 상기 게이트 전극(14)과 산화막 측벽(16)을 마스크로 이용하여 전면에 고농도 n형 불순물 이온을 주입한 후, 드라이브 인 확산함으로 상기 산화막 측벽(16)을 포함한 게이트 전극(14) 양측의 반도체 기판(11) 표면내에 불순물 영역(17)을 형성한다.
도 2e에서와 같이, 상기 게이트 전극(14)을 포함한 전면에 ILD층(18)과 제 2 감광막을 차례로 형성한다.
그리고, 상기 제 2 감광막을 상기 불순물 영역(17) 콘택이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한다.
이어, 상기 선택적으로 노광 및 현상된 제 2 감광막을 마스크로 상기 ILD층(18)과 게이트 산화막(13)을 선택적으로 식각하여 콘택홀을 형성한 후, 상기 제 2 감광막을 제거한다.
도 2f에서와 같이, 상기 콘택홀을 포함한 ILD층(18)상에 금속층과 제 3 감광막을 차례로 형성한다.
그리고, 상기 제 3 감광막을 상기 배선층이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.
이어, 상기 선택적으로 노광 및 현상된 제 3 감광막을 마스크로 상기 금속층을 선택적으로 식각하여 상기 ILD층(18)상의 소정 영역과 상기 콘택홀내에 배선층(19)을 형성한 후, 상기 제 3 감광막을 제거한다.
그러나 종래의 반도체 소자 및 그의 제조 방법은 불순물 영역과 배선층의 전기적 연결 부위인 콘택홀 형성시 ILD층과 게이트 산화막을 식각하는데, 칩의 고집적화로 인한 활성 영역의 축소로 콘택 마진(Margin)이 작아져 콘택홀 형성이 어렵기 때문에 미스 콘택(Miss Contact)이 발생되므로 소자의 신뢰성이 저하된다는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 불순물 영역상에 에피택셜(Epitaxial)층을 형성하여 콘택 마진을 향상시키므로 소자의 신뢰성 및 집적도를 향상시키는 반도체 소자 및 그의 제조 방법을 제공하는데 그 목적이 있다.
도 1는 종래의 기술에 따른 반도체 소자를 나타낸 구조 단면도
도 2a 내지 도 2f는 종래의 기술에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도
도 3은 본 발명의 실시예에 따른 반도체 소자를 나타낸 구조 단면도
도 4a 내지 도 4i는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도
도면의 주요부분에 대한 부호의 설명
31: 반도체 기판 32: 필드 산화막
33: 게이트 산화막 34: 게이트 전극
35: LDD 영역 36: 산화막
37: 제 2 감광막 38: 불순물 영역
39: 에피택셜층 40: ILD층
41: 제 3 감광막 42: 배선층
본 발명의 반도체 소자는 기판;상기 기판상에 차례로 형성되는 게이트 절연막,게이트 전극;상기 게이트 전극을 감싸고 형성되는 제 1 절연막;상기 게이트 전극 양측의 기판 표면내에 형성되는 불순물 영역;상기 불순물 영역의 표면에 소정의 두께로 형성되는 제 1 도전층;상기 제 1 도전층의 일부가 노출되는 콘택홀을 갖고 전면에 형성되는 제 2 절연막;상기 콘택홀을 매립하고 형성되어 제 1 도전층을 통하여 불순물 영역에 연결되는 제 2 도전층을 포함하여 구성됨을 특징으로 한다.
그리고, 본 발명의 반도체 소자의 제조 방법은 기판상에 게이트 절연막을 형성하는 단계;상기 게이트 절연막상의 소정 영역에 게이트 전극을 형성하는 단계;상기 게이트 전극 양측 기판의 표면내에 저농도 불순물을 주입하는 단계;전면에 제 1 절연막을 형성하고 상기 게이트 전극을 감싸도록 식각하는 단계;상기 제 1 절연막을 마스크로 노출된 반도체 기판의 표면내에 고농도 불순물을 주입하고 드라이브인 공정으로 불순물 영역을 형성하는 단계;상기 불순물 영역이 형성된 노출된 기판을 에피택셜 공정으로 성장시켜 제 1 도전층을 형성하는 단계;상기 제 1 도전층의 일부가 노출되는 콘택홀을 포함하는 제 2 절연막을 전면에 형성하는 단계;상기 콘택홀을 매립하고 제 1 도전층을 통하여 불순물 영역에 연결되는 제 2 도전층을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 반도체 소자 및 그의 제조 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 반도체 소자를 나타낸 구조 단면도이고, 도 4a 내지 도 4i는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.
본 발명의 실시예에 따른 반도체 소자는 도 3에서와 같이, 격리 영역의 반도체 기판(31)에 형성되는 필드 산화막(32), 상기 활성 영역의 반도체 기판(31)상의 소정 영역에 형성되는 게이트 산화막(33), 상기 게이트 산화막(33)의 소정 영역에 형성되는 게이트 전극(34), 상기 게이트 전극(34) 양측의 반도체 기판(31) 표면내에 형성되는 LDD 영역(35), 상기 게이트 산화막(33)상에 상기 게이트 전극(34)상과 그 양측의 측벽으로 형성되는 산화막(36), 상기 산화막(36)을 포함한 게이트 전극(34) 양측의 반도체 기판(31) 표면내에 형성되는 불순물 영역(38), 상기 불순물 영역(38)상에 형성되는 에피택셜층(39), 상기 에피택셜층(39)상에 콘택홀을 갖으며 전면에 형성되는 ILD층(40)과, 상기 ILD층(40)상의 소정 영역과 콘택홀내에 형성되는 배선층(42)으로 형성된다.
그리고, 본 발명의 실시예에 따른 반도체 소자의 제조 방법은 도 4a에서와 같이, p형인 반도체 기판(31)의 격리 영역에 일반적인 로코스 공정으로 필드 산화막(32)을 형성한다.
이어, 상기 활성 영역의 반도체 기판(31)상에 열산화 공정으로 게이트 산화막(33)을 성장시킨다.
그리고, 상기 게이트 산화막(33)상에 다결정 실리콘과 제 1 감광막을 차례로 형성한 다음, 상기 제 1 감광막을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.
이어서, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 다결정 실리콘을 선택적으로 식각하여 게이트 전극(34)을 형성한 후, 상기 제 1 감광막을 제거한다.
도 4b에서와 같이, 상기 게이트 전극(34)을 마스크로 이용하여 전면에 저농도 n형 불순물 이온을 주입한 다음, 드라이브 인 확산하므로 상기 게이트 전극(34) 양측의 반도체 기판(31) 표면내에 LDD 영역(35)을 형성한다.
도 4c에서와 같이, 상기 게이트 전극(34)을 포함한 전면에 산화막(36)을 형성한 다음, 상기 산화막(36)을 상기 게이트 전극(34)상에 200 ~ 400Å의 두께로 잔존하도록 에치백한다.
도 4d에서와 같이, 상기 산화막(36)상에 제 2 감광막(37)을 도포한다.
그리고, 상기 제 2 감광막(37)을 상기 게이트 전극(34) 양측의 측벽이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.
이어, 상기 선택적으로 노광 및 현상된 제 2 감광막(37)을 마스크로 상기 산화막(36)과 게이트 산화막(33)을 식각한다.
여기서, 상기 산화막(36)은 상기 게이트 전극(34)의 둘레에 즉 게이트 전극(34)상과 그 양측의 측벽으로 형성된다.
도 4e에서와 같이, 상기 제 2 감광막(37)을 제거하고, 상기 게이트 전극(34)과 그 양측의 산화막(36)을 마스크로 이용하여 전면에 고농도 n형 불순물 이온을 주입한 후, 드라이브 인 확산함으로 상기 산화막(36)을 포함한 게이트 전극(34) 양측의 반도체 기판(31) 표면내에 불순물 영역(38)을 형성한다.
도 4f에서와 같이, 상기 필드 산화막(32)과 산화막(36) 사이의 불순물 영역(38)상에 에피택셜층(39)을 형성한다.
여기서, 상기 필드 산화막(32)과 산화막(36)을 포함한 전면에 SiCl4+ 2H2까스를 사용한 CVD(Chemical Vapour Deposition) 공정으로 Si와 4HCl이 발생되는데 상기 4HCl는 없어지고 상기 Si가 상기 실리콘이 노출된 부위에만 성장되어 상기 에피택셜층(39)을 형성한다.
도 4g에서와 같이, 상기 에피택셜층(39)을 포함한 전면에 ILD층(40)을 형성한다.
도 4h에서와 같이, 상기 ILD층(40)상에 제 3 감광막(41)을 도포한다.
그리고, 상기 제 3 감광막(41)을 상기 에피택셜층(39)상의 소정 영역에만 제거되도록 선택적으로 노광 및 현상한다.
이어, 상기 선택적으로 노광 및 현상된제 3 감광막(41)을 마스크로 상기 ILD층(40)을 선택적으로 식각하여 콘택홀을 형성한다.
도 4i에서와 같이, 상기 제 3 감광막(41)을 제거하고, 상기 콘택홀을 포함한 ILD층(40)상에 금속층과 제 4 감광막을 차례로 형성한다.
이어, 상기 제 4 감광막을 상기 배선층이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 제 4 감광막을 마스크로 상기 금속층을 선택적으로 식각하여 상기 ILD층(40)상의 소정 영역과 상기 콘택홀내에 배선층(42)을 형성한 후, 상기 제 4 감광막을 제거한다.
본 발명의 반도체 소자 및 그의 제조 방법은 불순물 영역과 배선층의 전기적 연결 부위인 콘택홀 형성시 불순물 영역상에 에피택셜층을 형성한 후, ILD층을 식각하므로, 필드 산화막, 게이트 전극과 상기 에피택셜층의 높이가 비슷하여 전면이 평탄하기 때문에 칩의 고집적화로 인한 활성 영역의 축소에도 콘택 마진을 향상시키므로 소자의 신뢰성 및 집적도를 향상시키는 효과가 있다.

Claims (2)

  1. 기판;
    상기 기판상에 차례로 형성되는 게이트 절연막,게이트 전극;
    상기 게이트 전극을 감싸고 형성되는 제 1 절연막;
    상기 게이트 전극 양측의 기판 표면내에 형성되는 불순물 영역;
    상기 불순물 영역의 표면에 소정의 두께로 형성되는 제 1 도전층;
    상기 제 1 도전층의 일부가 노출되는 콘택홀을 갖고 전면에 형성되는 제 2 절연막;
    상기 콘택홀을 매립하고 형성되어 제 1 도전층을 통하여 불순물 영역에 연결되는 제 2 도전층을 포함하여 구성됨을 특징으로 하는 반도체 소자.
  2. 기판상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막상의 소정 영역에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 양측 기판의 표면내에 저농도 불순물을 주입하는 단계;
    전면에 제 1 절연막을 형성하고 상기 게이트 전극을 감싸도록 식각하는 단계;
    상기 제 1 절연막을 마스크로 노출된 반도체 기판의 표면내에 고농도 불순물을 주입하고 드라이브인 공정으로 불순물 영역을 형성하는 단계;
    상기 불순물 영역이 형성된 노출된 기판을 에피택셜 공정으로 성장시켜 제 1 도전층을 형성하는 단계;
    상기 제 1 도전층의 일부가 노출되는 콘택홀을 포함하는 제 2 절연막을 전면에 형성하는 단계;
    상기 콘택홀을 매립하고 제 1 도전층을 통하여 불순물 영역에 연결되는 제 2 도전층을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
KR1019970066247A 1997-12-05 1997-12-05 반도체소자및그의제조방법 KR100268890B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970066247A KR100268890B1 (ko) 1997-12-05 1997-12-05 반도체소자및그의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970066247A KR100268890B1 (ko) 1997-12-05 1997-12-05 반도체소자및그의제조방법

Publications (2)

Publication Number Publication Date
KR19990047732A KR19990047732A (ko) 1999-07-05
KR100268890B1 true KR100268890B1 (ko) 2000-12-01

Family

ID=19526534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970066247A KR100268890B1 (ko) 1997-12-05 1997-12-05 반도체소자및그의제조방법

Country Status (1)

Country Link
KR (1) KR100268890B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100638988B1 (ko) * 2004-12-23 2006-10-26 동부일렉트로닉스 주식회사 에피택셜 공정을 이용한 반도체 소자 및 그 평탄화 형성방법
KR100640354B1 (ko) 2004-12-23 2006-10-31 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100373354B1 (ko) * 2000-08-31 2003-02-25 주식회사 하이닉스반도체 반도체소자의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100638988B1 (ko) * 2004-12-23 2006-10-26 동부일렉트로닉스 주식회사 에피택셜 공정을 이용한 반도체 소자 및 그 평탄화 형성방법
KR100640354B1 (ko) 2004-12-23 2006-10-31 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR19990047732A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
KR100246349B1 (ko) 모스페트 소자 및 그 제조방법
US6821858B2 (en) Semiconductor devices and methods for manufacturing the same
KR100282710B1 (ko) 바이폴라 트랜지스터의 제조 방법 및 그 구조
KR100272527B1 (ko) 반도체 소자 및 그 제조방법
EP1000439B1 (en) Method of forming side dielectrically isolated semiconductor devices
KR100268890B1 (ko) 반도체소자및그의제조방법
US7808078B2 (en) Semiconductor device and manufacturing method thereof
US8729662B2 (en) Semiconductor device and manufacturing method thereof
KR20020052456A (ko) 반도체소자의 트랜지스터 제조방법
KR100291823B1 (ko) 반도체소자의제조방법
KR20040044205A (ko) 소오스/드레인을 감싸는 확산방지막을 구비하는 반도체소자 및 그 형성 방법
US6580088B2 (en) Semiconductor devices and methods for manufacturing the same
KR100194691B1 (ko) 반도체 장치 및 그 제조 방법
KR100532770B1 (ko) 반도체 소자의 제조 방법
KR100372638B1 (ko) 전계효과 트랜지스터 제조방법
KR100274979B1 (ko) 반도체소자내의콘택트형성방법
KR100609584B1 (ko) 반도체 소자의 제조방법
KR100434715B1 (ko) 반도체소자및그제조방법
KR100337073B1 (ko) 반도체소자간의격리방법
KR100268867B1 (ko) 반도체소자및그의제조방법
JP5238940B2 (ja) 半導体装置の製造方法
KR19990049060A (ko) 트랜지스터 및 그의 제조 방법
KR20010060039A (ko) 반도체 소자의 제조방법
KR20020002706A (ko) 트랜지스터 및 그의 제조 방법
KR20010058938A (ko) 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee