KR100268867B1 - 반도체소자및그의제조방법 - Google Patents

반도체소자및그의제조방법 Download PDF

Info

Publication number
KR100268867B1
KR100268867B1 KR1019970058534A KR19970058534A KR100268867B1 KR 100268867 B1 KR100268867 B1 KR 100268867B1 KR 1019970058534 A KR1019970058534 A KR 1019970058534A KR 19970058534 A KR19970058534 A KR 19970058534A KR 100268867 B1 KR100268867 B1 KR 100268867B1
Authority
KR
South Korea
Prior art keywords
region
isolation
oxide film
gate electrode
substrate
Prior art date
Application number
KR1019970058534A
Other languages
English (en)
Other versions
KR19990038705A (ko
Inventor
이경하
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970058534A priority Critical patent/KR100268867B1/ko
Publication of KR19990038705A publication Critical patent/KR19990038705A/ko
Application granted granted Critical
Publication of KR100268867B1 publication Critical patent/KR100268867B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 채널 스톱 이온 주입과 절연층 증착 공정으로 소자 격리층을 형성하여 소자의 고집적화 및 신뢰성을 향상시킬 수 있도록한 반도체 소자 및 그의 제조 방법에 관한 것으로, 활성 영역과 격리 영역이 정의된 기판상에 게이트 절연막을 형성하고, 상기 격리 영역의 기판 표면내에 채널 스톱 영역을 형성하고, 상기 게이트 절연막상의 활성 영역 소정부위에 게이트 전극을 형성하고, 상기 게이트 전극상과 격리 영역의 게이트 절연막상에 격리막을 형성하며, 상기 격리막 사이의 기판 표면내에 불순물 영역을 형성하는 것을 특징으로 한다.

Description

반도체 소자 및 그의 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로, 특히 소자의 고집적화 및 신뢰성을 향상시키는 반도체 소자 및 그의 제조 방법에 관한 것이다.
일반적으로 LOCOS(LOCal Oxidation of Silicon)공정은 활성 영역에 질화막과 같은 내산화성의 절연층을 마스크로 형성한후 노출된 소자격리 영역에 필드 산화막을 성장시키는 대표적인 소자 격리층 형성 방법이다.
LOCOS 공정시에 산화막 성장은 기판의 표면을 중심으로 하측으로 45% 정도 성장되고 기판의 상측으로 55%정도가 성장된다.
이와 같은 산화막 성장 공정시에 마스크층으로 사용되는 질화막의 하부까지 성장된 필드 산화막이 새부리(Bird's beak)모양으로 치고 들어오는 문제가 발생하여 활성 영역이 축소되고 소자간의 격리 특성이 저하되는 문제가 발생하게 되어 새로운 소자 격리층에 관한 방법들이 제시되고 있다.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 구조 및 제조 공정에 관하여 설명하면 다음과 같다.
종래의 기술에 따른 반도체 소자는 도 1에서와 같이, 격리 영역의 p형 반도체 기판(11)에 성장되는 필드 산화막(12), 상기 활성 영역의 반도체 기판(11)상에 형성되는 게이트 산화막(13), 상기 게이트 산화막(13)상의 소정영역에 형성되는 게이트 전극(14), 상기 게이트 전극(14) 양측의 게이트 산화막(13)상에 형성되는 제 2 산화막 측벽(15)과, 상기 제 2 산화막 측벽(15)을 포함한 게이트 전극(14) 양측의 반도체 기판(11) 표면내에 형성되어 LDD(Lightly Doped Drain)구조를 갖는 n형 불순물 영역(16)으로 형성된다.
종래의 기술에 따른 반도체 소자의 제조 방법은 도 2a에서와 같이, 격리 영역이 정의된 p형 반도체 기판(11)상에 초기 산화막, 제 1 질화막과, 제 1 감광막을 차례로 형성한다.
이어, 상기 제 1 감광막을 상기 격리 영역에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 이용하여 상기 제 1 질화막을 식각한다.
그리고, 상기 제 1 감광막을 제거하고, 상기 식각된 제 1 질화막을 마스크로 이용하여 전면의 열산화 공정으로 상기 반도체 기판(11)에 필드 산화막(12)을 형성한 다음, 상기 제 1 질화막과 초기 산화막을 제거 한다.
도 2b에서와 같이, 상기 반도체 기판(11)상에 게이트 산화막(13), 다결정 실리콘과 제 2 감광막을 차례로 형성한다.
이어, 상기 제 2 감광막을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 제 2 감광막을 마스크로 상기 다결정 실리콘을 선택적으로 식각하여 게이트 전극(14)을 형성한 다음, 상기 제 1 감광막을 제거한다.
이어서, 상기 게이트 전극(14)을 마스크로 이용하여 전면에 저농도 n형 불순물 이온을 주입한 다음, 드라이브 인(Drive in) 확산한다.
도 2c에서와 같이, 전면에 제 2 산화막을 형성한 다음, 에치백하여 상기 게이트 전극(14) 양측의 게이트 산화막(13)상에 제 2 산화막 측벽(15)을 형성한다.
도 2d에서와 같이, 상기 게이트 전극(14)과 제 2 산화막 측벽(15)을 마스크로 이용하여 전면에 고농도 n형 불순물 이온을 주입한 후, 드라이브 인 확산함으로 n형 불순물 영역(16)을 형성한다.
여기서, 상기 저농도와 고농도 n형 불순물 이온을 주입한 후, 드라이브-인 확산하므로 LDD구조를 갖는 n형 불순물 영역(16)을 형성한다.
그러나 종래의 반도체 소자 및 그의 제조 방법은 소자를 격리하기 위해서 격리 영역의 반도체 기판에 필드 산화막을 성장시키는 공정시에 필드 산화막의 이상 성장으로 활성 영역까지 산화막이 치고 들어가는 버즈빅(Bird's beak)이 발생되어 격리 특성이 저하되기 때문에 소자의 고집적화 및 신뢰성을 저하시킨다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로, 산화막 성장 공정을 이용하지 않고 소자격리영역에 소자격리 특성을 향상시키기 위한 채널 스톱 영역을 형성하고 그 상부에 절연층을 형성하여 [채널스톱 영역 + 증착된 절연층]구조의 소자격리층을 형성하여 필드 산화에 따른 버즈빅에 의한 문제를 해결하여 소자의 고집적화 및 신뢰성을 향상시킬 수 있도록한 반도체 소자 및 그의 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래의 기술에 따른 반도체 소자를 나타낸 구조 단면도
도 2a 내지 도 2d는 종래의 기술에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도
도 3은 본 발명의 실시예에 따른 반도체 소자를 나타낸 구조 단면도
도 4a 내지 도 4g는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도
도면의 주요부분에 대한 부호의 설명
31: 반도체 기판 32: 게이트 산화막
33a: 다결정 실리콘 33b: 게이트 전극
34: 제 1 감광막 35: 버퍼 산화막
36: 채널 스톱 영역 37: 격리 산화막
38: 산화막 측벽 39: 불순물 영역
본 발명의 반도체 소자는 활성 영역과 격리 영역이 정의된 기판, 상기 기판상에 형성되는 게이트 절연막, 상기 격리 영역의 기판 표면내에 형성되는 채널 스톱 영역, 상기 게이트 절연막상의 활성 영역 소정부위에 형성되는 게이트 전극, 상기 게이트 전극상과 격리 영역의 게이트 절연막상에 형성되는 격리막과, 상기 격리막 사이의 기판 표면내에 형성되는 불순물 영역을 포함하여 구성됨을 특징으로 한다.
그리고 본 발명의 반도체 소자의 제조 방법은 격리 영역과 활성 영역이 정의된 기판을 마련하는 단계, 상기 기판상에 게이트 절연막과 도전체를 형성하는 단계, 상기 격리 영역 상측의 도전체를 식각하여 활성 영역상에만 남기는 단계, 상기 격리 영역의 기판 표면내에 채널 스톱 영역을 형성하는 단계, 전면에 평탄한 격리막을 증착하는 단계, 상기 활성 영역의 격리막과 도전체를 선택적으로 식각하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극 양측의 기판 표면내에 불순물 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 반도체 소자 및 그의 제조 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명의 실시예에 따른 반도체 소자는 도 3에서와 같이, 활성 영역과 격리 영역이 정의된 p형 반도체 기판(31)상에 형성되는 게이트 산화막(32), 상기 격리 영역의 반도체 기판(31) 표면내에 고농도 p형 불순물 이온의 주입으로 형성되는 채널 스톱 영역(36), 상기 게이트 산화막(32)상의 활성 영역 소정부위에 형성되는 게이트 전극(33b), 상기 게이트 전극(33b)과 격리 영역의 게이트 산화막(32)상에 증착되는 격리 산화막(37), 상기 격리 산화막(37)과 게이트 전극(33b) 양측에 형성되는 산화막 측벽(38), 상기 산화막 측벽(38)을 포함한 격리 산화막(37) 사이의 반도체 기판(31) 표면내에 형성되어 LDD구조를 갖는 n형 불순물 영역(39)으로 형성된다.
본 발명의 실시예에 따른 반도체 소자의 제조 방법은 도 4a에서와 같이, 격리 영역이 정의된 p형 반도체 기판(31)상에 열 산화 공정으로 게이트 산화막(32)을 성장시킨다.
그리고, 상기 게이트 산화막(32)상에 다결정 실리콘(33a)을 형성한다.
도 4b에서와 같이, 상기 다결정 실리콘(33a)상에 제 1 감광막(34)을 도포한다.
이어, 상기 제 1 감광막(34)을 상기 격리 영역 상측에만 제거되도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 제 1 감광막(34)을 마스크로 이용하여 상기 다결정 실리콘(33a)을 선택적으로 식각한다.
도 4c에서와 같이, 상기 제 1 감광막(34)을 제거하고, 상기 다결정 실리콘(33a)을 포함한 게이트 산화막(32)상에 버퍼 산화막(35)을 증착한다.
이어, 전면에 고농도 p형 불순물 이온을 주입한 다음, 드라이브-인 확산하여 상기 격리 영역의 반도체 기판(33) 표면내에 채널 스톱 영역(36)을 형성한다.
여기서, 상기 다결정 실리콘(33a)의 마스크로 상기 활성 영역에는 상기 채널 스톱 영역(36)이 형성되지 않는다.
도 4d에서와 같이, 상기 버퍼 산화막(35)을 제거한 후, 상기 다결정 실리콘(33a)을 포함한 게이트 산화막(32)상에 격리 산화막(37)을 증착한다.
여기서, 상기 격리 산화막(37)은 열 산화 공정에 의해 성장되지 않고, 증착된 것이다.
그리고, 상기 격리 산화막(37)을 평탄화 시킨다.
도 4e에서와 같이, 상기 격리 산화막(37)상에 제 2 감광막을 도포한다.
이어, 상기 제 2 감광막을 불순물 영역이 형성될 부위만 제거되도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 제 2 감광막을 마스크로 이용하여 상기 격리 산화막(37)과 다결정 실리콘(33a)을 선택적으로 식각한다.
여기서, 상기 다결정 실리콘(33a)의 선택적 식각으로 게이트 전극(33b)을 형성한다.
도 4f에서와 같이, 상기 격리 산화막(37)을 마스크로 전면에 저농도 n형 불순물 이온을 주입한 후, 드라이브-인 확산한다.
이어, 전면에 산화막을 형성하고, 에치백하여 상기 게이트 전극(33b)과 격리 산화막(37) 양측에 산화막 측벽(38)을 형성한다.
도 4g에서와 같이, 상기 산화막 측벽(38)을 포함한 격리 산화막(37)을 마스크로 전면에 고농도 n형 불순물 이온을 주입한 후, 드라이브-인 확산하므로 불순물 영역(39)을 형성한다.
여기서, 상기 저농도와 고농도 n형 불순물 이온을 주입한 후, 드라이브-인 확산하므로 LDD구조를 갖는 n형 불순물 영역(39)을 형성한다.
본 발명의 반도체 소자 및 그의 제조 방법은 소자를 격리하기 위해서 격리 영역의 반도체 기판 표면내에 채널 스톱 영역을 형성하고 상기 격리 영역의 반도체 기판상에 격리 산화막을 증착시켜 소자격리층을 형성하므로, 산화막 성장에 의한 소자 격리층 형성시에 발생하는 버즈빅에 의한 문제를 해결하는 효과가 있다.
이는 활성 영역의 축소를 막아 소자간의 격리 특성을 향상시킬 수 있으므로 소자의 고집적화 및 신뢰성을 향상시키는 효과가 있다.

Claims (2)

  1. 활성 영역과 격리 영역이 정의된 기판;
    상기 기판상에 형성되는 게이트 절연막;
    상기 격리 영역의 기판 표면내에 형성되는 채널 스톱 영역;
    상기 게이트 절연막상의 활성 영역 소정부위에 형성되는 게이트 전극;
    상기 게이트 전극상과 격리 영역의 게이트 절연막상에 형성되는 격리막;
    상기 격리막 사이의 기판 표면내에 형성되는 불순물 영역을 포함하여 구성됨을 특징으로 하는 반도체 소자.
  2. 격리 영역과 활성 영역이 정의된 기판을 마련하는 단계;
    상기 기판상에 게이트 절연막과 도전체를 형성하는 단계;
    상기 격리 영역 상측의 도전체를 식각하여 활성 영역상에만 남기는 단계;
    상기 격리 영역의 기판 표면내에 채널 스톱 영역을 형성하는 단계;
    전면에 평탄한 격리막을 증착하는 단계;
    상기 활성 영역의 격리막과 도전체를 선택적으로 식각하여 게이트 전극을 형성하는 단계;
    상기 게이트 전극 양측의 기판 표면내에 불순물 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
KR1019970058534A 1997-11-06 1997-11-06 반도체소자및그의제조방법 KR100268867B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970058534A KR100268867B1 (ko) 1997-11-06 1997-11-06 반도체소자및그의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970058534A KR100268867B1 (ko) 1997-11-06 1997-11-06 반도체소자및그의제조방법

Publications (2)

Publication Number Publication Date
KR19990038705A KR19990038705A (ko) 1999-06-05
KR100268867B1 true KR100268867B1 (ko) 2000-11-01

Family

ID=19524302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970058534A KR100268867B1 (ko) 1997-11-06 1997-11-06 반도체소자및그의제조방법

Country Status (1)

Country Link
KR (1) KR100268867B1 (ko)

Also Published As

Publication number Publication date
KR19990038705A (ko) 1999-06-05

Similar Documents

Publication Publication Date Title
JPH098321A (ja) 半導体素子のトランジスター構造及びその製造方法
KR100236048B1 (ko) 트랜지스터의 구조 및 제조 방법
KR100268867B1 (ko) 반도체소자및그의제조방법
JP2952570B2 (ja) 半導体デバイスの製造方法
KR100268890B1 (ko) 반도체소자및그의제조방법
KR100252891B1 (ko) 반도체 소자 및 그의 제조 방법
KR20020002012A (ko) 트랜지스터 및 그 제조 방법
KR100223936B1 (ko) 트랜지스터 및 그의 제조 방법
KR100305205B1 (ko) 반도체소자의제조방법
KR0124642B1 (ko) 반도체 소자의 제조방법
KR960014450B1 (ko) 반도체 소자 격리방법
KR100537273B1 (ko) 반도체 소자 제조방법
KR19980076484A (ko) 바이폴라소자 제조방법
KR100337073B1 (ko) 반도체소자간의격리방법
KR0132507B1 (ko) 반도체 소자 및 그 제조방법
KR100256228B1 (ko) 반도체 소자의 분리막 형성방법
KR100268931B1 (ko) 반도체 소자 및 그의 제조 방법
KR100358126B1 (ko) 트랜지스터제조방법
JP3369692B2 (ja) 半導体素子の製造方法
KR0167231B1 (ko) 반도체장치의 격리방법
KR100263464B1 (ko) 반도체 소자 격리방법
KR100236264B1 (ko) 반도체장치의 제조방법
KR940002758B1 (ko) 반도체장치 및 그 제조방법
JPH0479336A (ja) 半導体装置の製造方法
KR100290878B1 (ko) 트랜지스터및그의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080619

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee