JPH03136323A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03136323A JPH03136323A JP27681889A JP27681889A JPH03136323A JP H03136323 A JPH03136323 A JP H03136323A JP 27681889 A JP27681889 A JP 27681889A JP 27681889 A JP27681889 A JP 27681889A JP H03136323 A JPH03136323 A JP H03136323A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- impurities
- impurity
- impurity diffusion
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000012535 impurity Substances 0.000 claims abstract description 85
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 76
- 229920005591 polysilicon Polymers 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 29
- 239000000758 substrate Substances 0.000 abstract description 10
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 238000005530 etching Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法□に関し、特に不純物拡
散領域の形成方法に関する。
散領域の形成方法に関する。
従来のこの種の不純物拡散領域の形成方法を、第３図に
示す工程順断面図を用いて説明する。
示す工程順断面図を用いて説明する。
まず、第３図（ａ）に示すように、半導体基板１上に形
成された膜厚１，２μｍ程度の絶縁膜２に、幅約１．０
μｍの不純物拡散領域形成のためのパターンを異方性エ
ツチングにより開孔し、膜厚的０．３μｍのポリシリコ
ン３を成長する。このとき、ポリシリコン３は、絶縁□
膜２および不純物拡散領域形成のために絶縁膜２に設け
られた開孔部を覆って形成されている。その上から不純
物を注入し、ポリシリコン３の上部を、不純物を含んだ
ポリシリコン３ａに変換する。
成された膜厚１，２μｍ程度の絶縁膜２に、幅約１．０
μｍの不純物拡散領域形成のためのパターンを異方性エ
ツチングにより開孔し、膜厚的０．３μｍのポリシリコ
ン３を成長する。このとき、ポリシリコン３は、絶縁□
膜２および不純物拡散領域形成のために絶縁膜２に設け
られた開孔部を覆って形成されている。その上から不純
物を注入し、ポリシリコン３の上部を、不純物を含んだ
ポリシリコン３ａに変換する。
次に二第３図（ｂ＞に示すように、熱処理により不純物
を含んだポリシリコン３ａ中の不純物を活性化し、不純
物を含んだポリシリコン３ａを、活性化された不純物を
有するポリシリコン３ｂに変換する。二のとき、不純物
め熱拡散により、活性化された不純物を有するポリシリ
コン３ｂは、不純物を含んだポリシリコン３ａより拡が
り、開孔部底面において半導体基板１に達し、半導体基
板１に不純物拡散領域４を形成する。
を含んだポリシリコン３ａ中の不純物を活性化し、不純
物を含んだポリシリコン３ａを、活性化された不純物を
有するポリシリコン３ｂに変換する。二のとき、不純物
め熱拡散により、活性化された不純物を有するポリシリ
コン３ｂは、不純物を含んだポリシリコン３ａより拡が
り、開孔部底面において半導体基板１に達し、半導体基
板１に不純物拡散領域４を形成する。
上述した従来の半導体装置の製造方法では、第３図に示
したように、全てのポリシリコン３を、活性化された不
純物を有するポリシリコン３ｂに変換することが出来な
い。特に、開孔部側壁に沿った部分のポリシリコン３は
変換されにくい。このため、不純物拡散領域４の幅は不
純物拡散領域形成のために形成した開孔部の幅より狭く
なるという問題点がある。
したように、全てのポリシリコン３を、活性化された不
純物を有するポリシリコン３ｂに変換することが出来な
い。特に、開孔部側壁に沿った部分のポリシリコン３は
変換されにくい。このため、不純物拡散領域４の幅は不
純物拡散領域形成のために形成した開孔部の幅より狭く
なるという問題点がある。
この傾向は半導体装置が微細化され上述の開孔部の幅が
より狭くなるとより顕著になり、所望の不純物拡散領域
を形成するのがより困難になる。
より狭くなるとより顕著になり、所望の不純物拡散領域
を形成するのがより困難になる。
本発明の半導体装置の製造方法は、絶縁膜を開孔してポ
リシリコンを介して不純物を拡散する半導体装置の製造
方法において、絶縁膜に開孔した不純物拡散予定領域上
にのみ所定膜厚のポリシリコンを形成し、そのポリシリ
コンに不純物を導入し、これを不純物拡散源として用い
ている。
リシリコンを介して不純物を拡散する半導体装置の製造
方法において、絶縁膜に開孔した不純物拡散予定領域上
にのみ所定膜厚のポリシリコンを形成し、そのポリシリ
コンに不純物を導入し、これを不純物拡散源として用い
ている。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の工程順断面図である。
まず、第１図（ａ）に示すように、半導体基板ｌ上に形
成された膜厚１，２μｍ程度の絶縁膜２に、幅約１．０
μｍの不純物拡散領域形成のためのパターンを異方性エ
ツチングにより開孔し、続いて、開孔部、が完全に埋ま
り開孔部上が平坦になるように、膜厚的０．７μｍのポ
リシリコン３を堆積する。
成された膜厚１，２μｍ程度の絶縁膜２に、幅約１．０
μｍの不純物拡散領域形成のためのパターンを異方性エ
ツチングにより開孔し、続いて、開孔部、が完全に埋ま
り開孔部上が平坦になるように、膜厚的０．７μｍのポ
リシリコン３を堆積する。
次に、第１図（ｂ）に示すように、異方性エツチングに
よりポリシリコン３をエッチバックして開孔部内部のみ
にポリシリコン３を残し、その厚さを０．３μｍ程度の
所望の厚さにする。続いて、イオン注入によりポリシリ
コン３の上部を、不純物を含んだポリシリコン３ａに変
換する。
よりポリシリコン３をエッチバックして開孔部内部のみ
にポリシリコン３を残し、その厚さを０．３μｍ程度の
所望の厚さにする。続いて、イオン注入によりポリシリ
コン３の上部を、不純物を含んだポリシリコン３ａに変
換する。
次に、第１図（Ｃ）に示すように、熱処理により不純物
を含んだポリシリコン３ａ中の不純物を活性化し、ポリ
シリコン３および不純物を含んだポリシリコン３ａを、
活性化された不純物を有するポリシリコン３ｂに変換す
る。このとき、不純物の熱拡散により、活性化された不
純物を有するポリシリコン３ｂは、不純物を含んだポリ
シリコン３ａより拡がり、ポリシリコン３も、活性化さ
れた不純物を有するポリシリコン３ｂに変換されるため
、活性化された不純物を有するポリシリコン３ｂは開孔
部底面において半導体基板１に達し、半導体基板１に不
純物拡散領域４を形成する。
を含んだポリシリコン３ａ中の不純物を活性化し、ポリ
シリコン３および不純物を含んだポリシリコン３ａを、
活性化された不純物を有するポリシリコン３ｂに変換す
る。このとき、不純物の熱拡散により、活性化された不
純物を有するポリシリコン３ｂは、不純物を含んだポリ
シリコン３ａより拡がり、ポリシリコン３も、活性化さ
れた不純物を有するポリシリコン３ｂに変換されるため
、活性化された不純物を有するポリシリコン３ｂは開孔
部底面において半導体基板１に達し、半導体基板１に不
純物拡散領域４を形成する。
このとき、不純物拡散領域４の幅は開孔部の幅とほぼ等
しくなる。
しくなる。
第２図は本発明の第２の実施例の工程順断面図である。
まず、第２図（ａ）に示すように、第１の実施例の第１
図（ｂ）の形状まで形成してから、まず最初に０．３μ
ｍ程度の厚さの第２層目のポリシリコン５を第１の実施
例と同様の方法で形成し、不純物を含んだポリシリコン
３ａに含まれる不純物と同導電型の不純物をイオン注入
してポリシリコン５の上部を不純物を含んだポリシリコ
ン５ａに変換する。同様の製法により、第３層目のポリ
シリコンロ、不純物を含んだポリシリコンロａ、第４層
目のポリシリコン７、不純物を含んだポリシリコン７ａ
を順次形成する。
図（ｂ）の形状まで形成してから、まず最初に０．３μ
ｍ程度の厚さの第２層目のポリシリコン５を第１の実施
例と同様の方法で形成し、不純物を含んだポリシリコン
３ａに含まれる不純物と同導電型の不純物をイオン注入
してポリシリコン５の上部を不純物を含んだポリシリコ
ン５ａに変換する。同様の製法により、第３層目のポリ
シリコンロ、不純物を含んだポリシリコンロａ、第４層
目のポリシリコン７、不純物を含んだポリシリコン７ａ
を順次形成する。
ここで、開孔部に埋設された不純物を含んだポリシリコ
ン７ａの表面はほぼ平坦になり、また、この表面は絶縁
膜２の表面とほぼ一致するようになる。
ン７ａの表面はほぼ平坦になり、また、この表面は絶縁
膜２の表面とほぼ一致するようになる。
次に、第２図（ｂ）に示すように、熱処理により、不純
物を含んだポリシリコン３ａ、不純物を含んだポリシリ
コン５ａ、不純物を含んだポリシリコンロａおよび不純
物を含んだポリシリコン７ａ中の不純物を活性化し、ポ
リシリコン３および不純物を含んだポリシリコン３ａ、
ポリシリコン５および不純物を含んだポリシリコン５ａ
、ポリシリコンロおよび不純物を含んだポリシリコンロ
ａ並びにポリシリコン７および不純物を含んだポリシリ
コン７ａを、活性化された不純物を有するポリシリコン
３ｂ、活性化された不純物を有するポリシリ・コン５ｂ
、活性化された不純物を有するポリシリコンロｂ並びに
活性化された不純物を有するポリシリコン７ｂに変換す
る。
物を含んだポリシリコン３ａ、不純物を含んだポリシリ
コン５ａ、不純物を含んだポリシリコンロａおよび不純
物を含んだポリシリコン７ａ中の不純物を活性化し、ポ
リシリコン３および不純物を含んだポリシリコン３ａ、
ポリシリコン５および不純物を含んだポリシリコン５ａ
、ポリシリコンロおよび不純物を含んだポリシリコンロ
ａ並びにポリシリコン７および不純物を含んだポリシリ
コン７ａを、活性化された不純物を有するポリシリコン
３ｂ、活性化された不純物を有するポリシリ・コン５ｂ
、活性化された不純物を有するポリシリコンロｂ並びに
活性化された不純物を有するポリシリコン７ｂに変換す
る。
この熱処理により、同時に、半導体基板１に不純物拡散
領域４が形成される。
領域４が形成される。
本実施例では、ポリシリコンの堆積、ポリシリコンのエ
ッチバッグ、不純物のイオン注入を数回繰り返すことに
より、絶縁膜２の開孔部上端まで活性化された不純物を
有するポリシリコンを平坦に埋設するため、絶縁膜２上
に形成される配線層（図示せず）と不純物拡散領域４と
の接続抵抗を低抵抗にすることが出来、配線層との接続
面が平坦のことから配線層の接続部分での断線等の不具
合の発生を避けられるという利点がある。
ッチバッグ、不純物のイオン注入を数回繰り返すことに
より、絶縁膜２の開孔部上端まで活性化された不純物を
有するポリシリコンを平坦に埋設するため、絶縁膜２上
に形成される配線層（図示せず）と不純物拡散領域４と
の接続抵抗を低抵抗にすることが出来、配線層との接続
面が平坦のことから配線層の接続部分での断線等の不具
合の発生を避けられるという利点がある。
以上説明したように本発明は、絶縁膜を開孔してポリシ
リコンを介して不純物を拡散する半導体装置の製造方法
において、絶縁膜に開孔した不純物拡散予定領域上にの
み所定膜厚のポリシリコンを形成し、そのポリシリコン
に不純物を導入し、これを不純物拡散源として用いて不
純物拡散領域を形成することにより、不純物拡散予定領
域として開孔した開孔部とほぼ同一形状の不純物拡散領
域を得ることが出来る。この製造方法により、半導体装
置が微細化され不純物拡散領域用の開孔部の幅がより狭
くなる場合でも、所望の不純物拡散領域を形成すること
が可能となる。
リコンを介して不純物を拡散する半導体装置の製造方法
において、絶縁膜に開孔した不純物拡散予定領域上にの
み所定膜厚のポリシリコンを形成し、そのポリシリコン
に不純物を導入し、これを不純物拡散源として用いて不
純物拡散領域を形成することにより、不純物拡散予定領
域として開孔した開孔部とほぼ同一形状の不純物拡散領
域を得ることが出来る。この製造方法により、半導体装
置が微細化され不純物拡散領域用の開孔部の幅がより狭
くなる場合でも、所望の不純物拡散領域を形成すること
が可能となる。
第１図（ａ）〜（ｃ）は本発明の第１の実施例の工程順
断面図、第２図（ａ）、（ｂ）は本発明の第２の実施例
の工程順断面図、第３図（ａ）。 （ｂ）は従来の製造方法の工程順断面図である。 １・・・半導体基板、２・・・絶縁膜、３，５，６．７
・・・ポリシリコン、３ａ、５ａ、６ａ、７ａ・・・不
純物を含んだポリシリコン、３ｂ、５ｂ、６ｂ。 ７ｂ・・・活性化された不純物を有するポリシリコン、
４・・・不純物拡散層。
断面図、第２図（ａ）、（ｂ）は本発明の第２の実施例
の工程順断面図、第３図（ａ）。 （ｂ）は従来の製造方法の工程順断面図である。 １・・・半導体基板、２・・・絶縁膜、３，５，６．７
・・・ポリシリコン、３ａ、５ａ、６ａ、７ａ・・・不
純物を含んだポリシリコン、３ｂ、５ｂ、６ｂ。 ７ｂ・・・活性化された不純物を有するポリシリコン、
４・・・不純物拡散層。
Claims (1)
- 絶縁膜を開孔してポリシリコンを介して不純物を拡散
する半導体装置の製造方法において、前記絶縁膜に開孔
した不純物拡散予定領域上にのみ所定膜厚の前記ポリシ
リコンを形成し、前記ポリシリコンに不純物を導入する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01276818A JP3076048B2 (ja) | 1989-10-23 | 1989-10-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01276818A JP3076048B2 (ja) | 1989-10-23 | 1989-10-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03136323A true JPH03136323A (ja) | 1991-06-11 |
| JP3076048B2 JP3076048B2 (ja) | 2000-08-14 |
Family
ID=17574824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01276818A Expired - Lifetime JP3076048B2 (ja) | 1989-10-23 | 1989-10-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3076048B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343343A (ja) * | 1992-04-02 | 1993-12-24 | Nec Corp | 半導体装置の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101551448B1 (ko) * | 2014-11-18 | 2015-09-08 | 이준구 | 메쉬의자의 제조방법 및 그 방법에 의하여 제조된 메쉬의자 |
-
1989
- 1989-10-23 JP JP01276818A patent/JP3076048B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343343A (ja) * | 1992-04-02 | 1993-12-24 | Nec Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3076048B2 (ja) | 2000-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100592401B1 (ko) | 실리콘 카바이드내의 자기 정렬된 전력 전계 효과트랜지스터 | |
| US5616511A (en) | Method of fabricating a micro-trench storage capacitor | |
| JPH08293465A (ja) | 半導体装置の製造方法 | |
| JPH03136323A (ja) | 半導体装置の製造方法 | |
| JPH03263330A (ja) | 半導体装置 | |
| JPH023303B2 (ja) | ||
| JP2604487B2 (ja) | 半導体装置およびその製造方法 | |
| JPS58170030A (ja) | 半導体装置の製造方法 | |
| JPH0369168A (ja) | 薄膜電界効果トランジスタ | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| KR0147875B1 (ko) | 캐패시터 제조방법 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPH021922A (ja) | 半導体装置の製造方法 | |
| JPH03239348A (ja) | 半導体装置及びその製造方法 | |
| JPS63170922A (ja) | 配線方法 | |
| JPH0482271A (ja) | 半導体装置の製造方法 | |
| JPH04213860A (ja) | 半導体装置 | |
| JPH07326749A (ja) | 半導体装置とその製造方法 | |
| JPH0283938A (ja) | 半導体装置の製造方法 | |
| JPS6017954A (ja) | 半導体装置およびその製造方法 | |
| JPH0415939A (ja) | 半導体装置の製造方法 | |
| JPS59155961A (ja) | 半導体装置の製造方法 | |
| JPS60241249A (ja) | 半導体装置 | |
| JPS6151917A (ja) | 半導体装置の製造方法 | |
| JPS63307721A (ja) | 半導体装置の製造方法 |