KR0147875B1 - 캐패시터 제조방법 - Google Patents

Abstract

본 발명은 제조공정을 단순화하는 핀형 캐패시터의 제조방법에 관한 것으로써, 트랜지스터가 형성된 반도체기판 상에 불순물확산영역을 노출시키는 접촉홀을 갖도록 제1절연막을 형성하는 공정과, 제1절연막 상에 접촉홀을 채우도록 다결정실리콘층을 형성하는 공정과, 다결정실리콘층 상에 콘택홀과 대응된 부위를 가리고 산소이온을 주입함으로써 다결정실리콘층 내부에 산소이온층을 형성하는 공정과, 산소이온층 및 다결정실리콘층을 캐패시터의 스토리지노드 형성 영역이 잔류되도록 패턴식각하는 공정과, 산소이온층을 제거하여 스토리지노드를 형성하는 공정을 구비한 것을 특징으로 한다.

Description

캐패시터 제조방법

제1도는 종래 기술에 의한 캐패시터 제조공정도이고,

제2도 및 제3도는 본 발명의 방법에 의한 캐패시터 제조공정도이다.

* 도면의 주요부분에 대한 부호의 설명

11, 21, 31 : 트랜지스터 12, 22, 32 : 절연막

14-1, 14-2, 14-3, 24, 24-1, 34, 34-1 : 폴리실리콘

15-1, 15-2, 25-1, 25-2, 25-3 : 산화막

16, 17, 26, 27, 36, 37 : 마스크

14, 24-2, 34-2 : 스토리지노드 23, 33 : 질화막

25, 35, 35-1 : 산소이온층

본 발명은 캐패시터 제조방법에 관한 것으로서, 특히 산소이온주입을 이용하여 공정을 단순화한 핀형 캐패시터 제조방법에 관한 것이다.

제1도는 종래의 기술을 도시한 것이다.

제1도의 (a)와 같이 트랜지스터(11) 형성후, 절연막(12)을 증착하고 노드콘택홀을 형성한다.

다음 제 1 폴리실리콘(14-1)을 증착한다.

제1도의 (b)와 같이 CVD방법으로 제 1 산화막(15-1)을 증착하고, 그 위에 제 2 폴리실리콘(14-2)을 증착한 다음 역시 CVD방법으로 제 2 산화막(15-2)을 증착한다.

제1도의 (c)와 같이 포토레지스트를 이용한 노드콘택마스크(16)로서 노드콘택 상부의 제2산화막, 제2폴리실리콘, 그리고 제1산화막을 건식식각으로 제거하고 포토레지스트를 제거한다.

제1도의 (d)와 같이 제 3 폴리실리콘(14-3)을 증착한다.

제1도의 (e)와 같이 노드마스크(17)로서 제2폴리실리콘, 제2산화막, 제2폴리실리콘, 그리고 제1산화막까지 건식식각한다.

다음 습식식각으로 제2산화막과 제1산화막을 제거한다.

마지막으로 제1도의 (f)와 같이 노드마스크(17)을 이용하여 제1폴리실리콘을 건식식각하여 제거한 후, 포토레지스트를 제거함으로서 핀구조를 갖는 캐패시터의 스토리지노드(14)를 완성한다.

그런데 위와 같은 종래의 방법은 캐패시터의 스토리지노드 형성공정에서의 다층을 다단계식각으로 실시하여야 하므로 공정이 복잡한 단점이 있었다.

본 발명의 핀구조를 갖는 캐패시터의 제조공정을 단순화하여 생산을 용이하게하는 캐패시터 제조방법의 제공에 그 목적이 있다.

본 발명은 핀형 캐패시터의 제조방법에 있어서, 트랜지스터가 형성된 반도체기판 상에 불순물확산영역을 노출시키는 접촉홀을 갖도록 제1절연막을 형성하는 공정과, 제 1절연막 상에 접촉홀을 채우도록 다결정실리콘층을 형성하는 공정과, 다결정실리콘층 상에 콘택홀과 대응된 부위를 가리고 산소이온을 주입함으로써 다결정실리콘층 내부에 산소이온층을 형성하는 공정과, 산소이온층 및 다결정실리콘층을 캐패시터의 스토리지노드 형성영역이 잔류되도록 패터닝하는 공정과, 산소이온층을 제거하여 스토리지노드를 형성하는 공정을 구비한 것을 특징으로 한다.

제2도는 본발명의 캐새시터 제조방법을 도시한 것이다.

도면을 참조하여 바람직한 일실시예를 상세히 설명하면 다음과 같다.

제2도의 (a)와 같이 트랜지스터(21)를 형성한 후, 절연막(22)를 형성하고, 산화막 및 폴리실리콘과 식각선택비가 높은 물질로서 질화막(23) 등을 증착한다.

다음 이후 형성할 캐패시터와 하층의 트랜지스터의 전기적콘택을 위한 콘택홀을 형성한다.

이어 캐패시터의 전극으로 사용할 폴리실리콘(24)을 0.5μm 이상으로 두껍게 증착한다.

다음 제2도의 (b)와 같이 포토레지스트를 형성하여 노드콘택 상부에만 마스크(26)를 만들고, 이 마스크를 이용하여 두꺼운 폴리실리콘 내에 산소이온을 주입하여 산소이온층(25)을 형성한다.

산소이온층(25)은 포토레지스트 마스킹된 노드콘택부위의 폴리실리콘 내에는 형성되지 않고 포토레지스트 마스크를 형성하지 않아서 노출된 폴리실리콘내에만 형성된다.

이때 산소이온주입은 에너지를 달리하여 2회에 걸쳐 실시하며 그 결과로 폴리실리콘 내의 이온층은 깊이를 달리하여 제1 및 제2산소이온층을 형성하게 된다.

또는 이온층은 원하는 이온층을 얻도록 이온주입공정의 횟수를 조절할 수 있다.

이온주입공정을 완료한 후에 포토레지스트를 제거한다.

제2도의 (c)와 같이 캐패시터의 스토리지노드 형성영역을 제2마스크(27)로서 정의하고, 이러한 제2마스크를 이용하여 산소이온층(25-1)을 형성한 두꺼운 폴리실리콘(24-1)를 한번에 식각한다.

제2도의 (d)와 같이 폴리실리콘 상의 포토레지스트를 제거하고, 열처리하여 산소이온층을 산화막화하여 산화막(25-2)을 형성한다.

제2도의 (e)와 같이 습식으로 산화막을 제거함으로서 핀 구조의 캐패시터의 스토리지노드(24-2)를 형성한다.

이때 하층의 산화막은 하층의 최상부에 형성한 질화막으로 형성한 절연막(23)에 의하여 보호되므로 공정상 안전하다.

제3도는 본 발명의 또다른 실시예를 도시한 것이다.

도면을 참조하여 설명하면 다음과 같다.

제3도의 (a)와 같이 메모리셀 제조에서 트랜지스터(31)를 형성한 후, 절연막(32)과 산화막 및 폴리실리콘와 식각선택비가 높은 물질로서 질화막(33) 등을 증착하여 한다.

다음 이후 형성할 캐패시터와 하층의 트랜지스터의 전기적콘택을 위한 콘택홀을 형성한다.

이어 캐패시터의 스토리지노드로 사용할 폴리실리콘(34)을 0.5μm 이상을 두껍게 증착한다.

제3도의 (b)와 같이 산화막(36-1)을 증착하고 포토레지스트를 사용하여 산화막(36-1)을 일부 식각하여 노드콘택홀이 있는 위치에 홀을 형성한 후, 질화막을 도포 및 에치백하여 산화막(36-1)의 홀내에 질화막 기둥으로 된 제1마스크(36)를 형성한다.

다음 제3도의 (c)와 같이 산화막을 습식식각으로 제거하여 질화막 플러그를 형성하고, 이 질화막 플러그를 마스크(36)로 이용하여 산소이온주입하여 폴리실리콘(34) 내에 산소이온층(35)을 형성한다.

산소이온층은 질화막 플러그를 형성함으로서 마스킹된 노드콘택부 위의 폴리실리콘 내에는 형성되지 않고 마스킹되지 않아서 노출된 폴리실리콘 내에만 형성된다.

이때 산소이온주입은 에너지를 달리하여 2회에 걸쳐 실시하며 그 결과로 폴리실리콘 내의 이온층은 깊이를 달리하여 다층의 산소이온층을 형성하게 된다. 이때, 산소이온층은 원하는 층수를 얻기 위해서 이온주입공정의 횟수를 조절할 수 있다.

이온주입공정을 완료한 후에 질화막 플러그를 제거한다.

제3도의 (d)와 같이 포토레지스트로서 형성한 제2마스크(37)로서 캐패시터의 스토리지노드를 형성할 영역을 정의하고, 이 제2마스크를 이용하여 폴리실리콘(34-1)을 한번에 식각한다. 이때 폴리실리콘의 하부에 증착한 질화막에 의하여 하층의 소자가 식각공정동안 보호되므로 한번에 폴리실리콘을 제거할 수 있다. 도면번호 35-1은 스토리지노드 형성영역에 패터식각된 산소이온층을 한정한 것이다.

제3도의 (e)와 같이 폴리실리콘 상의 포토레지스트를 제거하고, 열처리함으로서 산소이온을 산화막화하여 산화막(35-2)을 형성한다.

제3도의 (f)와 같이 습식식각하여 산화막(35-2)을 제거하여 핀구조를 갖는 캐패시터의 스토리지노드(24-2)를 제조한다.

이때 하층의 산화막은 하층의 최상부에 형성한 질화막에 의하여 보호되므로 공정상 안전하다.

본 발명의 기술을 사용함으로서 핀형 캐패시터를 제조하기 위한 공정을 단순화할 수 있는 효과가 있다.

Claims (4)

1. 핀형 캐패시터의 제조방법에 있어서, 트랜지스터가 형성된 반도체기판 상에 불순물확산영역을 노출시키는 접촉홀을 갖도록 제1절연막을 형성하는 공정과, 상기 제1절연막 상에 상기 접촉홀을 채우도록 다결정실리콘층을 형성하는 공정과, 상기 다결정실리콘층 상에 상기 콘택홀과 대응된 부위를 가리고 산소이온을 주입함으로써 상기 다결정실리콘층 내부에 산소이온층을 형성하는 공정과, 상기 산소이온층 및 다결정실리콘층을 캐패시터의 스토리지노드 형성영역이 잔류되도록 패턴식각하는 공정과, 상기 산소이온층을 제거하여 스토리지노드를 형성하는 공정을 구비한 캐패시터 제조방법.
2. 제1항에 있어서, 상기 다결정실리콘층은 0.5μm 이상으로 특징인 캐패시터 제조방법.
3. 제1항에 있어서, 상기 제2절연막은 상기 산소이온 주입 공정시에 에너지를 달리하여 2회 이상 실시함으로써 다결정실리콘층 내에 깊이가 다른 다층의 산화막을 형성한 것이 특징인 캐패시터 제조방법.
4. 제1항에 있어서, 상기 반도체 기판과상기 다결정실리콘층 사이에 질화막을 형성하는 공정을 추가시키어 식각정지막으로 이용한 것이 특징인 캐패시터 제조방법.