CN202159668U - 台面工艺功率晶体管芯片结构 - Google Patents
台面工艺功率晶体管芯片结构 Download PDFInfo
- Publication number
- CN202159668U CN202159668U CN2011202703840U CN201120270384U CN202159668U CN 202159668 U CN202159668 U CN 202159668U CN 2011202703840 U CN2011202703840 U CN 2011202703840U CN 201120270384 U CN201120270384 U CN 201120270384U CN 202159668 U CN202159668 U CN 202159668U
- Authority
- CN
- China
- Prior art keywords
- diffusion layer
- silicon single
- type base
- film
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
本实用新型涉及台面工艺功率晶体管芯片结构，包括N+发射区、发射极铝电极、基极铝电极、SiO2保护膜、玻璃钝化膜、N+衬底扩散层、P型基区扩散层和硅单晶片，所述硅单晶片正面设有P型基区扩散层，所述硅单晶片背面设有N+衬底扩散层，所述P型基区扩散层表面设有SiO2保护膜、基极铝电极、N+发射区和发射极铝电极，所述硅单晶片和P型基区扩散层上设有正面沟槽，所述正面沟槽底部和侧壁设有玻璃钝化膜，其特征在于：所述N+衬底扩散层背面周围设有背面应力平衡槽，所述背面应力平衡槽顶部和侧壁设有玻璃膜，所述N+衬底扩散层和玻璃膜表面上设有多层金属电极。本实用新型的优点是：结构简单、制造的芯片击穿电压特性好、合格率较高、且产品可靠性较高。
Description
技术领域
本实用新型涉及一种台面工艺功率晶体管芯片结构，属于电力半导体器件制造技术领域。
背景技术
功率晶体管在中、高压电力半导体器件芯片的制造中，至今仍广泛采用台面工艺制造技术，如图1所示，硅圆片正面的沟槽内生长了一层30～50um厚的钝化玻璃膜，由于该玻璃膜的膨胀系数比硅大很多（一般钝化玻璃的膨胀系数为4.4±0.4×10-6 /℃，而硅的膨胀系数为2.6×10-6 /℃），玻璃烧结完成后，正面沟槽内的玻璃膜产生了一个很大的收缩应力，拉动硅圆片向上弯曲，由于硅圆片的弯曲使得硅片中心区域和光刻掩膜版不能贴紧而产生缝隙，造成废品产生，经常会掉片，硅圆片破碎率很高，这种方法只适合于Φ2英寸～Φ4英寸硅圆片的制程，很难将以上技术用于Φ5英寸～Φ4英寸的硅圆片制程。
实用新型内容
本实用新型的目的是提供一种台面工艺功率晶体管芯片结构。
本实用新型采用的技术方案是：台面工艺功率晶体管芯片结构，包括N+ 发射区、发射极铝电极、基极铝电极、SiO2保护膜、玻璃钝化膜、N+衬底扩散层、P型基区扩散层和硅单晶片，所述硅单晶片正面设有P型基区扩散层，所述硅单晶片背面设有N+衬底扩散层，所述P型基区扩散层表面设有SiO2保护膜、基极铝电极、N+ 发射区和发射极铝电极，所述硅单晶片和P型基区扩散层上设有正面沟槽，所述正面沟槽底部和侧壁设有玻璃钝化膜，所述N+衬底扩散层背面周围设有背面应力平衡槽，所述背面应力平衡槽顶部和侧壁设有玻璃膜，所述N+衬底扩散层和玻璃膜表面上设有多层金属电极。
所述背面应力平衡槽深度为50-110um，所述背面应力平衡槽宽度为50-140um。
本实用新型的优点是：结构简单、制造的芯片击穿电压特性好、合格率较高、且产品可靠性较高。
附图说明
下面结合附图和具体实施方式对本实用新型作进一步详细描述。
图1为背景技术提到的台面工艺功率晶体管芯片结构示意图。
图2为本实用新型的台面工艺功率晶体管芯片结构示意图。
其中：1、N+ 发射区，2、发射极铝电极，3、基极铝电极，4、SiO2保护膜，5、玻璃钝化膜，6、N+衬底扩散层，7、P型基区扩散层，8、硅单晶片，9、正面沟槽，10、金属电极，11、背面应力平衡槽，12、玻璃膜。
具体实施方式
如图2所示，台面工艺功率晶体管芯片结构，包括N+ 发射区1、发射极铝电极2、基极铝电极3、SiO2保护膜4、玻璃钝化膜5、N+衬底扩散层6、P型基区扩散层7和硅单晶片8，硅单晶片8正面设有P型基区扩散层7，硅单晶片8背面设有N+衬底扩散层6， P型基区扩散层7表面设有SiO2保护膜4、基极铝电极3、N+ 发射区1和发射极铝电极2，硅单晶片8和P型基区扩散层7上设有正面沟槽9，正面沟槽9底部和侧壁设有玻璃钝化膜5， N+衬底扩散层6背面周围设有背面应力平衡槽11，背面应力平衡槽11深度为50-110um，背面应力平衡槽11宽度为50-140um，背面应力平衡槽11顶部和侧壁设有玻璃膜12， N+衬底扩散层6和玻璃膜12表面上设有多层金属电极10，结构简单、制造的芯片击穿电压特性好、合格率较高、且产品可靠性较高。
Claims (2)
1.台面工艺功率晶体管芯片结构，包括N+ 发射区、发射极铝电极、基极铝电极、SiO2保护膜、玻璃钝化膜、N+衬底扩散层、P型基区扩散层和硅单晶片，所述硅单晶片正面设有P型基区扩散层，所述硅单晶片背面设有N+衬底扩散层，所述P型基区扩散层表面设有SiO2保护膜、基极铝电极、N+ 发射区和发射极铝电极，所述硅单晶片和P型基区扩散层上设有正面沟槽，所述正面沟槽底部和侧壁设有玻璃钝化膜，其特征在于：所述N+衬底扩散层背面周围设有背面应力平衡槽，所述背面应力平衡槽顶部和侧壁设有玻璃膜，所述N+衬底扩散层和玻璃膜表面上设有多层金属电极。
2. 根据权利要求1所述的台面工艺功率晶体管芯片结构，其特征在于：所述背面应力平衡槽深度为50-110um，所述背面应力平衡槽宽度为50-140um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011202703840U CN202159668U (zh) | 2011-07-28 | 2011-07-28 | 台面工艺功率晶体管芯片结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011202703840U CN202159668U (zh) | 2011-07-28 | 2011-07-28 | 台面工艺功率晶体管芯片结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202159668U true CN202159668U (zh) | 2012-03-07 |
Family
ID=45767294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011202703840U Expired - Lifetime CN202159668U (zh) | 2011-07-28 | 2011-07-28 | 台面工艺功率晶体管芯片结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202159668U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102244078A (zh) * | 2011-07-28 | 2011-11-16 | 启东市捷捷微电子有限公司 | 台面工艺可控硅芯片结构和实施方法 |
-
2011
- 2011-07-28 CN CN2011202703840U patent/CN202159668U/zh not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102244078A (zh) * | 2011-07-28 | 2011-11-16 | 启东市捷捷微电子有限公司 | 台面工艺可控硅芯片结构和实施方法 |
| CN102244078B (zh) * | 2011-07-28 | 2013-06-12 | 江苏捷捷微电子股份有限公司 | 台面工艺可控硅芯片结构和实施方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102244078B (zh) | 台面工艺可控硅芯片结构和实施方法 | |
| EP4287272A3 (en) | Solar cell and method for manufacturing solar cell | |
| MY171189A (en) | Solar cell having an emitter region with wide bandgap semiconductor material | |
| MY177509A (en) | Trench process and structure for backside contact solar cells with polysilicon doped regions | |
| WO2009025502A3 (en) | Solar cell having porous structure and method for fabrication thereof | |
| CN205231039U (zh) | 一种高耐压台面二极管芯片 | |
| RU2013105449A (ru) | Солнечная батарея и способ ее изготовления | |
| CN205159322U (zh) | 一种mosfet器件 | |
| JP2014049675A (ja) | 太陽電池およびその製造方法 | |
| CN102832121B (zh) | 快恢复二极管制造方法 | |
| WO2015035736A1 (zh) | 一种半导体发光器件的制备方法 | |
| CN102789970A (zh) | 一种快恢复二极管芯片的制备方法 | |
| CN202167494U (zh) | 台面工艺可控硅芯片结构 | |
| CN103187250B (zh) | 多次外延生长方法 | |
| CN202159668U (zh) | 台面工艺功率晶体管芯片结构 | |
| EP4250338A3 (en) | Solar cell preparation method | |
| CN102244079B (zh) | 台面工艺功率晶体管芯片结构和实施方法 | |
| CN212934640U (zh) | 一种适用于异质结电池非晶硅沉积的pecvd载板结构 | |
| WO2013013666A3 (de) | Solarzelle und verfahren zur herstellung derselben | |
| KR101212486B1 (ko) | 이종접합 태양전지 및 그 제조방법 | |
| CN107946378A (zh) | 太阳能电池结构 | |
| CN202996844U (zh) | 双台阶台面型二极管芯片 | |
| TW202111965A (zh) | 瓦片式太陽能電池的邊緣鈍化 | |
| CN106129108B (zh) | 一种具有三维结构的半导体晶圆 | |
| KR101212485B1 (ko) | 이종접합 태양전지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP02 | Change in the address of a patent holder |
Address after: 226200, 8, Xinglong Road, Qidong science and Technology Pioneer Park, Jiangsu Patentee after: Jiangsu Jiejie Microelectronics Co., Ltd. Address before: 226200, No. 8, Xinglong Road, Chengbei Industrial Zone, Qidong Economic Development Zone, Jiangsu, Nantong Patentee before: Jiangsu Jiejie Microelectronics Co., Ltd. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20200914 Address after: No.6, Jinggangshan Road, Sutong science and Technology Industrial Park, Nantong City, Jiangsu Province, 226000 Patentee after: JIEJIE SEMICONDUCTOR Co.,Ltd. Address before: 226200, 8, Xinglong Road, Qidong science and Technology Pioneer Park, Jiangsu Patentee before: JIANGSU JIEJIE MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CX01 | Expiry of patent term |
Granted publication date: 20120307 |
|
| CX01 | Expiry of patent term |