CN205231039U - 一种高耐压台面二极管芯片 - Google Patents
一种高耐压台面二极管芯片 Download PDFInfo
- Publication number
- CN205231039U CN205231039U CN201520982829.6U CN201520982829U CN205231039U CN 205231039 U CN205231039 U CN 205231039U CN 201520982829 U CN201520982829 U CN 201520982829U CN 205231039 U CN205231039 U CN 205231039U
- Authority
- CN
- China
- Prior art keywords
- layer
- junction
- thickness
- withstand voltage
- diode chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 24
- 238000002161 passivation Methods 0.000 claims description 31
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 25
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 13
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 239000011521 glass Substances 0.000 abstract description 15
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 239000000377 silicon dioxide Substances 0.000 abstract description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 abstract description 5
- 239000001301 oxygen Substances 0.000 abstract description 5
- 238000005253 cladding Methods 0.000 abstract 1
- 230000006835 compression Effects 0.000 abstract 1
- 238000007906 compression Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 73
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 239000002131 composite material Substances 0.000 description 4
- 125000004430 oxygen atom Chemical group O* 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000011031 large-scale manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- GVVPGTZRZFNKDS-JXMROGBWSA-N geranyl diphosphate Chemical compound CC(C)=CCC\C(C)=C\CO[P@](O)(=O)OP(O)(O)=O GVVPGTZRZFNKDS-JXMROGBWSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3178—Coating or filling in grooves made in the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型公开了一种高耐压台面二极管芯片，属于芯片制造技术领域。本实用新型的芯片包括PN结和钝化膜层，其特征在于：所述PN结的N区外侧设有N+层；所述钝化膜层包覆在PN结外部的台面侧壁，所述钝化膜层包括从下到上依次设置的掺氧半绝缘多晶硅层、玻璃层和不掺杂氧化硅层。与现有技术相比，本实用新型具有耐压强度高，生产周期短，成本低的优点。
Description
技术领域
本实用新型涉及一种二极管芯片，尤其涉及一种高耐压台面二极管芯片。
背景技术
半导体二极管主要是依靠PN结而工作的。与PN结不可分割的点接触型和肖特基型，也被列入一般的二极管的范围内。包括这两种型号在内，根据PN结构造面的特点，把晶体二极管分类如下：点接触型二极管、键型二极管、合金型二极管、扩散型二极管、台面型二极管、平面型二极管、合金扩散型二极管、外延型二极管、肖特基二极管，其中台面型二极管的PN结的制作方法虽然与扩散型相同，但是，只保留PN结及其必要的部分，把不必要的部分用药品腐蚀掉，而其剩余的部分便呈现出台面形，因而得名。
芯片表面的钝化层可以避免芯片与外界直接接触和避免杂质原子对芯片的吸附，有利于缓解外部应力对芯片的损伤，从而减少侧壁表面漏电流，有效提高芯片的可靠性。
高耐压台面二极管主要用于电子部件工作电压较高的场合，目前高耐压二极管多采用玻璃钝化工艺（GlassPassivationProcess缩写GPP），比较前沿的工艺是由低压化学气相沉积掺氧多晶硅（LPCVDSIPOS）、低温氧化硅（LTO）、氮化硅，分别与玻璃组成复合钝化结构。
玻璃钝化工艺，钝化效果不理想，因此一般需要做两次甚至三次玻璃钝化，造成生产效率低，成本高。采用上述的CVD复合钝化结构，也存在使用局限性，以及效率不高等问题。
如公开号为CN203386762U，名称为“台面型玻璃钝化二极管芯片”的实用新型专利，该专利公开的芯片，包括一块半导体基片上的PN结、台面侧壁包覆在PN结外部的钝化玻璃层和低温氧化隔层，其特征在于：所述玻璃钝化层分两层，其中一层与二层之间增加低温氧化隔层；低温氧化隔层厚度为1±0.5μm，PN结周围玻璃钝化层及低温氧化隔层，能有效提高芯片的高温可靠性能。该专利使用的低温氧化隔层是LPCVD工艺生长的低温氧化硅LTO膜，其沉积速率低，生产效率低下，不能完全满足大规模生产的要求。
又如公开号为CN202384330U，名称为“多层保护的玻璃钝化芯片”的实用新型专利，该专利公开的芯片，包括半导体基片、半导体基片上的P+层、N+层和玻璃钝化层，所述半导体基片的腐蚀沟槽内设置有含氧多晶硅保护层和氮化硅保护层，所述含氧多晶硅保护层位于腐蚀沟槽表面上，氮化硅保护层位于含氧多晶硅保护层与玻璃钝化层之间。
半导体生产用氮化硅主要通过CVD工艺获得。无论是LPCVD还是APCVD(常压CVD)制备氮化硅都需要750℃以上的高温。等离子增强CVD（PECVD）氮化硅虽然淀积温度较低，300℃以上即可，但存在等离子表面损伤的问题，浅结器件就不能用，即使退火也难恢复，现是在裸露的PN结上做钝化，稳定性是潜在的问题。同时氮化硅界面态密度高、应力系数大，膜厚受到限制；另外氮化硅腐蚀特性与氧化硅、掺氧多晶硅和玻璃都不同，工艺难以兼容，通常氮化硅需要化学干法腐蚀(CDE)，这也会给生产带来麻烦。试验表明，与玻璃组成复合钝化结构的CVD膜必须有一定的厚度，而在适用范围内膜厚些更佳。LPCVD淀积速率慢，不仅制约生产效率，对于一些市场急需产品，问题会更加突出。SIPOS比LTO淀积速率更慢，基本上是1:2，在钝化膜膜厚配比上LTO更厚些，因此氧化硅的生长速率就显得至关重要。
实用新型内容
本实用新型旨在提供一种高耐压的台面二极管芯片，通过优化钝化膜结构，主要是用不掺杂氧化硅代替现有技术中的低压化学汽相淀积低温氧化硅（LTO）和氮化硅，并采用不掺杂氧化硅与玻璃、掺氧半绝缘多晶硅组成的复合钝化结构为钝化层，保证钝化效果的同时，提高钝化膜的生长速率，从而大大缩短生产周期，提高生产效率，使本实用新型的芯片更适合大规模生产，确保芯片行业得以可持续发展。
为了实现上述发明目的，本实用新型的技术方案如下：
一种高耐压台面二极管芯片，包括PN结和钝化膜层，其特征在于：所述PN结的N区外侧设有N+层；所述钝化膜层包覆在PN结外部的台面侧壁，钝化膜层包括从下到上依次设置的掺氧半绝缘多晶硅层、玻璃层和不掺杂氧化硅层。
需要说明的是，不掺杂氧化硅层采用常压化学汽相淀积得到的，英文缩写为UDO，一般掺杂是指掺磷，本实用新型的不掺杂是指不掺磷；N区的一端与P区连接，另一端即为N区外侧，钝化膜的下层是指与台面侧壁直接接触的那层钝化膜。
进一步地，所述掺氧半绝缘多晶硅层的厚度为0.4～0.5μm。
所述玻璃层的槽宽为15～25μm，槽深为130～150μm。
所述不掺杂氧化硅层的厚度为0.5～0.7μm。
所述PN结的P区厚度为80～90μm，N区厚度为120～140μm。
所述N+层的厚度为50～60μm。
所述掺氧半绝缘多晶硅层的氧原子占15～30%。
所述PN结的P区外侧、N+层外侧还有镀镍层。
所述镀镍层的厚度优选设为0.9～1.1μm。
与现有技术相比，本实用新型具有以下有益效果：
（1）本实用新型的钝化层结构为半绝缘多晶硅（SIPOS）层+玻璃层+不掺杂氧化硅(UDO)层，与背景技术中公开号为CN203386762U的专利文献中的钝化层为玻璃层+氧化隔层相比，具有钝化效果更稳定、生产效率更高的优点；与背景技术中公开号为CN202384330U的专利文献中钝化膜结构为氮化硅+氧化硅+玻璃的钝化膜相比，加工性能好，膜的厚度不会受到限制，膜厚的均匀性更易控制，不必使用盒舟，操作更方便；且工艺兼容性更好，生产效率更高，且本实用新型的钝化膜生长速率快，尤其是不掺杂氧化硅比普通的低温化学汽相淀积氧化硅快近30倍；在PN结的N端设有N+层，可降低衬底电阻，既保证高耐压能力又能降低电耗和发热；另外，本实用新型的钝化膜能够极大地提高芯片反向击穿电压，反向击穿达到1600V以上，能够有效提高产品的使用的稳定性和延长使用寿命。
（2）本实用新型进一步对各层的厚度进行可优化，即掺氧半绝缘多晶硅层的厚度、玻璃层宽和深、不掺杂氧化硅层厚度、PN结的P区、N区厚度的设计，可进一步提高器件的良品率和稳定性。
（3）本实用新型中，PN结的P区外侧、N+层外侧还有镀镍层，镀镍层的厚度优选设为0.9～1.1μm，以保证后期的焊接质量。
附图说明
图1为本实用新型的芯片剖视结构示意图；
其中，1-PN结，11-N区，12-P区，2-钝化膜层，21-掺氧半绝缘多晶硅层，22-玻璃层，23-不掺杂氧化硅层，3-N+层，4-镀镍层。
具体实施方式
实施例1
一种高耐压台面二极管芯片，如图1所示，包括PN结1和钝化膜层2，其特征在于：所述PN结1的N区11外侧设有N+层；钝化膜层2包覆在PN结1外部的台面侧壁，钝化膜层2包括从下到上依次设置的掺氧半绝缘多晶硅层21、玻璃层22和不掺杂氧化硅层23。
实施例2
一种高耐压台面二极管芯片，包括PN结1和钝化膜层2，其特征在于：所述PN结1的N区11外侧设有N+层；钝化膜层2包覆在PN结1外部的台面侧壁，钝化膜层2包括从下到上依次设置的掺氧半绝缘多晶硅层21、玻璃层22和不掺杂氧化硅层23。
本实施例中，掺氧半绝缘多晶硅层21的厚度为0.4μm，玻璃层22的槽宽为15μm，槽深为130μm，需要说明的是，槽宽为图1中玻璃层22的水平方向上的最大长度，槽深为玻璃层22的竖直方向上的最大长度；不掺杂氧化硅层23的厚度为0.5μm，PN结1的P区12厚度为80μm，N区11厚度为120μm，N+层3的厚度为50μm。
实施例3
本实施例与实施例2的区别在于：本实施例中，掺氧半绝缘多晶硅层21的厚度为0.5μm，玻璃层22的槽宽为25μm，槽深为150μm，不掺杂氧化硅层23的厚度为0.7μm，PN结的P区12厚度为90μm，N区11厚度为140μm，N+层3的厚度为60μm；进一步地，本实施例中，掺氧半绝缘多晶硅层21的氧原子占15%；PN结1的P区12外侧、N+层3外侧还有镀镍层4，镀镍层4的厚度为0.9μm，以保证后期焊接质量。
实施例4
本实施例与实施例2的区别在于：本实施例中，掺氧半绝缘多晶硅层21的厚度为0.45μm，玻璃层22的槽宽为20μm，槽深为140μm，不掺杂氧化硅层23的厚度为0.6μm，PN结1的P区12厚度为86μm，N区11厚度为130μm，N+层3的厚度为55μm；进一步地，本实施例中，掺氧半绝缘多晶硅层21的氧原子占30%；PN结1的P区12外侧、N+层3外侧均电镀有镍层4，镀镍层4的厚度为1.1μm。
实施例5
本实施例与实施例2的区别在于：本实施例中，掺氧半绝缘多晶硅层21的厚度为0.48μm，玻璃层22的槽宽为22μm，槽深为135μm，不掺杂氧化硅层23的厚度为0.8μm，PN结1的P区12厚度为85μm，N区11厚度为125μm，N+层3的厚度为52μm；进一步地，本实施例中，掺氧半绝缘多晶硅层21的氧原子占20%；PN结1的P区12外侧、N+层3外侧均镀有镍层4，镀镍层4的厚度为1.0μm，以进一步提高焊接质量。
本实施例的高耐压台面二极管的制备工艺包括：晶圆清洗—涂磷—磷扩散—磷分割一—次喷砂—涂硼—硼扩散—硼分割—二次喷砂—二次清洗—一次光刻（刻蚀台面）—清洗—钝化（SIPOS淀积+玻璃+UDO淀积）—二次光刻—表面金属化—点测—划片—裂片—晶粒清洗步骤；其中不掺杂氧化硅采用常压化学汽相淀积得到。
以上所述，仅是本实用新型的较佳实施例，并非对本实用新型做任何形式上的限制，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本实用新型的保护范围之内。
Claims (8)
1.一种高耐压台面二极管芯片，包括PN结（1）和钝化膜层（2），其特征在于：所述PN结（1）的N区（11）外侧设有N+层（3）；所述钝化膜层（2）包覆在PN结（1）外部的台面侧壁，所述钝化膜层（2）包括从下到上依次设置的掺氧半绝缘多晶硅层（21）、玻璃层（22）和不掺杂氧化硅层（23）。
2.如权利要求1所述的高耐压台面二极管芯片，其特征在于：所述掺氧半绝缘多晶硅层（21）的厚度为0.4～0.5μm。
3.如权利要求1所述的高耐压台面二极管芯片，其特征在于：所述玻璃层（22）的槽宽为15～25μm，槽深为130～150μm。
4.如权利要求1所述的高耐压台面二极管芯片，其特征在于：所述不掺杂氧化硅层（23）的厚度为0.5～0.7μm。
5.如权利要求1～4任一项所述的高耐压台面二极管芯片，其特征在于：所述PN结（1）的P区（12）厚度为80～90μm，N区（11）厚度为120～140μm。
6.如权利要求1～4任一项所述的高耐压台面二极管芯片，其特征在于：所述N+层（3）的厚度为50～60μm。
7.如权利要求1所述的高耐压台面二极管芯片，其特征在于：所述PN结（1）的P区（12）外侧、N+层（3）外侧还有镀镍层（4）。
8.如权利要求7所述的高耐压台面二极管芯片，其特征在于：所述镀镍层（4）的厚度为0.9～1.1μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520982829.6U CN205231039U (zh) | 2015-12-02 | 2015-12-02 | 一种高耐压台面二极管芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520982829.6U CN205231039U (zh) | 2015-12-02 | 2015-12-02 | 一种高耐压台面二极管芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205231039U true CN205231039U (zh) | 2016-05-11 |
Family
ID=55906085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520982829.6U Active CN205231039U (zh) | 2015-12-02 | 2015-12-02 | 一种高耐压台面二极管芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205231039U (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108110062A (zh) * | 2017-12-22 | 2018-06-01 | 常州星海电子股份有限公司 | 一种高可靠高压二极管及其制作工艺 |
| CN108573857A (zh) * | 2018-04-28 | 2018-09-25 | 重庆平伟实业股份有限公司 | 高可靠性gpp芯片制备方法 |
| CN110890416A (zh) * | 2018-09-08 | 2020-03-17 | 安徽微半半导体科技有限公司 | 一种复合内钝化层双沟槽结构大功率整流器件应用芯片 |
| CN111710654A (zh) * | 2020-06-23 | 2020-09-25 | 济宁东方芯电子科技有限公司 | 一种复合膜层台面保护结构及其膜层生产工艺 |
| CN112289786A (zh) * | 2020-10-22 | 2021-01-29 | 深圳市海弘建业科技有限公司 | 多层芯片rfc4k超高耐压gpp轴向快恢复整流二极管 |
| CN112582480A (zh) * | 2020-12-15 | 2021-03-30 | 扬州杰利半导体有限公司 | 一种低中压台面tvs产品的pn结钝化工艺 |
| CN113745173A (zh) * | 2021-09-14 | 2021-12-03 | 济南市半导体元件实验所 | 复合钝化膜结构的光阻gpp芯片、制备方法及电子器件 |
| CN114783893A (zh) * | 2022-06-16 | 2022-07-22 | 四川上特科技有限公司 | 一种gpp二极管芯片生产方法 |
-
2015
- 2015-12-02 CN CN201520982829.6U patent/CN205231039U/zh active Active
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108110062A (zh) * | 2017-12-22 | 2018-06-01 | 常州星海电子股份有限公司 | 一种高可靠高压二极管及其制作工艺 |
| CN108573857A (zh) * | 2018-04-28 | 2018-09-25 | 重庆平伟实业股份有限公司 | 高可靠性gpp芯片制备方法 |
| CN108573857B (zh) * | 2018-04-28 | 2020-11-10 | 重庆平伟实业股份有限公司 | 高可靠性gpp芯片制备方法 |
| CN110890416A (zh) * | 2018-09-08 | 2020-03-17 | 安徽微半半导体科技有限公司 | 一种复合内钝化层双沟槽结构大功率整流器件应用芯片 |
| CN111710654A (zh) * | 2020-06-23 | 2020-09-25 | 济宁东方芯电子科技有限公司 | 一种复合膜层台面保护结构及其膜层生产工艺 |
| CN112289786A (zh) * | 2020-10-22 | 2021-01-29 | 深圳市海弘建业科技有限公司 | 多层芯片rfc4k超高耐压gpp轴向快恢复整流二极管 |
| CN112582480A (zh) * | 2020-12-15 | 2021-03-30 | 扬州杰利半导体有限公司 | 一种低中压台面tvs产品的pn结钝化工艺 |
| CN112582480B (zh) * | 2020-12-15 | 2024-01-26 | 扬州杰利半导体有限公司 | 一种低中压台面tvs产品的pn结钝化工艺 |
| CN113745173A (zh) * | 2021-09-14 | 2021-12-03 | 济南市半导体元件实验所 | 复合钝化膜结构的光阻gpp芯片、制备方法及电子器件 |
| CN114783893A (zh) * | 2022-06-16 | 2022-07-22 | 四川上特科技有限公司 | 一种gpp二极管芯片生产方法 |
| CN114783893B (zh) * | 2022-06-16 | 2022-09-20 | 四川上特科技有限公司 | 一种gpp二极管芯片生产方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205231039U (zh) | 一种高耐压台面二极管芯片 | |
| WO2020238199A1 (zh) | 一种双面钝化接触的p型高效电池及其制备方法 | |
| CN103730430B (zh) | 一种台面大功率半导体器件多层复合膜钝化结构及其制备工艺 | |
| WO2020220666A1 (zh) | 一种浅沟槽的电极同侧二极管芯片的制造工艺 | |
| Lee et al. | Improved LDSE processing for the avoidance of overplating yielding 19.2% efficiency on commercial grade crystalline Si solar cell | |
| CN106783605A (zh) | 一种平面整流二极管芯片的制造方法 | |
| TWM606270U (zh) | 穿隧氧化層鈍化接觸太陽能電池 | |
| CN102983214B (zh) | 一种选择性发射极晶体硅太阳电池的制备方法 | |
| CN103094417B (zh) | 低高低掺杂浓度的发射极结构的太阳能电池制作方法 | |
| WO2020220665A1 (zh) | 一种四颗二极管集成芯片的制造工艺 | |
| CN102130182B (zh) | 一种电流调整二极管芯片及其制造方法 | |
| CN105810769A (zh) | 一种背钝化太阳能电池的激光开槽结构 | |
| CN205231072U (zh) | 一种中低压台面二极管芯片 | |
| CN104659150A (zh) | 一种晶体硅太阳电池多层减反射膜的制备方法 | |
| CN109755330A (zh) | 用于钝化接触结构的预扩散片及其制备方法和应用 | |
| CN102983225A (zh) | 一种局部背场的制备工艺 | |
| CN201413826Y (zh) | 台面型玻璃钝化二极管芯片 | |
| CN103730493A (zh) | 一种半导体功率器件的结构 | |
| CN103094418B (zh) | 一种太阳能电池制备方法 | |
| CN209592051U (zh) | 一种双面钝化接触的p型高效电池 | |
| CN104616986B (zh) | 一种快恢复二极管的制备方法 | |
| CN103078004A (zh) | 一种选择性发射结与背面点接触结合的太阳能电池的制备方法 | |
| CN102820375B (zh) | 一种背接触太阳能电池的制备方法 | |
| CN109461783A (zh) | 一种双面晶硅太阳能电池及其制作方法 | |
| WO2020220664A1 (zh) | 一种可并联组合的整流二极管芯片的制造工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of utility model: A high voltage mesa diode chip Effective date of registration: 20201223 Granted publication date: 20160511 Pledgee: Agricultural Bank of China Limited Shehong City sub branch Pledgor: SICHUAN SHANGTE TECHNOLOGY Co.,Ltd. Registration number: Y2020510000116 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |