CN108110062A - 一种高可靠高压二极管及其制作工艺 - Google Patents
一种高可靠高压二极管及其制作工艺 Download PDFInfo
- Publication number
- CN108110062A CN108110062A CN201711402690.3A CN201711402690A CN108110062A CN 108110062 A CN108110062 A CN 108110062A CN 201711402690 A CN201711402690 A CN 201711402690A CN 108110062 A CN108110062 A CN 108110062A
- Authority
- CN
- China
- Prior art keywords
- areas
- groove
- layer
- wafer body
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000002161 passivation Methods 0.000 claims abstract description 60
- 230000004224 protection Effects 0.000 claims abstract description 52
- 239000011521 glass Substances 0.000 claims abstract description 37
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims description 23
- 238000005260 corrosion Methods 0.000 claims description 18
- 230000007797 corrosion Effects 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 238000005245 sintering Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 238000001035 drying Methods 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 238000011056 performance test Methods 0.000 claims description 3
- 239000000523 sample Substances 0.000 claims description 3
- 239000002002 slurry Substances 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 53
- 238000009825 accumulation Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 2
- 239000007771 core particle Substances 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3178—Coating or filling in grooves made in the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Weting (AREA)
Abstract
本发明涉及一种高可靠高压二极管，包括晶圆本体，所述晶圆本体从上至下依次包括P+区、N区以及N+区，所述P+区的四周设有上沟槽，所述N+区的四周设有下沟槽，所述上沟槽从P+区延伸至N区，所述P+区的上表面设有第一镍层，所述N+区的下表面设有第二镍层，所述上沟槽与下沟槽的表面均设有SIPOS钝化保护层，所述SIPOS钝化保护层的表面设有玻璃钝化保护层，所述上沟槽的深度大于下沟槽的深度，本发明通过双沟槽、双面SIPOS钝化保护层以及双面玻璃钝化保护层的方式，提高了产品的可靠性，避免了产品在玻璃钝化后发生单向卷曲的情况，提高了反向电压均值以及反向电压的一致性。
Description
技术领域
本发明涉及一种二极管及其制作工艺，特别是一种高可靠高压二极管及其制作工艺。
背景技术
2000V档的高压二极管目前有两种做法，一种是将2颗1000V以上的普通整流二极管串联焊接在一起，使整体电压达到2000V以上，单颗1000V的二极管厚度在260μm，两颗串联厚度在520μm以上，这种方法制得的产品正向压降大、体积大；另一种是单颗2000V以上的普通整流二极管经化学腐蚀、玻璃钝化等工艺制作而成，这种工艺只在单面进行曝光、沟道腐蚀，然而单颗2000V的芯片厚度在300-350μm之间，采用单面曝光、单面腐蚀，则腐蚀深度需要170-220 μm，才能保证激光切割机切割后芯片正常裂开，这样过大的单面腐蚀深度会导致芯粒台面过小，同时这样腐蚀后的沟槽进行玻璃钝化时会导致芯片发生卷曲的情况，不利于后续的测试、切割工序，在操作过程中易造成芯片破损的情况，而且因为单层钝化玻璃保护的局限性，可靠性不太理想，反向电压容易出现衰降，出现低于2000V的情况。
发明内容
本发明的目的是提供一种能够使晶圆在制作过程中不发生明显卷曲并且压降小、稳定可靠的高可靠高压二极管及其制作工艺。
实现本发明目的的技术方案如下：
一种高可靠高压二极管，包括晶圆本体，所述晶圆本体从上至下依次包括 P+区、N区以及N+区，所述P+区的四周设有上沟槽，所述N+区的四周设有下沟槽，所述上沟槽从P+区延伸至N区，所述P+区的上表面设有第一镍层，所述N+ 区的下表面设有第二镍层，所述上沟槽与下沟槽的表面均设有SIPOS钝化保护层，所述SIPOS钝化保护层的表面设有玻璃钝化保护层，所述上沟槽的深度大于下沟槽的深度。
采用上述结构后,通过双面沟槽、双面玻璃钝化的结构方便了晶圆的制作，避免了晶圆在玻璃钝化时发生严重卷曲的情况，使得芯片在玻璃烧结后更加平整，降低了单面沟槽的深度，同时通过SIPOS(半绝缘掺氧多晶硅)钝化保护层使上沟槽和下沟槽表面的电场均匀分布，能够避免因沟槽表面某处电荷聚集而出现的表面击穿，提高芯片的可靠性能，提高了反向电压均值，且反向电压的一致性更好，在SIPOS钝化保护层上增加玻璃钝化保护层，可以保护SIPOS钝化保护层免受潮气的影响。本发明通过双沟槽、双面SIPOS钝化保护层以及双面玻璃钝化保护层的方式，提高了产品的可靠性，避免了产品在玻璃钝化后发生严重卷曲的情况，提高了芯片的可靠性能，提高了反向电压均值以及反向电压的一致性。
优选的，为了方便切割，所述上沟槽的深度为130μm-160μm，宽度为 400-600μm，所述下沟槽的深度为60μm-80μm，宽度为100-150μm。
优选的，为了保证SIPOS钝化保护层和玻璃钝化保护层对晶圆电性能的提高，所述的SIPOS钝化保护层厚度为1μm-2μm，上沟槽中的玻璃钝化层的厚度为60-80μm，下沟槽中的玻璃钝化层的厚度为30-40μm。
一种高可靠高压二极管的制作工艺，包括以下步骤，
步骤1，在晶圆本体的P+区的上表面以及N+区的下表面均涂上用于保护P+ 区和N+区的光刻胶并通过曝光、显影工艺得到无光刻胶的待腐蚀区域，待腐蚀区域呈环形；
步骤2，待腐蚀区域在腐蚀液中会发生化学腐蚀，在P+区形成从P+区上表面蔓延至N区的上腐蚀槽，在N+区形成下腐蚀槽，上腐蚀槽深度为130μm-160 μm，宽度为0.8mm-1.2mm下腐蚀槽的深度为60μm-80μm，宽度为0.2-0.3mm；
步骤3，对晶圆本体进行去胶清洗以及烘干；
步骤4，对上腐蚀槽以及下腐蚀槽的表面沉积SIPOS钝化保护层，SIPOS钝化保护层的厚度为1μm-2μm，；
步骤5，在SIPOS钝化保护层的表面涂覆玻璃粉浆并烧结形成玻璃钝化保护层；
步骤6，在晶圆本体的两面均镀上镍层，通过合金的方式使镍层和晶圆本体形成欧姆接触，在P+区的上表面以及N+区的下表面均形成金属欧姆接触电极；
步骤7，用全自动探针测试台对晶圆本体进行电性能测试，对不合格到的晶圆本体打上墨点；
步骤8，对合格的晶圆本体进行激光切割，从下腐蚀槽向上切割，在晶圆本体上形成切割槽，然后人工分裂成单个晶体芯片，上腐蚀槽被切割分裂后变成两半，形成上沟槽，下腐蚀槽被切割成两半形成下沟槽。
步骤8中切割槽与上沟槽的最小距离为20μm-50μm。
采用上述步骤后，通过双面沟槽、双面玻璃钝化的工艺，避免了晶圆在玻璃钝化时发生严重卷曲的情况，使得芯片在玻璃烧结后更加平整，降低了单面沟槽的深度，同时通过SIPOS(半绝缘掺氧多晶硅)钝化保护层使上沟槽和下沟槽表面的电场均匀分布，能够避免因沟槽表面某处电荷聚集而出现的表面击穿，提高芯片的可靠性能，提高了反向电压均值，且反向电压的一致性更好，在SIPOS 钝化保护层上增加玻璃钝化保护层，可以保护SIPOS钝化保护层免受潮气的影响。本发明通过双沟槽、双面SIPOS钝化保护层以及双面玻璃钝化保护层的方式，提高了产品的可靠性，避免了产品在玻璃钝化使发生严重卷曲的情况，提高了芯片的可靠性能，提高了反向电压均值以及反向电压的一致性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1为本发明制作完成后的产品结构示意图。
图2为本发明在制作过程中涂上光刻胶后的结构示意图。
图3为本发明在制作过程中激光切割后的结构示意图。
图中：1为P+区，2为N区，3为N+区，4为上沟槽，5为下沟槽，6为第一镍层，7为第二镍层，8为SIPOS钝化保护层，9为玻璃钝化保护层，10为待腐蚀区域，11为上腐蚀槽，12为下腐蚀槽，13为光刻胶,14为切割槽。
具体实施方式
由图1可知本发明一种高可靠高压二极管包括晶圆本体，所述晶圆本体从上至下依次包括P+区1、N区2以及N+区3，所述P+区的四周设有上沟槽4，所述N+区的四周设有下沟槽5，所述上沟槽从P+区延伸至N区，所述P+区的上表面设有第一镍层6，所述N+区的下表面设有第二镍层7，所述上沟槽与下沟槽的表面均设有SIPOS钝化保护层8，所述SIPOS钝化保护层的表面设有玻璃钝化保护层9，所述上沟槽的深度为130μm-160μm，宽度为400-600μm，所述下沟槽的深度为60μm-80μm，宽度为100-150μm，所述的SIPOS钝化保护层厚度为1 μm-2μm，上沟槽中的玻璃钝化层的厚度为60-80μm，下沟槽中的玻璃钝化层的厚度为30-40μm。
采用上述结构后,通过双面沟槽、双面玻璃钝化的的结构方便了晶圆的制作，避免了晶圆在玻璃钝化时发生严重卷曲的情况，使得芯片在玻璃烧结后更加平整，降低了单面沟槽的深度，同时通过SIPOS(半绝缘掺氧多晶硅)钝化保护层使上沟槽和下沟槽表面的电场均匀分布，能够避免因沟槽表面某处电荷聚集而出现的表面击穿，提高芯片的可靠性能，提高了反向电压均值，且反向电压的一致性更好，在SIPOS钝化保护层上增加玻璃钝化保护层，可以保护SIPOS 钝化保护层免受潮气的影响，本发明通过双沟槽、双面SIPOS钝化保护层以及双面玻璃钝化保护层的方式，提高了产品的可靠性，避免了产品在玻璃钝化使发生严重卷曲的情况，提高了芯片的可靠性能，提高了反向电压均值以及反向电压的一致性。
一种高可靠高压二极管的制作工艺，包括以下步骤，
步骤1，在晶圆本体的P+区的上表面以及N+区的下表面均涂上用于保护P+ 区和N+区的光刻胶13并通过曝光、显影工艺得到待腐蚀区域10，待腐蚀区域呈环形；
步骤2，对待腐蚀区域通过腐蚀液进行化学腐蚀，在P+区形成从P+区上表面蔓延至N区的上腐蚀槽11，在N+区形成下腐蚀槽12，上腐蚀槽深度为130μ m-160μm，宽度为0.8mm-1.2mm下腐蚀槽的深度为60μm-80μm，宽度为 0.2-0.3mm；
步骤3，对晶圆本体进行去胶清洗以及烘干；
步骤4，对上腐蚀槽以及下腐蚀槽的表面沉积SIPOS钝化保护层，SIPOS钝化保护层的厚度为1μm-2μm，；
步骤5，在SIPOS钝化保护层的表面涂覆玻璃粉浆并烧结形成玻璃钝化保护层；
步骤6，在晶圆本体的两面均镀上镍层，通过合金的方式使镍层和晶圆本体形成欧姆接触，在P+区的上表面以及N+区的下表面均形成金属欧姆接触电极；
步骤7，用全自动探针测试台对晶圆本体进行电性能测试，对不合格到的晶圆本体打上墨点；
步骤8，对合格的晶圆本体进行激光切割，从下腐蚀槽向上切割，在晶圆本体上形成切割槽，然后人工分裂成单个晶体芯片，上腐蚀槽被切割分裂后变成两半，形成上沟槽，下腐蚀槽被切割成两半形成下沟槽。
步骤8中切割槽14与上沟槽的最小距离为20μm-50μm。
采用上述步骤后，通过双面沟槽、双面玻璃钝化的工艺，避免了晶圆在玻璃钝化时发生严重卷曲的情况，使得芯片在玻璃烧结后更加平整，降低了单面沟槽的深度，同时通过SIPOS(半绝缘掺氧多晶硅)钝化保护层使上沟槽和下沟槽表面的电场均匀分布，能够避免因沟槽表面某处电荷聚集而出现的表面击穿，提高芯片的可靠性能，提高了反向电压均值，且反向电压的一致性更好，在SIPOS 钝化保护层上增加玻璃钝化保护层，可以保护SIPOS钝化保护层免受潮气的影响，本发明通过双沟槽、双面SIPOS钝化保护层以及双面玻璃钝化保护层的方式，提高了产品的可靠性，避免了产品在玻璃钝化使发生严重卷曲的情况，提高了芯片的可靠性能，提高了反向电压均值以及反向电压的一致性。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (5)
1.一种高可靠高压二极管，其特征在于：包括晶圆本体，所述晶圆本体从上至下依次包括P+区、N区以及N+区，所述P+区的四周设有上沟槽，所述N+区的四周设有下沟槽，所述上沟槽从P+区延伸至N区，所述P+区的上表面设有第一镍层，所述N+区的下表面设有第二镍层，所述上沟槽与下沟槽的表面均设有SIPOS钝化保护层，所述SIPOS钝化保护层的表面设有玻璃钝化保护层，所述上沟槽的深度大于下沟槽的深度。
2.根据权利要求1所述的一种高可靠高压二极管，其特征在于：所述上沟槽的深度为130μm-160μm，宽度为0.4-0.6mm，所述下沟槽的深度为60μm-80μm，宽度为0.1-0.15mm。
3.根据权利要求1所述的一种高可靠高压二极管，其特征在于：所述SIPOS钝化保护层的厚度为1μm-2μm，上沟槽中的玻璃钝化层的厚度为60-80μm，下沟槽中的玻璃钝化层的厚度为30-40μm。
4.一种高可靠高压二极管的制作工艺，其特征在于：包括以下步骤，
步骤1，在晶圆本体的P+区的上表面以及N+区的下表面均涂上用于保护P+区和N+区的光刻胶并通过曝光、显影工艺得到无光刻胶的待腐蚀区域，待腐蚀区域呈环形；
步骤2，待腐蚀区域在腐蚀液中会发生化学腐蚀，在P+区形成从P+区上表面蔓延至N区的上腐蚀槽，在N+区形成下腐蚀槽，上腐蚀槽深度为130μm-160μm，宽度为0.8mm-1.2mm下腐蚀槽的深度为60μm-80μm，宽度为0.2-0.3mm；
步骤3，对晶圆本体进行去胶清洗以及烘干；
步骤4，对上腐蚀槽以及下腐蚀槽的表面沉积SIPOS钝化保护层，SIPOS钝化保护层的厚度为1μm-2μm；
步骤5，在SIPOS钝化保护层的表面涂覆玻璃粉浆并烧结形成玻璃钝化保护层；
步骤6，在晶圆本体的两面均镀上镍层，通过合金的方式使镍层和晶圆本体形成欧姆接触，在P+区的上表面以及N+区的下表面均形成金属欧姆接触电极；
步骤7，用全自动探针测试台对晶圆本体进行电性能测试，对不合格的晶圆本体打上墨点；
步骤8，对合格的晶圆本体进行激光切割，从下腐蚀槽向上切割，在晶圆本体上形成切割槽，然后人工分裂成单个晶体芯片，上腐蚀槽被切割分裂后变成两半，形成上沟槽，下腐蚀槽被切割成两半形成下沟槽。
5.根据权利要求4所述的一种高可靠高压二极管的制作工艺，其特征在于：步骤8中切割槽与上沟槽的最小距离为20μm-50μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711402690.3A CN108110062A (zh) | 2017-12-22 | 2017-12-22 | 一种高可靠高压二极管及其制作工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711402690.3A CN108110062A (zh) | 2017-12-22 | 2017-12-22 | 一种高可靠高压二极管及其制作工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108110062A true CN108110062A (zh) | 2018-06-01 |
Family
ID=62212173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711402690.3A Pending CN108110062A (zh) | 2017-12-22 | 2017-12-22 | 一种高可靠高压二极管及其制作工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108110062A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110828562A (zh) * | 2019-11-29 | 2020-02-21 | 力特半导体（无锡）有限公司 | 晶闸管及其制造方法 |
| CN113054037A (zh) * | 2019-12-27 | 2021-06-29 | 常州星海电子股份有限公司 | 一种快恢复二极管芯片及其制作方法 |
| CN113178388A (zh) * | 2021-03-31 | 2021-07-27 | 青岛惠科微电子有限公司 | 一种耐高压芯片的制造方法、制造设备和耐高压芯片 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06163689A (ja) * | 1992-11-27 | 1994-06-10 | Fuji Electric Co Ltd | 半導体素子の製造方法 |
| CN101621026A (zh) * | 2009-08-05 | 2010-01-06 | 武汉华工激光工程有限责任公司 | 玻璃钝化硅晶圆的背面激光切割方法 |
| CN102129987A (zh) * | 2010-12-30 | 2011-07-20 | 常州星海电子有限公司 | 双向触发二极管刀刮玻璃钝化工艺 |
| CN201985106U (zh) * | 2010-10-19 | 2011-09-21 | 上海美高森美半导体有限公司 | 瞬态电压抑制二极管的复合内钝化层结构 |
| CN205231039U (zh) * | 2015-12-02 | 2016-05-11 | 四川上特科技有限公司 | 一种高耐压台面二极管芯片 |
-
2017
- 2017-12-22 CN CN201711402690.3A patent/CN108110062A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06163689A (ja) * | 1992-11-27 | 1994-06-10 | Fuji Electric Co Ltd | 半導体素子の製造方法 |
| CN101621026A (zh) * | 2009-08-05 | 2010-01-06 | 武汉华工激光工程有限责任公司 | 玻璃钝化硅晶圆的背面激光切割方法 |
| CN201985106U (zh) * | 2010-10-19 | 2011-09-21 | 上海美高森美半导体有限公司 | 瞬态电压抑制二极管的复合内钝化层结构 |
| CN102129987A (zh) * | 2010-12-30 | 2011-07-20 | 常州星海电子有限公司 | 双向触发二极管刀刮玻璃钝化工艺 |
| CN205231039U (zh) * | 2015-12-02 | 2016-05-11 | 四川上特科技有限公司 | 一种高耐压台面二极管芯片 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110828562A (zh) * | 2019-11-29 | 2020-02-21 | 力特半导体（无锡）有限公司 | 晶闸管及其制造方法 |
| CN113054037A (zh) * | 2019-12-27 | 2021-06-29 | 常州星海电子股份有限公司 | 一种快恢复二极管芯片及其制作方法 |
| CN113054037B (zh) * | 2019-12-27 | 2024-05-03 | 常州星海电子股份有限公司 | 一种快恢复二极管芯片及其制作方法 |
| CN113178388A (zh) * | 2021-03-31 | 2021-07-27 | 青岛惠科微电子有限公司 | 一种耐高压芯片的制造方法、制造设备和耐高压芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104201102B (zh) | 一种快恢复二极管frd芯片及其制作工艺 | |
| CN107195747B (zh) | 一种微米尺寸倒装led芯片及其制备方法 | |
| CN108110062A (zh) | 一种高可靠高压二极管及其制作工艺 | |
| CN109755209A (zh) | 一种高可靠光阻玻璃钝化芯片及其加工方法 | |
| CN101789478B (zh) | 一种发光二极管芯片及其制造方法 | |
| KR20220138057A (ko) | 태양 전지의 금속화 | |
| JP2010534927A (ja) | バックエッチングを施したエミッタを有するシリコン太陽電池および類似の太陽電池を形成する方法 | |
| TW201435151A (zh) | 電鍍金屬層於太陽能電池之上之方法 | |
| US8614115B2 (en) | Photovoltaic solar cell device manufacture | |
| CN102185005A (zh) | 一种选择性发射极电池的制作方法 | |
| CN110600535A (zh) | 一种肖特基二极管芯片及其制备方法 | |
| CN102324390B (zh) | 整流二极管管芯制造方法 | |
| CN106637375A (zh) | 电化学蚀刻设备与电镀设备 | |
| CN106058003A (zh) | 一种提升led芯片亮度的方法 | |
| CN104576868B (zh) | 一种 iii 族半导体发光器件的制作方法 | |
| CN102832297B (zh) | 一种半导体发光器件及电流扩散层的制备方法 | |
| CN103137800B (zh) | 一种发光二极管制作方法 | |
| CN105374914A (zh) | 一种led芯片及led芯片的制备方法 | |
| CN105762076B (zh) | 一种扩散型高压大电流肖特基芯片的生产工艺 | |
| US20190363203A1 (en) | Double Printing Method and Screen Stencil for Improving the Tensile Force of the Electrode of Solar Panel | |
| CN107768260A (zh) | 一种平面终端钝化方法及半导体功率器件 | |
| JP2010108994A (ja) | 太陽電池の製造方法 | |
| CN202473934U (zh) | 整流二极管管芯结构 | |
| CN108735599A (zh) | 半导体器件及其制作方法 | |
| CN209544384U (zh) | 一种低漏电率led芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |